專利名稱：一種垂直交叉堆疊柵應(yīng)變SiGeC量子阱溝道CMOS器件結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體CMOS器件結(jié)構(gòu)，具體來說是一種新型垂直交叉堆疊柵應(yīng)變SiGeC量子阱溝道CMOS器件結(jié)構(gòu)。
背景技術(shù)：
微電子技術(shù)近些年來取得了飛速的發(fā)展，一方面以Si為襯底材料(也稱為Si基半導(dǎo)體材料)的超大規(guī)模集成電路(VLSI)繼續(xù)向深亞微米技術(shù)甚至納米技術(shù)挺進，另一方面新材料SiG^GaAsUnP、SiGeC及其新結(jié)構(gòu)器件與電路不斷涌現(xiàn)。由于Si基半導(dǎo)體材料在微電子領(lǐng)域具有無可比擬的優(yōu)越性，目前有超過90%的芯片是Si基芯片，成為超大規(guī)模集成電路技術(shù)的支柱。Si基半導(dǎo)體芯片的發(fā)展，自20世紀(jì)70年代以來，一直遵循摩爾定律，即每兩年集成度增加4倍，成本降低一半。就市場而言，CMOS器件約占74%的份額，預(yù)計今后10年集成電路的技術(shù)進步，仍將繼續(xù)遵循摩爾定律，硅仍然是制造集成電路的主要材料。在微電子技術(shù)飛速發(fā)展的同時，人們對集成電路的集成度與性能都有了更高的要求，近些年來，國內(nèi)外眾多高校、科研單位和公司均致力于研究如何利用現(xiàn)有的成熟的Si 工藝技術(shù)來開發(fā)性能優(yōu)于Si的新材料和新的器件結(jié)構(gòu)，從而提高器件性能(特別是速度) 以及集成度。在這種情況下，目前各種Si基應(yīng)變Si/SiGe器件結(jié)構(gòu)國內(nèi)外已經(jīng)有大量報道， 器件理論和工藝技術(shù)日臻完善，為其他新型半導(dǎo)體材料與器件的設(shè)計提供了技術(shù)支撐。

發(fā)明內(nèi)容
本發(fā)明的目的是利用現(xiàn)有的常規(guī)Si工藝，提供一種具有高性能/高集成度的新型垂直交叉堆疊柵應(yīng)變SiGeC量子阱溝道CMOS器件結(jié)構(gòu)。本發(fā)明的內(nèi)容包括垂直交叉堆疊柵應(yīng)變SiGeC量子阱溝道CMOS器件結(jié)構(gòu)，該CMOS器件自上而下依次包括堆疊柵結(jié)構(gòu)1 ；本征Si蓋帽層2 ；壓應(yīng)變的Sih_yGexCy空穴量子阱層3 ；本征Si隔離層4 ；張應(yīng)變的Si1Y r Gex, Cy,電子量子阱層5 ；本征Si阻擋層6 ;N型Si δ調(diào)制摻雜層 7，Si(IOO)襯底 8。所述的CMOS器件結(jié)構(gòu)，所述CMOS器件使用垂直共柵結(jié)構(gòu)，即PM0SFET和NM0SFET 共用一個柵極，并且每個MOSFET的源極和漏極分列于柵極兩側(cè)，PM0SFET和NM0SFET的溝道相互垂直交叉。所述的CMOS器件結(jié)構(gòu)，所述的垂直交叉堆疊柵結(jié)構(gòu)，包括由柵氧化層、高k介質(zhì)、 多晶SigGq柵極組成的層疊結(jié)構(gòu)，以及多晶Si1Ji5x柵極四周的環(huán)繞SiO2側(cè)墻兩部分構(gòu)成。所述的CMOS器件結(jié)構(gòu)，除N型調(diào)制摻雜層之外，各層均為本征或非故意摻雜。所述的CMOS器件結(jié)構(gòu)，使用多晶SigGq柵極來調(diào)節(jié)閾值電壓。如圖4所示，由于異質(zhì)結(jié)能帶的斷續(xù)八Ev)的存在，壓應(yīng)變的Si1^GexCy層、張應(yīng)變的Sih, y' Gex, Cy,層分別形成空穴量子阱和電子量子阱，空穴和電子易于在其中積累，載流子面密度提高，形成二維空穴氣(2DHG)與二維電子氣(2DEG)，從而形成電子和空穴的導(dǎo)電溝道，另外，還可以通過調(diào)節(jié)溝道層的Ge組分X、X'和C組分y、y'來調(diào)節(jié)載流子遷移率。本發(fā)明采用以上的結(jié)構(gòu)，這樣，Si蓋帽層2使得表面散射的影響減小，提高了空穴的遷移率，而且柵氧化層的質(zhì)量較好；Si隔離層4減弱了電子溝道和空穴溝道的相互耦合作用；N型SiS調(diào)制摻雜層7使平衡時的能帶彎曲，抑制了在低柵壓下PM0SFET的過早開啟，可以靈活的調(diào)節(jié)閾值電壓，同時增加了 NM0SFET中量子阱中二維電子氣的面密度；前述的垂直交叉堆疊柵結(jié)構(gòu)即可以提高器件集成度又可提高器件的可靠性。該堆疊柵結(jié)構(gòu)使用多晶SigGq作為柵極材料，通過調(diào)節(jié)其中的Ge組分含量X來調(diào)節(jié)柵極功函數(shù)，進而調(diào)節(jié)器件的閾值電壓，還可以通過器件仿真模擬可以找到一個最優(yōu)的X值，例如，當(dāng)空穴溝道的 C組分y = 0時，得出P+多晶SigGiix的Ge組分X為0. 36左右時，即P+多晶SigGq功函數(shù)0. 85eV左右，此類器件的PM0SFET與NM0SFET具有匹配的閾值電壓。另外，2、3、4、5、6、8層的本征或非故意摻雜簡化了工藝復(fù)雜度，由于溝道表面與源極的電位差的存在，此時的CMOS的溝道載流子完全由源極來提供，器件完全以增強型的方式工作。在SiGe合金中摻入C形成SiGeC三元合金，C的應(yīng)變補償效應(yīng)可以克服臨界厚度太小的缺點。只要適當(dāng)?shù)卣{(diào)節(jié)Ge和C的含量，就能夠比較精確控制SiGeC的晶格常數(shù)，獲得各種應(yīng)變狀態(tài)的材料結(jié)構(gòu)，進而獲得比應(yīng)變Si/SiGe器件更大的設(shè)計自由度。相對于應(yīng)變Si/SiGe器件，SiGeC CMOS器件不需要生長較厚的弛豫SiGe緩沖層，有利于改善器件的自加熱效應(yīng)。另外，SiGeC合金可連續(xù)地調(diào)節(jié)帶隙，且具有較高的載流子遷移率，并可形成異質(zhì)量子阱結(jié)構(gòu)。而且SiGeC中替代位的C還可以改善熱穩(wěn)定性，有利于外延層生長和器件制作。至于應(yīng)變的SimGi5xCy量子阱溝道，當(dāng)χ' /y' > 8. 3時，Sih, -y, Gex, Cy,受到張應(yīng)力作用；當(dāng)x/y <8.3時，Si1^GexCy受到壓應(yīng)力作用。在此基礎(chǔ)上，可通過調(diào)節(jié)Ge 組分χ、χ'和C組分y、y'的值來調(diào)節(jié)SVSi1TyGexCy與Si/Si^, _y, Gex, Cy,異質(zhì)結(jié)的帶階八&和ΔΕν，以實現(xiàn)應(yīng)變的高遷移率電子和空穴量子阱，使量子阱中的電子和空穴的遷移率都得到很大的提高。需要說明的是，一般要求溝道區(qū)Ge組分χ和χ'小于50%，C 組分y和y'小于1%，在此范圍內(nèi)，其最優(yōu)值可通過計算機模擬優(yōu)化獲得。例如，室溫下 Sia 793Gq2Catltl7溝道的空穴有效遷移率比同Si/Ge組分的SiGe溝道遷移率提高了 25%，比體 Si 溝道遷移率提高了 70% (Kar G S, Maikap S, Ray S K et al. Effective mobility and alloy scattering in the strain compensated SiGeC inver—sion layer. 2th Sci Technol，2002，17. pp. 471-475)。特別地，當(dāng)空穴溝道的C組分y = 0時，就成為我們所熟悉的壓應(yīng)變SihGi5x溝道。


圖1為本發(fā)明量子阱CMOS器件結(jié)構(gòu)的NM0SFET和NM0SFET剖面分立示意圖。圖2為本發(fā)明垂直交叉堆疊柵結(jié)構(gòu)的頂視示意圖。圖3為本發(fā)明垂直交叉堆疊柵結(jié)構(gòu)的側(cè)視示意圖。圖4為本發(fā)明垂直交叉堆疊柵應(yīng)變SiGeC量子阱溝道CMOS器件剖面結(jié)構(gòu)。具體實施例方式現(xiàn)結(jié)合附圖對本發(fā)明的具體實施方式
進一步加以說明。參考圖1至圖4，本發(fā)明的垂直交叉堆疊柵應(yīng)變SiGeC量子阱溝道CMOS器件結(jié)構(gòu)自上而下依次包括四周具有環(huán)繞SiA側(cè)墻的柵氧化層/高k介質(zhì)/多晶SigGq柵極的垂直交叉堆疊柵結(jié)構(gòu)1 ；本征Si蓋帽層2 ；壓應(yīng)變的SimGe5xCy空穴量子阱層3 ；本征Si隔離層4 ；張應(yīng)變的Si1Y r Gex, Cy,電子量子阱層5 ；本征Si阻擋層6 ;N型Si δ調(diào)制摻雜層 7，Si(IOO)襯底 8。從單晶Si (100)襯底8到表面Si蓋帽層2的生長過程如下1)襯底選用本征單晶Si (100)，并進行化學(xué)清洗和高溫表面處理；2)在Si (100)襯底8之上生長N型Si δ調(diào)制摻雜層7，摻雜濃度由實際器件要求的閾值電壓來決定，生長溫度控制在500-550°C ；3)為改善張應(yīng)變的Sih, y' Gex, Cy,電子量子阱層5的界面特性，在650_700°C生長5納米(nm)的本征Si阻擋層6 ；同樣，也在650_700°C的溫度下生長5nm的本征Si隔離層2和本征Si蓋帽層4 ；4)為了精確控制Ge和C的組分，采用分子束外延(MBE)來生長10_20 (nm)的張應(yīng)變的Sih, y' Gex, Cy,電子量子阱層5和10-20納米的壓應(yīng)變的Si1TyGi5xCy空穴量子阱層 3 (也可采用化學(xué)氣相淀積CVD)，同時為保證原子級的清潔表面，要求MBE有很高的本底真空度和生長真空度。參考圖3，在表面Si蓋帽層2之上的堆疊柵結(jié)構(gòu)1形成過程如下5)采用800°C的低溫氧化工藝來生長厚度為D = 150 200納米的高質(zhì)量的SW2 層作為柵極的位置，其面積為WXW(nm2)，(下文中的幾何參數(shù)的單位均為nm)W為該層的設(shè)計寬度，由器件的設(shè)計尺寸決定。NM0SFET和PM0SFET的源極和漏極由離子注入形成，且分列于SiO2層的兩側(cè)。6)在5)中所形成的SW2層上刻蝕一個底面積(W_2t) X (W_2t)，深度為d (d < D) 的區(qū)域作為堆疊柵生長區(qū)。其中t為堆疊柵生長區(qū)邊緣與幻中SiO2層氧化層邊緣的距離， 同樣t和d也由器件的工藝設(shè)計尺寸所決定。這樣就在堆疊柵生長區(qū)四周形成了厚度為t 的環(huán)繞側(cè)墻以及厚度為(D-d)的柵氧化層，該側(cè)墻可以減小MOSFET的邊緣寄生電容.7)對6)中厚度為(D-d)的柵氧化層進行化學(xué)機械拋光(CMP)，根據(jù)器件可靠性的要求，在其上依次淀積生長厚度為、的高k柵介質(zhì)以及厚度為t2的重摻雜多晶
極，二者厚度滿足= d，亦由器件設(shè)計參數(shù)決定。這樣最終形成了垂直交叉堆疊柵結(jié)構(gòu)1。其中，在過程1) ,3),4)中，都是非故意摻雜，其他的后續(xù)工藝與傳統(tǒng)Si工藝相同。
權(quán)利要求
1.一種垂直交叉堆疊柵應(yīng)變SiGeC量子阱溝道CMOS器件結(jié)構(gòu)，其特征在于，該CMOS器件自上而下依次包括垂直交叉堆疊柵結(jié)構(gòu)； 本征Si蓋帽層；壓應(yīng)變的Sih_yGexCy空穴量子阱層； 本征Si隔離層；張應(yīng)變的Si1Y y' Gex, Cy,電子量子阱層； 本征Si阻擋層； N型Si δ調(diào)制摻雜層； Si(IOO)襯底。
2.如權(quán)利要求1所述的CMOS器件結(jié)構(gòu)，其特征在于，所述CMOS器件使用垂直共柵結(jié)構(gòu)，即PM0SFET和NM0SFET共用一個柵極，并且每個MOSFET的源極和漏極分列于柵極兩側(cè)， PM0SFET和NM0SFET的溝道相互垂直交叉。
3.如權(quán)利要求1所述的CMOS器件結(jié)構(gòu)，其特征在于，所述的垂直交叉堆疊柵結(jié)構(gòu)，包括由柵氧化層、高k介質(zhì)、多晶SVxGq柵極組成的層疊結(jié)構(gòu)，以及多晶Sih5^x柵極四周的環(huán)繞SiO2側(cè)墻兩部分構(gòu)成。
4.如權(quán)利要求1所述的CMOS器件結(jié)構(gòu)，其特征在于，除N型調(diào)制摻雜層之外，各層均為本征或非故意摻雜。
5.如權(quán)利要求1所述的CMOS器件結(jié)構(gòu)，其特征在于，使用多晶極來調(diào)節(jié)閾值電壓，壓應(yīng)變的Sih_yGexCy空穴量子阱層、張應(yīng)變的Sih, y' Gex, Cy,電子量子阱層分別做為電子和空穴的溝道，通過調(diào)節(jié)溝道層的Ge組分X、X'和C組分y、y'來調(diào)節(jié)載流子遷移率。
全文摘要
本發(fā)明公開了一種新型垂直交叉堆疊柵應(yīng)變SiGeC量子阱溝道CMOS器件結(jié)構(gòu)，其技術(shù)方案在于該器件自上而下的結(jié)構(gòu)為四周具有環(huán)繞SiO2側(cè)墻的柵氧化層/高k介質(zhì)/多晶Si1-XGeX柵極的堆疊柵結(jié)構(gòu)1；Si蓋帽層2；Si1-x-yGexCy空穴量子阱層3；Si隔離層4；Si1-x′-y′Gex′Cy′電子量子阱層5；Si阻擋層6；N型Si調(diào)制摻雜層7；單晶Si(100)襯底8。該器件結(jié)構(gòu)簡單，除了層7為N型摻雜之外，其余各層均為本征或非故意摻雜；采用新型垂直交叉堆疊柵結(jié)構(gòu)提高了小尺寸器件的集成度和可靠性；不需要生長較厚的虛擬SiGe襯底；應(yīng)變SiGeC量子阱溝道在一定程度上突破了臨界厚度的限制，可以進一步提高載流子的遷移率。
文檔編號H01L29/06GK102208415SQ20111012673
公開日2011年10月5日 申請日期2011年5月17日 優(yōu)先權(quán)日2011年5月17日
發(fā)明者宋建軍, 宣榮喜, 張鶴鳴, 王冠宇, 胡輝勇 申請人:西安電子科技大學(xué)