專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體結(jié)構(gòu)及制造技術(shù)，更具體地說，涉及一種半導(dǎo)體器件及其制造方法。
背景技術(shù)：
隨著半導(dǎo)體技術(shù)的飛速發(fā)展，半導(dǎo)體器件的特征尺寸不斷縮小，使集成電路的集成度越來越高，這對器件的性能也提出了更高的要求。其中，半導(dǎo)體器件襯底內(nèi)的機械應(yīng)力可以用來調(diào)節(jié)器件的性能。對于互補金屬氧化物半導(dǎo)體場效應(yīng)管(CMOS)而言，可以通過增強溝道的應(yīng)力，提高載流子的遷移率。例如，在硅片中，當(dāng)NMOS器件的溝道產(chǎn)生有張應(yīng)力時，可以提高NMOS器件的電子遷移率，而 當(dāng)PMOS器件的溝道產(chǎn)生有壓應(yīng)力時，可以提高PMOS器件的空穴遷移率，從而提高NMOS和PMOS器件的性能。目前，一種提高CMOS器件溝道的機械應(yīng)力的方法是，參考圖1，在NMOS器件101形成具有張應(yīng)力的氮化硅薄膜102，其厚度為大約35 55nm，以及在PMOS器件103上形成具有壓應(yīng)力的氮化硅薄膜104，其厚度為大約35 55nm，以分別調(diào)節(jié)NMOS和PMOS器件溝道的應(yīng)力環(huán)境，進而分別提高NMOS和PMOS器件的性能。該方法在形成應(yīng)力氮化硅薄膜102、104后，進一步在應(yīng)力氮化硅薄膜上形成第一層間介質(zhì)層106和第二層間介質(zhì)層108。但上述形成的具有應(yīng)力氮化硅薄膜的器件的問題在于，隨著器件特征尺寸的減小，氮化硅薄膜作用到器件的空間急劇減小，使作用在器件上的應(yīng)變效果減小，不能滿足器件性能的需求。

發(fā)明內(nèi)容
本發(fā)明實施例提供了一種半導(dǎo)體器件及其制造方法，解決了現(xiàn)有的氮化硅薄膜層不能滿足器件對應(yīng)力的要求。為實現(xiàn)上述目的，本發(fā)明提出了一種半導(dǎo)體器件，包括襯底；襯底中的場效應(yīng)晶體管；場效應(yīng)晶體管上的第一層間介質(zhì)層，所述第一層間介質(zhì)層為應(yīng)力介質(zhì)材料；第一層間介質(zhì)層上的第二層間介質(zhì)層?？蛇x地，場效應(yīng)晶體管為n溝道場效應(yīng)晶體管時，第一層間介質(zhì)層為壓應(yīng)力介質(zhì)材料?？蛇x地，場效應(yīng)晶體管為p溝道場效應(yīng)晶體管時，第一層間介質(zhì)層為張應(yīng)力介質(zhì)材料。可選地，場效應(yīng)晶體管包括柵區(qū)和源漏區(qū)，第一層間介質(zhì)層至少覆蓋源漏區(qū)和柵區(qū)的側(cè)壁，所述第一層間介質(zhì)層的厚度不小于柵區(qū)的高度?？蛇x地，第一層間介質(zhì)層還覆蓋柵區(qū)的頂部，所述第一層間介質(zhì)層的厚度不小于柵區(qū)的高度。此外，本發(fā)明還提出了一種半導(dǎo)體器件，包括襯底，所述襯底包括NMOS區(qū)域和PMOS區(qū)域；NMOS區(qū)域中的NMOS器件以及PMOS區(qū)域中的PMOS器件；NMOS器件上的第一壓應(yīng)力層間介質(zhì)層，PMOS器件上的第一張應(yīng)力層間介質(zhì)層；第一壓應(yīng)力層間介質(zhì)層和第一張應(yīng)力層間介質(zhì)層上的第二層間介質(zhì)層?？蛇x地，所述NMOS器件包括第一柵區(qū)和第一源漏區(qū)，第一壓應(yīng)力層間介質(zhì)層至少覆蓋第一源漏區(qū)和第一柵區(qū)的側(cè)壁，所述第一壓應(yīng)力層間介質(zhì)層的厚度不小于第一柵區(qū)的高度。 可選地，第一壓應(yīng)力層間介質(zhì)層還覆蓋第一柵區(qū)的頂部，所述第一壓應(yīng)力層間介質(zhì)層的厚度不小于第一柵區(qū)的高度?？蛇x地，所述PMOS器件包括第二柵區(qū)和第二源漏區(qū)，所述第一張應(yīng)力層間介質(zhì)層至少覆蓋第二柵區(qū)的側(cè)壁和第二源漏區(qū)，所述第一張應(yīng)力層間介質(zhì)層的厚度不小于第二柵區(qū)的高度。
可選地，所述第一張應(yīng)力層間介質(zhì)層還覆蓋第二柵區(qū)的頂部，所述第一張應(yīng)力層間介質(zhì)層的厚度不小于第二柵區(qū)的高度。此外，本發(fā)明還提供了上述半導(dǎo)體器件的制造方法，所述方法包括提供襯底，所述襯底包括NMOS區(qū)域和PMOS區(qū)域；提供NMOS區(qū)域中的NMOS器件以及PMOS區(qū)域中的PMOS器件，NMOS器件包括第一偽柵和第一源漏區(qū)，PMOS器件包括第二偽柵和第二源漏區(qū)；覆蓋第一源漏區(qū)形成第一壓應(yīng)力層間介質(zhì)層，以及覆蓋第二源漏區(qū)形成第一張應(yīng)力層間介質(zhì)層；去除第一偽柵，去除第二偽柵，以及重新形成第一替代柵，重新形成第二替代柵；在所述第一張應(yīng)力層間介質(zhì)層和第一壓應(yīng)力層間介質(zhì)層上形成第二層間介質(zhì)層。可選地，在形成第一替代柵和第二替代柵后，還包括步驟在所述第一壓應(yīng)力層間介質(zhì)層和第一替代柵上形成第二壓應(yīng)力層間介質(zhì)層?？蛇x地，在形成第一替代柵和第二替代柵后，還包括步驟在所述第一張應(yīng)力層間介質(zhì)層和第二替代柵上形成第二張應(yīng)力層間介質(zhì)層。此外，本發(fā)明還提出了另一種上述半導(dǎo)體器件的制造方法，包括提供襯底，所述襯底包括NMOS區(qū)域和PMOS區(qū)域；提供NMOS區(qū)域中的NMOS器件以及PMOS區(qū)域中的PMOS器件；在NMOS器件上形成第一壓應(yīng)力層間介質(zhì)層，以及在PMOS器件上形成第一張應(yīng)力層間介質(zhì)層；在所述第一壓應(yīng)力層間介質(zhì)層和第一張應(yīng)力層間介質(zhì)層上形成第二層間介質(zhì)層?？蛇x地，NMOS器件包括第一柵區(qū)和第一源漏區(qū)，形成所述第一壓應(yīng)力層間介質(zhì)層的步驟包括以第一壓應(yīng)力層間介質(zhì)層覆蓋第一柵區(qū)和第一源漏區(qū)，并進行平坦化，暴露第一柵區(qū)的頂部?？蛇x地，NMOS器件包括第一柵區(qū)和第一源漏區(qū)，形成所述第一壓應(yīng)力層間介質(zhì)層的步驟包括以第一壓應(yīng)力層間介質(zhì)層覆蓋第一柵區(qū)和第一源漏區(qū)，并進行平坦化，使第一壓應(yīng)力層間介質(zhì)層覆蓋第一柵區(qū)的頂部。可選地，PMOS器件包括第二柵區(qū)和第二源漏區(qū)，形成所述第一張應(yīng)力層間介質(zhì)層的步驟包括以第一張應(yīng)力層間介質(zhì)層覆蓋第二柵區(qū)和第二源漏區(qū)，并進行平坦化，暴露第二柵區(qū)的頂部。可選地，PMOS器件包括第二柵區(qū)和第二源漏區(qū)，形成所述第一張應(yīng)力層間介質(zhì)層的步驟包括以第一張應(yīng)力層間介質(zhì)層覆蓋第二柵區(qū)和第二源漏區(qū)，并進行平坦化，使第一張應(yīng)力層間介質(zhì)層覆蓋第二柵區(qū)的頂部。與現(xiàn)有技術(shù)相比，上述技術(shù)方案具有以下優(yōu)點本發(fā)明的半導(dǎo)體器件及其制造方法，利用場效應(yīng)晶體管上的為應(yīng)力介質(zhì)材料的第一層間介質(zhì)層，增加對場效應(yīng)晶體管器件的應(yīng)力作用，由于整個器件的第一層間介質(zhì)層都為具有應(yīng)力作用的介質(zhì)材料，該層間介質(zhì)層在厚度方向上增強了對器件的應(yīng)力作用，當(dāng)器 件尺寸減小時，通過提高作用空間的體積來增強對器件的應(yīng)力，解決由于空間減小不能滿足器件應(yīng)力需求的問題。


通過附圖所示，本發(fā)明的上述及其它目的、特征和優(yōu)勢將更加清晰。在全部附圖中相同的附圖標記指示相同的部分。并未刻意按實際尺寸等比例縮放繪制附圖，重點在于示出本發(fā)明的主旨。圖I為現(xiàn)有技術(shù)中具有應(yīng)力氮化硅薄膜的半導(dǎo)體器件的剖面圖；圖2為根據(jù)本發(fā)明實施例的半導(dǎo)體器件結(jié)構(gòu)的示意圖；圖3-圖9為根據(jù)本發(fā)明實施例的半導(dǎo)體器件第一實施例的各個制造階段的示意圖；圖10-圖14為根據(jù)本發(fā)明實施例的半導(dǎo)體器件第二實施例的各個制造階段的示意圖。
具體實施例方式為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施方式
做詳細的說明。在下面的描述中闡述了很多具體細節(jié)以便于充分理解本發(fā)明，但是本發(fā)明還可以采用其他不同于在此描述的其它方式來實施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣，因此本發(fā)明不受下面公開的具體實施例的限制。其次，本發(fā)明結(jié)合示意圖進行詳細描述，在詳述本發(fā)明實施例時，為便于說明，表示器件結(jié)構(gòu)的剖面圖會不依一般比例作局部放大，而且所述示意圖只是示例，其在此不應(yīng)限制本發(fā)明保護的范圍。此外，在實際制作中應(yīng)包含長度、寬度及深度的三維空間尺寸。正如背景技術(shù)部分所述，傳統(tǒng)的具有應(yīng)力氮化硅薄膜的器件，隨著器件特征尺寸的減小，氮化硅薄膜作用到器件上的應(yīng)變效果減小，不能滿足器件性能的需求，為此，本發(fā)明提供了一種半導(dǎo)體器件，所述器件包括襯底；襯底中的場效應(yīng)晶體管；
場效應(yīng)晶體管上的第一層間介質(zhì)層，所述第一層間介質(zhì)層為應(yīng)力介質(zhì)材料；第一層間介質(zhì)層上的第二層間介質(zhì)層。其中，場效應(yīng)晶體管為n溝道場效應(yīng)晶體管時，第一層間介質(zhì)層為壓應(yīng)力介質(zhì)材料；場效應(yīng)晶體管為P溝道場效應(yīng)晶體管時，第一層間介質(zhì)層為張應(yīng)力介質(zhì)材料。其中，場效應(yīng)晶體管包括柵區(qū)和源漏區(qū)，第一層間介質(zhì)層至少覆蓋源漏區(qū)和柵區(qū)的側(cè)壁，更進一步地，第一層間介質(zhì)層還覆蓋柵區(qū)的頂部，所述第一層間介質(zhì)層的厚度不小于柵區(qū)的高度。為了更好地理解本發(fā)明的半導(dǎo)體器件，以下根據(jù)本發(fā)明實施例進行具體的描述，在以下描述的半導(dǎo)體器件的實施例中，場效應(yīng)晶體管為CMOS，參考圖2，圖2示出了根據(jù)本發(fā)明實施例的半導(dǎo)體器件，所述半導(dǎo)體器件包括
襯底200，所述襯底200包括NMOS區(qū)域202和PMOS區(qū)域201 ；NMOS區(qū)域202中的NMOS器件400以及PMOS區(qū)域201中的PMOS器件300 ；NMOS器件400上的第一壓應(yīng)力層間介質(zhì)層212，PMOS器件300上的第一張應(yīng)力層間介質(zhì)層210 ；第一壓應(yīng)力層間介質(zhì)層212和第一張應(yīng)力層間介質(zhì)層210上的第二層間介質(zhì)層214。在本發(fā)明實施例中，襯底200可以包括位于晶體結(jié)構(gòu)中的硅襯底(例如晶片)，還可以包括其他基本半導(dǎo)體或化合物半導(dǎo)體，例如Ge、GeSi, GaAs, InP, SiC或金剛石等。根據(jù)現(xiàn)有技術(shù)公知的設(shè)計要求(例如P型襯底或者n型襯底)，襯底200可以包括各種摻雜配置。此外，襯底200可以可選地包括外延層，可以被應(yīng)力改變以增強性能，以及可以包括絕緣體上硅(SOI)結(jié)構(gòu)。在本實施例中，襯底200具有PMOS區(qū)域201和NMOS區(qū)域202，所述PMOS區(qū)域201與NMOS區(qū)域202可以由隔離區(qū)301、401相互隔離，隔離區(qū)可以包括二氧化硅或其他可以分開器件的有源區(qū)的材料。在本發(fā)明實施例中，襯底中可以包括任意結(jié)構(gòu)的場效應(yīng)晶體管。在本實施例中，襯底中包括NMOS區(qū)域202中的NMOS器件400以及PMOS區(qū)域201中的PMOS器件300，可以根據(jù)器件設(shè)計的需要，設(shè)置PMOS器件和NMOS器件的結(jié)構(gòu)。在本實施例中，NMOS器件400包括第一柵區(qū)和第一源漏區(qū)408，第一柵區(qū)可以包括第一柵介質(zhì)層402、第一柵極404以及第一側(cè)墻406，所述第一柵介質(zhì)層402可以為高k介質(zhì)材料，例如HfO2，厚度可以為0. 3-10nm，所述第一柵極404可以為具有壓應(yīng)力金屬柵材料，可以為單層或多層結(jié)構(gòu)，例如TaN或者TiN與Al或W的復(fù)合層，厚度為可以5_300nm，所述第一側(cè)墻406可以為具有壓應(yīng)力的介質(zhì)材料，所述第一源漏區(qū)408可以為壓應(yīng)力，例如e-Si:C的嵌入源漏區(qū)，所述器件還可以進一步包括源漏延伸區(qū)和/或暈區(qū)(halo)，以及第一源漏區(qū)408上的第一金屬硅化物層410。在本實施例中，PMOS器件300包括第二柵區(qū)和第二源漏區(qū)308，第二柵區(qū)可以包括第二柵介質(zhì)層302、第二柵極304以及第二側(cè)墻306，所述第二柵介質(zhì)層302可以為高k介質(zhì)材料，例如HfO2，厚度可以為0. 3-10nm，所述第二柵極304可以為具有張應(yīng)力的金屬柵材料，可以為單層或多層結(jié)構(gòu)，例如MoAlN與Al或W的復(fù)合層，厚度可以為5-300nm，所述第二側(cè)墻306可以為具有張應(yīng)力的介質(zhì)材料，所述第二源漏區(qū)308可以為張應(yīng)力的源漏，例如e-SiGe的嵌入源漏區(qū)，所述器件還可以進一步包括源漏延伸區(qū)和/或暈區(qū)(halo)，以及第二源漏區(qū)308上的第二金屬硅化物層310。以上NMOS器件和PMOS器件結(jié)構(gòu)和材料僅為示例，本發(fā)明并不限于此，可以根據(jù)具體需要，設(shè)置NMOS器件的結(jié)構(gòu)、各層的材料以及材料應(yīng)力特性。在本實施例中，第一壓應(yīng)力層間介質(zhì)層212至少覆蓋第一源漏區(qū)408和第一柵區(qū)406、404的側(cè)壁，所述第一壓應(yīng)力層間介質(zhì)層的厚度不小于第一柵區(qū)的高度，更進一步地，第一壓應(yīng)力層間介質(zhì)層212可以還覆蓋第一柵區(qū)406、404的頂部，第一壓應(yīng)力層間介質(zhì)層212可以為具有壓應(yīng)力的氮化硅，還可以是具有壓應(yīng)力的S0G、摻氟SiO2、摻碳SiO2以及l(fā)ow_k 材料 HSQ(Hydrogen Silsesquioxane)、MSQ(Methylsilsesquioxane)等低粘滯系數(shù)二氧化硅基材料或其他合適的壓應(yīng)力介質(zhì)材料。在本實施例中，所述第一張應(yīng)力層間介質(zhì)層210至少覆蓋第二柵區(qū)304、306的側(cè)壁和第二源漏區(qū)308，所述第一張應(yīng)力層間介質(zhì)層的厚度不小于第二柵區(qū)的高度，更進一步地，第一張應(yīng)力層間介質(zhì)層210可以還覆蓋第二柵區(qū)304、306的頂部，第一張應(yīng)力層間介質(zhì) 層210可以為具有張應(yīng)力的氮化硅，還可以是具有張應(yīng)力的S0G、摻氟SiO2、摻碳SiO2以及l(fā)ow_k 材料 HSQ (Hydrogen Silsesquioxane)、MSQ (Methylsilsesquioxane)等低粘滯系數(shù)二氧化硅基材料或其他合適的壓應(yīng)力介質(zhì)材料。通過第一壓應(yīng)力層間介質(zhì)層和第一張應(yīng)力層間介質(zhì)層分別增強了對NMOS和PMOS器件的應(yīng)力作用，由于NMOS的第一壓應(yīng)力層間介質(zhì)層和PMOS器件的第一張應(yīng)力層間介質(zhì)層都為具有相應(yīng)應(yīng)力的介質(zhì)材料，在厚度方向上增強了對器件的應(yīng)力作用，通過提高作用空間的體積來增強對NMOS和PMOS器件的應(yīng)力作用。在本實施例中，所述第二層間介質(zhì)層214可以為任意介質(zhì)材料，例如 SiO2,慘氟 SiO2,慘碳 SiO2 以及 low_k 材料 HSQ(Hydrogen Silsesquioxane)、MSQ(Methylsilsesquioxane)等低粘滯系數(shù)二氧化娃基材料、多孔絕緣材料、空氣等。以上對本發(fā)明的半導(dǎo)體器件及實施例進行了詳細的描述，此外，本發(fā)明還提供了上述實施例的半導(dǎo)體器件的制造方法，對于該實施例的半導(dǎo)體器件可以通過前柵工藝或者后柵工藝來制造，以下將分別進行詳細描述。第一實施例以下結(jié)合圖3-圖9對上述實施例的半導(dǎo)體器件制造方法的第一實施例進行詳細描述。首先，參考圖3，在步驟SI I，提供襯底200，所述襯底包括NMOS區(qū)域202和PMOS區(qū)域 201。在本實施例中，所述襯底200為硅襯底，可以通過對所述襯底進行阱摻雜，分別形成N阱和P阱，其中N阱將會用于形成PMOS器件，P阱將會用于形成NMOS器件，因此，在此實施例中，N阱可以理解為PMOS區(qū)域201，P阱可以理解為NMOS區(qū)域202。同時，襯底200上還形成有隔離區(qū)301、401，所述隔離區(qū)可以包括二氧化硅或其他可以分開器件的有源區(qū)的材料。而后，參考圖3，在步驟S12，提供NMOS區(qū)域202中的NMOS器件400以及PMOS區(qū)域201中的PMOS器件300。在一個實施例中，具體來說，首先，形成NMOS區(qū)域和PMOS區(qū)域的柵堆疊。通過在襯底上依次形成高k介質(zhì)材料和偽柵，高k介質(zhì)材料例如HfO2,厚度為0. 3-10nm,偽柵例如非晶硅或多晶硅，厚度可以為5-300nm，而后，進行圖形化，在NMOS區(qū)域202和PMOS區(qū)域201上形成掩膜，利用干法刻蝕技術(shù)，例如反應(yīng)離子刻蝕(RIE)的方法刻蝕高k介質(zhì)材料和偽柵，形成NMOS區(qū)域202的包括第一柵介質(zhì)層402和第一偽柵412的第一柵堆疊，以及PMOS區(qū)域201的包括第二柵介質(zhì)層302和第二偽柵312的第二柵堆疊。而后，在所述第一偽柵412的側(cè)壁形成第一側(cè)墻406，以及在所述第二偽柵312的側(cè)壁形成第二側(cè)墻306?？梢苑謩e在第一偽柵412和第二偽柵312的側(cè)壁形成具有壓應(yīng)力的第一側(cè)墻406和具有張應(yīng)力的第二側(cè)墻306，也可以同時在第一偽柵412和第二偽柵312的側(cè)壁形成具有相同介質(zhì)材料的第一側(cè)墻406和第二側(cè)墻306，所述第一和第二側(cè)墻可以包括一層或多層結(jié)構(gòu)。而后，形成第一源漏區(qū)408和第二源漏區(qū)308?？梢酝ㄟ^多次刻蝕及外延生長的方法，分別在NMOS區(qū)域202形成e-Si:C的嵌入源漏區(qū)408、PMOS區(qū)域201形成e_SiGe的嵌入源漏區(qū)308。還可以通過注入p型摻雜物或雜質(zhì)到PMOS區(qū)域201中形成第二源漏區(qū) 308，以及注入n型摻雜物或雜質(zhì)到NMOS區(qū)域202中形成第一源漏區(qū)408。此外，還可以在形成側(cè)墻后，形成源漏延伸區(qū)和/或halo區(qū)。而后,還可以通過自對準金屬娃化的方法，在第一源漏區(qū)408上形成第一金屬娃化物層410，以及在第二源漏區(qū)308上形成第二金屬硅化物層310。自此形成了包括偽柵的NMOS器件和PMOS器件，上述器件的結(jié)構(gòu)以及形成該結(jié)構(gòu)的方法僅為示例，還可以利用其他常規(guī)的工藝步驟、材料以及設(shè)備來形成該步驟中的器件，本發(fā)明不限于此。而后，參考圖5，在步驟S13，覆蓋第一源漏區(qū)408形成第一壓應(yīng)力層間介質(zhì)層212?？梢酝ㄟ^PECVD、ALD、LPCVD, MOCVD, PLD、Sputter或其他合適的方法淀積相對致密的氮化硅，而后形成壓應(yīng)力氮化硅的第一壓應(yīng)力層間介質(zhì)層212，第一壓應(yīng)力層間介質(zhì)層同第一柵堆疊等高，覆蓋第一源漏區(qū)和第一柵堆疊的側(cè)壁，參考圖4，而后，去除PMOS區(qū)域201上的第一壓應(yīng)力層間介質(zhì)層212，僅在NMOS區(qū)域202上形成第一壓應(yīng)力層間介質(zhì)層212，參考圖5。第一壓應(yīng)力層間介質(zhì)層212還可以是具有壓應(yīng)力的SOG、摻氟SiO2、摻碳SiO2以及l(fā)ow-k材料 HSQ (Hydrogen Silsesquioxane)、MSQ (Methylsilsesquioxane)等低粘滯系數(shù)二氧化娃基材料或其他合適的壓應(yīng)力介質(zhì)材料。通過第一壓應(yīng)力層間介質(zhì)層增強了對NMOS器件的應(yīng)力作用，由于NMOS的第一壓應(yīng)力層間介質(zhì)層壓應(yīng)力的介質(zhì)材料，在厚度方向上增強了對器件的應(yīng)力作用，通過提高作用空間的體積來增強對NMOS器件的應(yīng)力作用。而后，參考圖6，在步驟S14，覆蓋第二源漏區(qū)308形成第一張應(yīng)力層間介質(zhì)層210?？梢砸酝ㄟ^PECVD、ALD、LPCVD, MOCVD, PLD、Sputter或其他合適的方法淀積氮化硅，而后，通過退火或表面處理工藝去H,形成張應(yīng)力氮化娃的第一張應(yīng)力層間介質(zhì)層210,第一張應(yīng)力層間介質(zhì)層和第二柵堆疊等高，覆蓋第二源漏區(qū)和第二柵堆疊的側(cè)壁，參考圖5，而后，去除NMOS區(qū)域202上的第一張應(yīng)力層間介質(zhì)層210，僅在PMOS區(qū)域201上形成第一張應(yīng)力層間介質(zhì)層210，參考圖6。第一張應(yīng)力層間介質(zhì)層210還可以是具有張應(yīng)力的SOG，摻氟SiO2,慘碳 SiO2 以及 low_k 材料 HSQ(Hydrogen Silsesquioxane)、MSQ(Methylsilsesquioxane)等低粘滯系數(shù)二氧化硅基材料或其他合適的張應(yīng)力介質(zhì)材料。
可選地，步驟S14還可以在步驟S13之前進行。通過第一張應(yīng)力層間介質(zhì)層增強了對PMOS器件的應(yīng)力作用，由于PMOS器件的第一張應(yīng)力層間介質(zhì)層都為張應(yīng)力的介質(zhì)材料，在厚度方向上增強了對器件的應(yīng)力作用，通過提高作用空間的體積來增強對PMOS器件的應(yīng)力作用。而后，參考圖7，在步驟S15，去除第一偽柵412，以及去除第二偽柵312?？梢允褂脻裎g刻和/或干蝕刻除去第一和第二偽柵，形成第一開口 416和第二開口 316，在一個實施例中，濕蝕刻工藝包括四甲基氫氧化銨(TMAH) KOH或者其他合適蝕刻劑溶液?？蛇x地，可以進一步去除第一柵介質(zhì)層402和第二柵介質(zhì)層302，并再次重新形成第一柵介質(zhì)層和第二柵介質(zhì)層，以提高柵介質(zhì)層的質(zhì)量。而后，參考圖8，在步驟S16，在所述第一開口 416中形成第一替代柵404，以及在所述第二開口 316中形成第二替代柵304?？梢酝ㄟ^多次淀積和刻蝕，分別在第一開口 416中形成第一替代柵404、在第二開口 316中形成第二替代柵304，第一替代柵404可以為具 有壓應(yīng)力金屬柵材料，可以為單層或多層結(jié)構(gòu)，例如MoAlN與Al或W的復(fù)合層，第二替代柵304可以為具有張應(yīng)力的金屬柵材料，可以為單層或多層結(jié)構(gòu)，例如TaN或TiN與Al或W的復(fù)合層。而后，可選地，參考圖9，可以進一步在所述第一壓應(yīng)力層間介質(zhì)層212和第一替代柵404上形成第二壓應(yīng)力層間介質(zhì)層213，以及在所述第一張應(yīng)力層間介質(zhì)層210和第二替代柵304上形成第二張應(yīng)力層間介質(zhì)層211，以進一步增強對NMOS器件和/或PMOS器件的應(yīng)力作用。而后，參考圖9，在步驟S17，在所述第一張應(yīng)力層間介質(zhì)層210和第一壓應(yīng)力層間介質(zhì)層212上形成第二層間介質(zhì)層214。所述第二層間介質(zhì)層可以為任意介質(zhì)材料，例如 SiO2,慘氟 SiO2,慘碳 SiO2 以及 low-k 材料 HSQ (Hydrogen Silsesquioxane)、MSQ(Methylsilsesquioxane)等低粘滯系數(shù)二氧化娃基材料、多孔絕緣材料、空氣等,可以通過淀積介質(zhì)材料，并進行平坦化來形成第二層間介質(zhì)層214。而后，在步驟S18，根據(jù)需要完成后續(xù)步驟，例如在第一源漏區(qū)408及第二源漏區(qū)308上形成接觸塞216，以及形成后續(xù)金屬互聯(lián)結(jié)構(gòu)等。第二實施例以上對采用后柵工藝形成本發(fā)明實施例半導(dǎo)體器件的第一實施例進行了詳細的描述，下面將僅就第二實施例區(qū)別于第一實施例的方面進行闡述。未描述的部分應(yīng)當(dāng)認為與第一實施例采用了相同的步驟、方法或者工藝來進行，因此在此不再贅述。首先，參考圖10，在步驟S21，提供襯底200，所述襯底包括NMOS區(qū)域202和PMOS區(qū)域201。同第一實施例步驟S11，不在贅述。而后，參考圖10，在步驟S22，提供NMOS區(qū)域202中的NMOS器件400以及PMOS區(qū)域201中的PMOS器件300。僅形成柵堆疊的步驟不同于第一實施例的步驟S12，其他步驟相同，不在贅述。在此實施例中，通過在襯底上多次淀積、刻蝕以及圖形化，分別形成NMOS區(qū)域202的包括第一柵介質(zhì)層402和第一柵極404的第一柵堆疊、PMOS區(qū)域201的包括第二柵介質(zhì)層302和第二柵極304的第二柵堆疊，第一柵極304可以為金屬柵材料，例如TaN或TiN與Al或W的復(fù)合層，第二柵極404可以為金屬柵材料，例如MoAlN與Al或W的復(fù)合層。而后形成第一側(cè)墻406、第二側(cè)墻306以及第一源漏區(qū)408和第二源漏區(qū)308，其中第一柵堆疊402、404和第一側(cè)墻406組成第一柵區(qū)，第二柵堆疊302、304和第二側(cè)墻306組成第二柵區(qū)。而后，在步驟S23，在NMOS器件上形成第一壓應(yīng)力層間介質(zhì)層212，以及在PMOS器件上形成第一張應(yīng)力層間介質(zhì)層214。在一個實施例中，具體來說，首先可以通過PECVD、LPCVD、PVD、蒸發(fā)、旋涂等方式淀積形成覆蓋NMOS和PMOS器件的第一壓應(yīng)力層間介質(zhì)層212，參考圖11，例如壓應(yīng)力氮化硅，而后，進行平坦化，但并不暴露第一柵極的頂部，可選地，還可以進一步進行平坦化，暴露第一柵區(qū)的頂部，而后去除PMOS器件上的第一壓應(yīng)力層間介質(zhì)層212，形成覆蓋NMOS器件第一柵區(qū)側(cè)壁和第一源漏區(qū)的第一壓應(yīng)力層間介質(zhì)層212，或者覆蓋第一柵區(qū)側(cè)壁、第一柵區(qū)頂部和第一源漏區(qū)408的第一壓應(yīng)力層間介質(zhì)層212，參考圖12。而后，通過淀積形成覆蓋PMOS器件以及第一壓應(yīng)力層間介質(zhì)層212的第一張應(yīng)力 層間介質(zhì)層210，如圖12所示，例如張應(yīng)力氮化硅，并去除第一壓應(yīng)力層間介質(zhì)層212的第一張應(yīng)力層間介質(zhì)層210，而后，進行平坦化，但并不暴露第二柵區(qū)的頂部，可選地，還可以進一步進行平坦化，暴露第二柵區(qū)的頂部，形成覆蓋PMOS器件第二柵區(qū)側(cè)壁和第二源漏區(qū)的第一張應(yīng)力層間介質(zhì)層210，或者覆蓋第二柵區(qū)側(cè)壁、第二柵區(qū)頂部和第二源漏區(qū)308的第一張應(yīng)力層間介質(zhì)層210,參考圖13?？蛇x地，同上述方法，還可以先形成第一張應(yīng)力層間介質(zhì)層210，而后形成第一壓應(yīng)力層間介質(zhì)層212。而后，在步驟S24，在所述第一張應(yīng)力層間介質(zhì)層210和第一壓應(yīng)力層間介質(zhì)層212上形成第二層間介質(zhì)層214。同第一實施例步驟S17，參考圖14。而后，在步驟25，根據(jù)需要完成后續(xù)步驟，例如在第一源漏區(qū)408及第二源漏區(qū)308上形成接觸塞216，以及形成后續(xù)金屬互聯(lián)結(jié)構(gòu)等。以上對采用前柵工藝形成本發(fā)明實施例半導(dǎo)體器件的第二實施例進行了詳細的描述。以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制。雖然本發(fā)明已以較佳實施例披露如上，然而并非用以限定本發(fā)明。任何熟悉本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的方法和技術(shù)內(nèi)容對本發(fā)明技術(shù)方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護的范圍內(nèi)。
權(quán)利要求
1.一種半導(dǎo)體器件，包括 襯底； 襯底中的場效應(yīng)晶體管； 場效應(yīng)晶體管上的第一層間介質(zhì)層，所述第一層間介質(zhì)層為應(yīng)力介質(zhì)材料； 第一層間介質(zhì)層上的第二層間介質(zhì)層。
2.根據(jù)權(quán)利要求I所述的半導(dǎo)體器件，其特征在于，場效應(yīng)晶體管為n溝道場效應(yīng)晶體管時，第一層間介質(zhì)層為壓應(yīng)力介質(zhì)材料。
3.根據(jù)權(quán)利要求I所述的半導(dǎo)體器件，其特征在于，場效應(yīng)晶體管為p溝道場效應(yīng)晶體管時，第一層間介質(zhì)層為張應(yīng)力介質(zhì)材料。
4.根據(jù)權(quán)利要求1-3中任一項所述的半導(dǎo)體器件，其特征在于，場效應(yīng)晶體管包括柵區(qū)和源漏區(qū)，第一層間介質(zhì)層至少覆蓋源漏區(qū)和柵區(qū)的側(cè)壁，所述第一層間介質(zhì)層的厚度不小于柵區(qū)的高度。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，其特征在于，第一層間介質(zhì)層還覆蓋柵區(qū)的頂部，所述第一層間介質(zhì)層的厚度不小于柵區(qū)的高度。
6.一種半導(dǎo)體器件，包括 襯底，所述襯底包括NMOS區(qū)域和PMOS區(qū)域； NMOS區(qū)域中的NMOS器件以及PMOS區(qū)域中的PMOS器件； NMOS器件上的第一壓應(yīng)力層間介質(zhì)層，PMOS器件上的第一張應(yīng)力層間介質(zhì)層； 第一壓應(yīng)力層間介質(zhì)層和第一張應(yīng)力層間介質(zhì)層上的第二層間介質(zhì)層。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，其特征在于，所述NMOS器件包括第一柵區(qū)和第一源漏區(qū)，第一壓應(yīng)力層間介質(zhì)層至少覆蓋第一源漏區(qū)和第一柵區(qū)的側(cè)壁，所述第一壓應(yīng)力層間介質(zhì)層的厚度不小于第一柵區(qū)的高度。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件，其特征在于，第一壓應(yīng)力層間介質(zhì)層還覆蓋第一柵區(qū)的頂部，所述第一壓應(yīng)力層間介質(zhì)層的厚度不小于第一柵區(qū)的高度。
9.根據(jù)權(quán)利要求6-8中任一項所述的半導(dǎo)體器件，其特征在于，所述PMOS器件包括第二柵區(qū)和第二源漏區(qū)，所述第一張應(yīng)力層間介質(zhì)層至少覆蓋第二柵區(qū)的側(cè)壁和第二源漏區(qū)，所述第一張應(yīng)力層間介質(zhì)層的厚度不小于第二柵區(qū)的高度。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，其特征在于，所述第一張應(yīng)力層間介質(zhì)層還覆蓋第二柵區(qū)的頂部，所述第一張應(yīng)力層間介質(zhì)層的厚度不小于第二柵區(qū)的高度。
11.一種半導(dǎo)體器件的制造方法，所述方法包括 提供襯底，所述襯底包括NMOS區(qū)域和PMOS區(qū)域； 提供NMOS區(qū)域中的NMOS器件以及PMOS區(qū)域中的PMOS器件，NMOS器件包括第一偽柵和第一源漏區(qū)，PMOS器件包括第二偽柵和第二源漏區(qū)； 覆蓋第一源漏區(qū)形成第一壓應(yīng)力層間介質(zhì)層，以及覆蓋第二源漏區(qū)形成第一張應(yīng)力層間介質(zhì)層； 去除第一偽柵，去除第二偽柵，以及重新形成第一替代柵，重新形成第二替代柵； 在所述第一張應(yīng)力層間介質(zhì)層和第一壓應(yīng)力層間介質(zhì)層上形成第二層間介質(zhì)層。
12.根據(jù)權(quán)利要求11所述的方法，其特征在于，在形成第一替代柵和第二替代柵后，還包括步驟在所述第一壓應(yīng)力層間介質(zhì)層和第一替代柵上形成第二壓應(yīng)力層間介質(zhì)層。
13.根據(jù)權(quán)利要求11所述的方法，其特征在于，在形成第一替代柵和第二替代柵后，還包括步驟在所述第一張應(yīng)力層間介質(zhì)層和第二替代柵上形成第二張應(yīng)力層間介質(zhì)層。
14.一種半導(dǎo)體器件的制造方法，所述方法包括 提供襯底，所述襯底包括NMOS區(qū)域和PMOS區(qū)域； 提供NMOS區(qū)域中的NMOS器件以及PMOS區(qū)域中的PMOS器件； 在NMOS器件上形成第一壓應(yīng)力層間介質(zhì)層，以及在PMOS器件上形成第一張應(yīng)力層間介質(zhì)層； 在所述第一壓應(yīng)力層間介質(zhì)層和第一張應(yīng)力層間介質(zhì)層上形成第二層間介質(zhì)層。
15.根據(jù)權(quán)利要求14所述的制造方法，其特征在于，NMOS器件包括第一柵區(qū)和第一源 漏區(qū)，形成所述第一壓應(yīng)力層間介質(zhì)層的步驟包括以第一壓應(yīng)力層間介質(zhì)層覆蓋第一柵區(qū)和第一源漏區(qū)，并進行平坦化，暴露第一柵區(qū)的頂部。
16.根據(jù)權(quán)利要求14所述的制造方法，其特征在于，NMOS器件包括第一柵區(qū)和第一源漏區(qū)，形成所述第一壓應(yīng)力層間介質(zhì)層的步驟包括以第一壓應(yīng)力層間介質(zhì)層覆蓋第一柵區(qū)和第一源漏區(qū)，并進行平坦化，使第一壓應(yīng)力層間介質(zhì)層覆蓋第一柵區(qū)的頂部。
17.根據(jù)權(quán)利要求14-16中任一項所述的制造方法，其特征在于，PMOS器件包括第二柵區(qū)和第二源漏區(qū)，形成所述第一張應(yīng)力層間介質(zhì)層的步驟包括以第一張應(yīng)力層間介質(zhì)層覆蓋第二柵區(qū)和第二源漏區(qū)，并進行平坦化，暴露第二柵區(qū)的頂部。
18.根據(jù)權(quán)利要求14-16中任一項所述的制造方法，其特征在于，PMOS器件包括第二柵區(qū)和第二源漏區(qū)，形成所述第一張應(yīng)力層間介質(zhì)層的步驟包括以第一張應(yīng)力層間介質(zhì)層覆蓋第二柵區(qū)和第二源漏區(qū)，并進行平坦化，使第一張應(yīng)力層間介質(zhì)層覆蓋第二柵區(qū)的頂部。
全文摘要
一種半導(dǎo)體器件及其制造方法，所述半導(dǎo)體器件包括襯底；襯底中的場效應(yīng)晶體管；場效應(yīng)晶體管上的第一層間介質(zhì)層，所述第一層間介質(zhì)層為應(yīng)力介質(zhì)材料；第一層間介質(zhì)層上的第二層間介質(zhì)層。利用場效應(yīng)晶體管上的為應(yīng)力介質(zhì)材料的第一層間介質(zhì)層，增加對場效應(yīng)晶體管器件的應(yīng)力作用，通過提高作用空間的體積來增強對器件的應(yīng)力，解決由于空間減小不能滿足器件應(yīng)力需求的問題。
文檔編號H01L21/336GK102738233SQ20111009070
公開日2012年10月17日 申請日期2011年4月12日 優(yōu)先權(quán)日2011年4月12日
發(fā)明者徐秋霞, 殷華湘, 陳大鵬 申請人:中國科學(xué)院微電子研究所