專利名稱：使用氫阻擋層包封的鐵電電容器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路領(lǐng)域；并且更具體地涉及保護鐵電電容器不遭受氫退化的影響。
背景技術(shù)：
發(fā)明內(nèi)容


圖1A-1B (現(xiàn)有技術(shù))和圖1C-1D圖示集成電路的一部分。圖2A-2E圖示根據(jù)實施例的集成電路工藝流程中的步驟。圖3A-3B圖示根據(jù)另一實施例加入氫釋放膜。
具體實施例方式參考附圖描述了示例實施例，其中在整個附圖中使用相同的參考編號來指代相似或等同的元件。附圖未按比例繪制，并且提供這些附圖僅僅是為了說明這些示例實施例。以下參考示例應(yīng)用描述了若干方面，以便進行說明。應(yīng)該理解，陳述許多特定細節(jié)、關(guān)系和方法是為了提供對示例實施例的充分理解。然而，本領(lǐng)域技術(shù)人員將容易認識到，可以在沒有特定細節(jié)中的一個或多個的情況下實施這些示例實施例，或使用其它方法實施這些示例實施例。在其他實例中，未詳細示出公知的結(jié)構(gòu)或操作，以避免混淆實施例。示例實施例不受所示出的動作或事件的順序的限制，因為一些動作可以以不同的順序發(fā)生，和/或同時與其他動作或事件發(fā)生。此外，并非所有圖示的動作或事件都要求實現(xiàn)根據(jù)示例實施例的方法。鐵電電容器(FeCap)常用在集成電路中，以在諸如鐵電(“FRAM”)存儲器、高K電容器、壓電器件和熱電器件的 器件中提供非易失性存儲器?？梢詫㈣F電電容器的構(gòu)造集成入CMOS工藝流程中，在形成集成電路的晶體管部分之后(例如在“前段”加工之后)，但是在形成集成電路的金屬化部分和互連部分之前(例如在“后段”加工之前)。許多CMOS后段加工步驟包含氫的利用。例如，氫可以被用于形成溝槽刻蝕停止層、刻蝕清洗和銅燒結(jié)(例如，加熱)。在這些工藝步驟期間，氫可能會擴散進入鐵電電容器材料，導(dǎo)致器件的電特性退化(例如FRAM存儲器單元的切換極化退化)。為了保護FeCap不受由于氫而造成的退化的影響，可以利用導(dǎo)電氫阻擋層來形成FeCap的下板，并且可以將氫阻擋膜淀積在FeCap上。術(shù)語“FeCap”指的是鐵電電容器。FeCap的鐵電電介質(zhì)可以由(但不限于)鋯鈦酸鉛(PZT)組成。術(shù)語“FeCap區(qū)域”指的是具有兩個或更多個FeCap的FeCap陣列。圖1A和圖1B將利用常規(guī)方式1000用氫阻擋層包封FeCap以保護其不遭受氫退化的影響與本實施例的完全包封實施方式1100進行比較。圖1A中含有FeCapl022的集成電路1000形成在襯底1002上，該襯底包括淺溝槽隔離(“STI”)區(qū)域1004、晶體管柵極1012、晶體管柵極電介質(zhì)1008以及晶體管源極和漏極1006 (其可以是硅化的1010)。集成電路1000還含有第一金屬前電介質(zhì)(“PMD”)層1014、接觸件1016、FeCapl022和氫阻擋膜1026。氫阻擋膜1026已經(jīng)被淀積在FeCapl022上方，用于保護FeCap的電介質(zhì)不遭受氫退化的影響。在含有FeCapl022的襯底1002上方淀積金屬前電介質(zhì)(“PMD-2”)層1032。在PMD-2層1032中形成第二接觸件1030，用于與FeCapl022的頂板1024接觸并且還與晶體管源極和漏極1006接觸。在第一級金屬間電介質(zhì)(“IMD-1”)1036內(nèi)形成第一級金屬互連(“met-1，，) 1034和第二級金屬互連(“met_2”)1042，在第二級金屬間電介質(zhì)(“ IMD-2") 1038內(nèi)形成用于met-2級的通孔(“via-2”)1040。應(yīng)該注意到，可以利用較少的或額外的金屬互連級和電介質(zhì)鈍化級來完成集成電路1000。圖1B中示出了 FeCapl022的放大圖。FeCapl022的底板1046可以由導(dǎo)電氫阻擋材料組成，例如但不限于TiN、TiAlN或者TiAlON。即使使用氫阻擋材料作為底板1046并且氫阻擋膜1026覆蓋FeCap，氫仍可能通過在底板1046和氫阻擋層1026之間形成的接縫1048進行擴散。通過接縫1048擴散的氫會使FeCap的電特性退化。如圖1D所示的插圖中示出了防止氫通過底板1146和覆蓋的氫阻擋層1126之間的接縫1148進行擴散的實施例，根據(jù)該實施例形成了圖1C中的集成電路結(jié)構(gòu)1100。根據(jù)該實施例，在集成電路1100上方淀積了下部氫阻擋層1120。如圖1D所示，在FeCap區(qū)域1001中，在FeCapll50下方存在下部氫阻擋層1120，這可以防止氫通過接縫1148進行擴散。 在圖2A-2D中示出根據(jù)本實施方式的實施例的形成集成電路的制造方法。圖2A中所示的部分加工好的集成電路2000構(gòu)建在襯底2002上，并且包含STI2004、晶體管柵極電介質(zhì)2008、晶體管柵極2012、晶體管源極和漏極2006、硅化的源極擴散區(qū)和漏極擴散區(qū)2010、硅化的柵極2014和PMD2016。在PMD2016上方淀積了下部氫阻擋層2020。下部氫阻擋層可以由一種或多種電介質(zhì)薄膜形成，例如LPCVD SiN、低氫PECVD SiN(稱為“UV Sin”)、A10x、A10Nx、SiNx和SiNxHy。在圖2A中所示的示例實施例中，下部氫阻擋層2020是SiNxHy。SiNxHy膜通常以S1-H鍵和N-H鍵的形式包含氫。下部氫阻擋層SiNxHy膜2020的一個示例工藝為，以相對高的氮(N2)氣流和相對低的氨(NH3)氣流利用等離子體增強化學(xué)氣相淀積(“PECVD”)形成低S1-H鍵材料。該示例工藝被示于下表I中。應(yīng)該注意到，可以利用諸如高密度等離子體(HDP)的替換工藝來生產(chǎn)該示例實施例的SiNxHy下部氫阻擋層。
權(quán)利要求
1.一種集成電路，其包括: 鐵電電容器； 下部氫阻擋層，其耦合到所述鐵電電容器的底表面；以及 覆蓋的氫阻擋層，其與所述下部氫阻擋層的頂表面的一部分接觸。
2.根據(jù)權(quán)利要求1所述的集成電路，其中所述覆蓋的氫阻擋層還耦合到所述鐵電電容器的側(cè)表面和頂表面。
3.根據(jù)權(quán)利要求1所述的集成電路，其中所述下部氫阻擋層與所述集成電路的金屬前電介質(zhì)層接觸。
4.根據(jù)權(quán)利要求1所述的集成電路，其中所述下部氫阻擋層選自由A10、A10N、SiNx,SiNxHy及其任意組合組成的群組。
5.根據(jù)權(quán)利要求1所述的集成電路，其中所述覆蓋的氫阻擋層由氮化的AlO膜和SiNxHy膜組成。
6.根據(jù)權(quán)利要求1所述的集成電路，其中所述覆蓋的氫阻擋層是SiNxHy膜。
7.根據(jù)權(quán)利要求1所述的集成電路，其中所述下部氫阻擋層與所述鐵電電容器的底板接觸；并且所述覆蓋的氫阻擋層與所述鐵電電容器的頂板接觸。
8.根據(jù)權(quán)利要求1所述的集成電路，進一步包括氫釋放膜，所述氫釋放膜耦合到所述下部氫阻擋層的底表面。
9.根據(jù)權(quán)利要求8所述的集成電路，其中所述氫釋放膜與所述下部氫阻擋層的所述底表面接觸。
10.根據(jù)權(quán)利要求8所述的集成電路，其中氧化物蓋層耦合在所述下部氫阻擋層和所述鐵電電容器的所述底表面之間。
11.根據(jù)權(quán)利要求10所述的集成電路，其中所述氧化物蓋層與所述鐵電電容器的底板接觸；并且所述覆蓋的氫阻擋層與所述鐵電電容器的頂板接觸。
12.根據(jù)權(quán)利要求8所述的集成電路，其中所述下部氫阻擋層選自由A10、A10N、SiNx,SiNxHy及其任意組合組成的群組。
13.根據(jù)權(quán)利要求8所述的集成電路，其中所述氫釋放膜包括SiNxHy,該SiNxHy的S1-H鍵比N-H鍵濃度高。
14.根據(jù)權(quán)利要求1所述的集成電路，進一步包括氘釋放膜，所述氘釋放膜耦合到所述下部氫阻擋層的底表面。
15.根據(jù)權(quán)利要求14所述的集成電路，其中氧化物蓋層耦合在所述下部氫阻擋層和所述鐵電電容器的所述底表面之間。
16.根據(jù)權(quán)利要求14所述的集成電路，其中所述氘釋放膜包括SiNxDy,該SiNxDy的S1-D鍵比N-D鍵濃度高。
17.一種形成集成電路的工藝，其包括: 提供具有金屬前電介質(zhì)層的部分加工好的集成電路； 在所述金屬前電介質(zhì)層上淀積下部氫阻擋層；以及 在所述下部氫阻擋層上方形成鐵電電容器。
18.根據(jù)權(quán)利要求17所述的工藝，進一步包括以下步驟:在形成鐵電電容器的步驟之前，在所述下部氫阻擋層上方淀積氧化物蓋層。
19.根據(jù)權(quán)利要求17所述的工藝，進一步包括以下步驟:在淀積所述下部氫阻擋層的步驟之前，淀積氫釋放膜和氘釋放膜中的至少一個。
20.根據(jù)權(quán)利要求17所述的工藝，進一步包括以下步驟:在形成鐵電電容器的步驟之后，在所述集成電路上 淀積覆蓋的氫阻擋層。
全文摘要
一種集成電路，其包含鐵電電容器、下部氫阻擋層(2020)和覆蓋的氫阻擋層(2338)。一種形成包含鐵電電容器、下部氫阻擋層(2020)和覆蓋的氫阻擋層(2338)的集成電路的方法。
文檔編號H01L27/108GK103250251SQ201080070567
公開日2013年8月14日 申請日期2010年12月9日 優(yōu)先權(quán)日2010年12月9日
發(fā)明者R·J·阿加沃爾, S·R·薩默菲爾特, G·B·巴瑟姆, T·S·莫伊茲 申請人:德克薩斯儀器股份有限公司