專利名稱：自對(duì)準(zhǔn)局部互連工藝中對(duì)于柵極的選擇性局部互連的制作方法
技術(shù)領(lǐng)域：
本發(fā)明大體上涉及用于形成晶體管的半導(dǎo)體工藝，確切地說(shuō)，涉及用于在半導(dǎo)體襯底上形成對(duì)于平面晶體管或非平面晶體管的柵極的局部互連的工藝。
相關(guān)技術(shù)說(shuō)明幾十年來(lái)，晶管(如平面晶體管)一直是集成電路的核心。隨著晶體管工藝的不斷發(fā)展以及增加部件密度的需求不斷增大，單個(gè)晶體管的大小也在穩(wěn)定減小。當(dāng)前的縮放使用32nm技術(shù)，同時(shí)也在朝向22nm技術(shù)和15nm技術(shù)邁進(jìn)。在15nm工藝技術(shù)的發(fā)展中，晶體管中產(chǎn)生了以下需求柵極自對(duì)準(zhǔn)接觸流程或柵極自對(duì)準(zhǔn)局部互連流程。需要一種可以避免發(fā)生柵極的接觸短路并且允許15nm的通道長(zhǎng)度縮放的自對(duì)準(zhǔn)工藝。此外，由于金屬層可能為單向SIT (側(cè)壁圖像轉(zhuǎn)移)，因此可能會(huì)產(chǎn)生其他問(wèn)題。因此，可能需要一種構(gòu)件來(lái)將輸出側(cè)的金屬(例如，金屬1)出口層從晶體管單元的邊界拉開(kāi)，以便實(shí)現(xiàn)與相鄰單元之間形成可制造的金屬尖端到尖端間隔，而不會(huì)產(chǎn)生 ICPP(接觸件到多晶間距)的面積懲罰。目前，在使用柵極的自對(duì)準(zhǔn)接觸流程方面已有所發(fā)展。然而，在15nm技術(shù)中，這種工藝流程可能需要與用于印刷源極/漏極接觸所用的掩模的2個(gè)步驟不同的另外2個(gè)獨(dú)立步驟來(lái)印刷柵極接觸所用的掩模，這是因?yàn)槭艿搅擞∷⒀谀D案的步進(jìn)機(jī)的分辨率限制所致。因?yàn)榻饘賹颖仨毷菃蜗虻模詵艠O接觸工藝還可能需要至少一個(gè)額外的金屬層用于通過(guò)當(dāng)前技術(shù)完成單元的布線。目前，在使用柵極的選擇性或自對(duì)準(zhǔn)局部互連方面的發(fā)展比較慢。盡管有些局部互連路線可穿過(guò)柵極，但是并非所有的局部互連路線都會(huì)連接到柵極，所以無(wú)法輕松地將局部互連層分成各個(gè)掩模組(如在柵極接觸工藝中所操作)。此外，局部互連圖案的分解不可能在沒(méi)有嚴(yán)格的設(shè)計(jì)規(guī)則限制下進(jìn)行，和/或不可能沒(méi)有其他缺點(diǎn)。因此，需要一種工藝流程可以在工作區(qū)域(field)選擇性地設(shè)置局部互連路線， 并且在晶體管單元內(nèi)選擇建立或不建立對(duì)于柵極的連接。本專利申請(qǐng)文件中所述的工藝流程可實(shí)現(xiàn)與相鄰單元之間形成可制造的金屬尖端到尖端間隔，而不產(chǎn)生ICPP的面積懲罰， 具體方法是，將局部互連線路設(shè)置為從輸出側(cè)返回一直越過(guò)柵極，而不是連接到所述柵極。 接著，局部互連可連接到通孔互連層且連接到金屬(例如，金屬1)層，同時(shí)與相鄰單元之間維持可接受的金屬尖端到尖端間隔。局部互連線的寬度可以小于金屬層的標(biāo)稱目標(biāo)，這樣， 在雙倍圖案方法或基于SIT的方法用于局部互連時(shí)，相同的間距可存在更多的容差。本專利申請(qǐng)文件中所述的工藝流程可以通過(guò)圖案界定讓局部互連路線越過(guò)柵極并且需要與柵極連接的區(qū)域，以及讓局部互連路線越過(guò)柵極但不需要與柵極連接的區(qū)域。 這樣，局部互連便成為工作區(qū)域(field)的布線層，且有助于在晶體管單元內(nèi)形成連接。由于局部互連與柵極的間隔可為零或小于零，因此這種局部互連布線可改良路線布局的密度。在不使用本專利申請(qǐng)文件中所述的工藝流程的情況下，柵極尖端到局部互連的間隔也許必須要離柵極尖端至少一個(gè)完整的布線間距或更大距離，以此來(lái)避免不允許路線越過(guò)柵極以及未進(jìn)行連接的情況下柵極與局部互連之間發(fā)生短路或漏電現(xiàn)象。使用EUV(極紫外線)而不使用現(xiàn)有技術(shù)(例如，浸沒(méi)式光刻或193nm光刻)可以在無(wú)需進(jìn)行間距分離或雙圖案化的情況下執(zhí)行圖案化。然而，即使使用EUV光刻，在設(shè)置自對(duì)準(zhǔn)局部接觸的布線中可能仍需要進(jìn)行圖案分解。然而，使用EUV以及在本專利申請(qǐng)文件中所述的工藝流程下進(jìn)行的局部互連布線可能不需要進(jìn)行圖案分解和/或使用雙圖案化或間距分離。

發(fā)明內(nèi)容
在某些實(shí)施例中，半導(dǎo)體裝置制造方法包括選擇性地去除半導(dǎo)體襯底上的晶體管柵極上的一個(gè)或多個(gè)所選區(qū)域中的硬掩模。去除所選區(qū)域中的硬掩模可允許柵極穿過(guò)實(shí)質(zhì)上位于所述晶體管上的至少一個(gè)絕緣層而連接到上部金屬層。導(dǎo)電材料可沉積于穿過(guò)至少一個(gè)絕緣層的一個(gè)或多個(gè)溝槽中。所述導(dǎo)電材料可在所選區(qū)域中的至少一個(gè)區(qū)域中形成對(duì)于柵極的局部互連。在某些實(shí)施例中，使用CAD(計(jì)算機(jī)輔助設(shè)計(jì))設(shè)計(jì)的界定所選區(qū)域的抗蝕圖案來(lái)選擇性地去除硬掩模。在某些實(shí)施例中，所選區(qū)域包括位于柵極上方所需位置處的區(qū)域，所述區(qū)域用于穿過(guò)至少一個(gè)絕緣層對(duì)所述柵極建立連接。在某些實(shí)施例中，導(dǎo)電材料沉積于穿過(guò)位于硬掩模尚未去除的區(qū)域上方的至少一個(gè)絕緣層的至少一個(gè)溝槽中。硬掩模可抑制導(dǎo)電材料與柵極在此類溝槽中連接。在一項(xiàng)實(shí)施例中，半導(dǎo)體裝置制造工藝包括使用硬掩模在半導(dǎo)體襯底上形成晶體管的柵極；將柵極硬掩模蝕刻圖案置于所述晶體管上；使用所述柵極硬掩模蝕刻圖案選擇性地去除柵極上的一個(gè)或多個(gè)所選區(qū)域中的硬掩模；在所述晶體管上形成第一絕緣層； 在所述晶體管上形成第二絕緣層；形成穿過(guò)柵極上的所選區(qū)域中的至少一個(gè)區(qū)域中的所述第二絕緣層到所述第一絕緣層的溝槽；去除所述溝槽下方的所述第二絕緣層的部分，從而使所述柵極暴露于所述溝槽中；以及將導(dǎo)電材料沉積于所述溝槽中，其中所述導(dǎo)電材料在所選區(qū)域中的至少一個(gè)區(qū)域中形成對(duì)于柵極的局部互連。在一項(xiàng)實(shí)施例中，所述半導(dǎo)體裝置制造工藝包括使用硬掩模在半導(dǎo)體襯底上形成晶體管的柵極；在所述晶體管上形成第一絕緣層；在所述晶體管上形成第二絕緣層；形成穿過(guò)柵極上的一個(gè)或多個(gè)所選區(qū)域中的所述第二絕緣層到所述第一絕緣層的溝槽；去除所述溝槽下方的所述第二絕緣層的部分，從而使所述柵極和所述硬掩模暴露于所述溝槽中；將柵極硬掩模蝕刻圖案置于所述晶體管上；使用所述柵極硬掩模蝕刻圖案選擇性地去除柵極上方所選區(qū)域中的硬掩模；以及將導(dǎo)電材料沉積于所述溝槽中，其中所述導(dǎo)電材料在所選區(qū)域中的至少一個(gè)區(qū)域中形成對(duì)于柵極的局部互連。在某些實(shí)施例中，一種計(jì)算機(jī)可讀存儲(chǔ)多個(gè)指令，當(dāng)執(zhí)行所述指令時(shí)，產(chǎn)生一個(gè)或多個(gè)抗蝕圖案，用來(lái)選擇性地去除半導(dǎo)體襯底上的晶體管柵極上的一個(gè)或多個(gè)所選區(qū)域中的硬掩模。去除所述所選區(qū)域中的所述硬掩?？梢宰屗鰱艠O穿過(guò)實(shí)質(zhì)上位于所述晶體管上的至少一個(gè)絕緣層而連接到上部金屬層。導(dǎo)電材料可沉積于穿過(guò)至少一個(gè)絕緣層的一個(gè)或多個(gè)溝槽中。所述導(dǎo)電材料可在所選區(qū)域中的至少一個(gè)區(qū)域中形成對(duì)于柵極的局部互連。


圖1所示為具有柵極硬掩模蝕刻圖案的晶體管的一項(xiàng)實(shí)施例的俯視圖。圖2所示為具有位于適當(dāng)位置的柵極硬掩模蝕刻圖案的晶體管的柵極和硬掩模的一項(xiàng)實(shí)施例的截面?zhèn)纫晥D。圖3所示為硬掩模去除之后的晶體管的柵極的一項(xiàng)實(shí)施例的截面?zhèn)纫晥D。圖4所示為已將間隔物回蝕之后的晶體管的柵極的一項(xiàng)實(shí)施例的截面?zhèn)纫晥D。圖5所示為柵極硬掩模蝕刻圖案去除之后的晶體管的柵極的一項(xiàng)實(shí)施例的截面?zhèn)纫晥D。圖6所示為具有沉積在晶體管上的接觸蝕刻終止層的晶體管的柵極的一項(xiàng)實(shí)施例的截面?zhèn)纫晥D。圖7所示為具有沉積在晶體管上的絕緣層的晶體管的柵極的一項(xiàng)實(shí)施例的截面?zhèn)纫晥D。圖8所示為具有沉積在晶體管上的絕緣層和形成于所述絕緣層上的溝槽光刻圖案的晶體管的柵極的一項(xiàng)實(shí)施例的截面?zhèn)纫晥D。圖9所示為具有穿過(guò)沉積在晶體管上的絕緣層的溝槽的晶體管的柵極的一項(xiàng)實(shí)施例的截面?zhèn)纫晥D。圖10所示為具有穿過(guò)沉積在晶體管上的絕緣層和接觸蝕刻終止層的溝槽的晶體管的柵極的一項(xiàng)實(shí)施例的截面?zhèn)纫晥D。圖11所示為具有穿過(guò)沉積在溝槽中的絕緣層和導(dǎo)電材料的溝槽的晶體管的柵極的一項(xiàng)實(shí)施例的截面?zhèn)纫晥D。圖12所示為具有填滿導(dǎo)電材料的溝槽和平面化后的絕緣層的晶體管的柵極的一項(xiàng)實(shí)施例的截面?zhèn)纫晥D。圖13A到圖13J所示為用于形成對(duì)于柵極的局部互連的工藝的一項(xiàng)替代性實(shí)施例。雖然本發(fā)明是通過(guò)若干項(xiàng)實(shí)施例和附圖以實(shí)例的方式說(shuō)明的，但所屬領(lǐng)域的技術(shù)人員將認(rèn)識(shí)到，本發(fā)明并不受限于所述的實(shí)施例或附圖。應(yīng)理解，本專利申請(qǐng)文件的附圖和詳細(xì)說(shuō)明并不旨在將本發(fā)明限定于所揭示的特定形式，相反，本發(fā)明將涵蓋由所附權(quán)利要求書(shū)所界定的本發(fā)明的精神和范圍內(nèi)的所有修改、等效物和替代。本專利申請(qǐng)文件中所使用的任何標(biāo)題僅是為了組織本說(shuō)明書(shū)，而并非限制說(shuō)明書(shū)或權(quán)利要求書(shū)的范圍。本專利申請(qǐng)文件中使用的字詞“可能(may)”具有許可的意義(即，具有潛在性)，而非命令的意義 (即，必須的意思)。類似地，字詞“包括(include) (including) (includes) ”表示含有，但不限于此。
具體實(shí)施例方式圖1所示為具有置于晶體管上的柵極硬掩模蝕刻圖案的晶體管100的一項(xiàng)實(shí)施例的俯視圖。例如，晶體管100可為平面晶體管(例如，平面場(chǎng)效晶體管(FET))或非平面晶體管，例如，F(xiàn)inFET晶體管。在某些實(shí)施例中，晶體管100包括柵極102、第一作用區(qū)104和第二作用區(qū)106。在
6一項(xiàng)實(shí)施例中，第一作用區(qū)104為N作用區(qū)，而第二作用區(qū)106為P作用區(qū)。為了使圖1簡(jiǎn)潔，圖中所示的是平面晶體管中的第一作用區(qū)104和第二作用區(qū)106，而圖1中所示的作用區(qū)的區(qū)也可表示或包括非平面晶體管中的鰭(fin)或其他結(jié)構(gòu)。如圖1所示，晶體管100 到柵極102左邊的各部分形成晶體管的源極，而晶體管到柵極右邊的各部分形成晶體管的漏極。在某些實(shí)施例中，第一抗蝕圖案108放置(例如，形成或沉積)于晶體管100上。 在某些實(shí)施例中，第一抗蝕圖案108為CAD(計(jì)算機(jī)輔助設(shè)計(jì))設(shè)計(jì)的圖案(例如，CAD設(shè)計(jì)的抗蝕圖案)。在某些實(shí)施例中，計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)存儲(chǔ)多個(gè)指令，當(dāng)執(zhí)行所述指令時(shí)，產(chǎn)生抗蝕圖案或掩模設(shè)計(jì)，例如，但不限于，CAD設(shè)計(jì)的抗蝕圖案(例如，第一抗蝕圖案108)。在某些實(shí)施例中，第一抗蝕圖案108包括一個(gè)或多個(gè)開(kāi)口 110。第一抗蝕圖案108 和開(kāi)口 110可形成用于晶體管100的柵極硬掩模蝕刻圖案。第一抗蝕圖案108中的開(kāi)口 110可以讓材料暴露于所述開(kāi)口下方，以待去除(例如，蝕刻)?？稍O(shè)計(jì)第一抗蝕圖案108， 從而使開(kāi)口 110界定晶體管100或柵極102上的所選區(qū)域，用于去除柵極硬掩模和/或間隔物，從而暴露所述柵極或其他的下層結(jié)構(gòu)。例如，如圖1所示，可以通過(guò)開(kāi)口 110將柵極 102上某位置處的柵極硬掩模和間隔物從第一作用區(qū)104和第二作用區(qū)106去除。在開(kāi)口 110的位置去除柵極硬掩模和間隔物會(huì)暴露開(kāi)口下方的柵極，從而可以在所述位置處建立對(duì)于柵極的連接。在某些實(shí)施例中，第一抗蝕圖案108中的開(kāi)口 110位于距形成于相同襯底上的另一個(gè)圖案的特征(例如，開(kāi)口)的所選距離處。在某些實(shí)施例中，所選距離大于用來(lái)形成所述圖案的儀器的分辨率。在某些實(shí)施例中，所選距離小于用來(lái)形成圖案的儀器的分辨率。在此類實(shí)施例中，可使用雙圖案化(雙倍曝光)以在襯底上形成圖案，并且增加圖案中的特征密度(減少特征之間的間隔)。在某些實(shí)施例中，可能僅使用單一曝光(單一圖案)來(lái)完成所述圖案。例如，如果所述圖案之間的間距是1個(gè)接觸件到多晶間距(CPP)，那么多個(gè)蝕刻圖案可結(jié)合在一個(gè)掩模上，并且結(jié)合后的圖案只會(huì)受到2CPP的懲罰要求。圖2到圖12所示為用于形成對(duì)于柵極102的自對(duì)準(zhǔn)局部互連的工藝的實(shí)施例。圖 2所示為具有由抗蝕劑114形成的第一抗蝕圖案108的柵極102和柵極硬掩模112的一項(xiàng)實(shí)施例的截面?zhèn)纫晥D(沿著圖1中的虛線截得的截面)。圖中所示的第一抗蝕圖案108中的開(kāi)口 110位于抗蝕結(jié)構(gòu)114之間。開(kāi)口 110暴露形成于襯底118上的柵極102、柵極硬掩模112和間隔物116。如圖2所示，襯底118為包括硅120和氧化物122的硅絕緣體(SOI) 襯底。然而，襯底118可為任意其他合適的半導(dǎo)體襯底，例如，但不限于，體硅襯底或體化合物半導(dǎo)體襯底。在某些實(shí)施例中，柵極102為金屬或多晶硅或另一種合適的導(dǎo)電材料。柵極硬掩模112和間隔物116可為氮化物、氧化物或其他合適的絕緣材料。在某些實(shí)施例中，柵極硬掩模112和間隔物116為不同的絕緣體，其能夠相對(duì)于彼此獲得選擇性地蝕刻(例如，可使用一種蝕刻工藝去除一種材料，同時(shí)不會(huì)去除另一種材料)。例如，柵極硬掩模112可為氮化物(例如，氮化硅)，而間隔物116為氧化物(例如，氧化硅)，反之亦然。如圖2所示，通過(guò)沉積抗蝕劑114而在襯底118上形成第一抗蝕圖案108之后， 可以去除(蝕刻)柵極硬掩模112以暴露柵極102。圖3所示為柵極硬掩模已去除且柵極 102暴露出來(lái)的晶體管100。由于第一抗蝕圖案108具有選擇性，因此只去除被開(kāi)口 110暴露的柵極硬掩模112中的各所選部分。因此，如圖1所示，柵極102的接近第一作用區(qū)104 和第二作用區(qū)106的、以及在這些作用區(qū)上的各部分上的柵極硬掩模未被去除，因此不會(huì)在這些位置形成對(duì)于柵極的連接。去除柵極硬掩模之后，至少一部分間隔物116可接受回刻(回蝕)處理，從而實(shí)質(zhì)上與柵極102的上表面齊平。圖4所示為柵極硬掩模已去除且間隔物116接受了回蝕處理的晶體管100。暴露柵極102且回蝕間隔物116之后，可去除抗蝕劑114，從而從晶體管100中去除第一抗蝕圖案108。圖5所示為抗蝕劑已去除、留下柵極102和間隔物116于襯底118上的晶體管100。去除抗蝕劑之后，第一絕緣層可形成(沉積)于襯底118上的柵極102和間隔物 116上面。圖6所示為形成于襯底118上的柵極102和間隔物116上面的第一絕緣層124。 第一絕緣層1 可為，例如，但不限于，氧化物或氮化物等絕緣層。在某些實(shí)施例中，第一絕緣層1 為接觸蝕刻終止層(CESL)或應(yīng)變層?？墒褂盟鶎兕I(lǐng)域已知的技術(shù)，例如，但不限于，快速熱處理或等離子體沉積，來(lái)形成第一絕緣層124。圖7所示為在第一絕緣層IM上形成(沉積)第二絕緣層126。在某些實(shí)施例中， 第二絕緣層126為與第一絕緣層IM相同的絕緣材料或類似的絕緣材料形成的較厚的絕緣層。在某些實(shí)施例中，第一絕緣層1 和第二絕緣層126由不同的材料形成。沉積第一絕緣層IM和第二絕緣層1 之后，將在第二絕緣層上形成第二抗蝕圖案。圖8所示為形成于第二絕緣層1 上的第二抗蝕圖案128。第二抗蝕圖案1 界定一個(gè)圖案，用來(lái)形成穿過(guò)第一絕緣層1 和第二絕緣層126的溝槽，從而可形成對(duì)于柵極102 的至少一個(gè)局部互連。圖8所示為具有開(kāi)口 1 的第二抗蝕圖案128，以用于形成對(duì)于柵極102的至少一個(gè)局部互連的溝槽。應(yīng)理解，第二抗蝕圖案1 可包括額外的開(kāi)口，所述開(kāi)口可以讓額外的溝槽、孔或路線穿過(guò)第一絕緣層1 和/或第二絕緣層126的其他位置(例如，在第一作用區(qū)104和/或第二作用區(qū)106的上方，如圖1所示)。然而，因?yàn)檫@些額外的溝槽可位于柵極硬掩模尚未去除的柵極部分上方，因此將不會(huì)對(duì)于所述柵極建立連接。然而，這些額外的溝槽可用來(lái)在場(chǎng)氧化物上提供路線層，并且，例如，在庫(kù)單元中形成局部連接。例如，如圖 1所示，局部互連130可包括對(duì)于柵極的局部互連130A (與第一抗蝕圖案108中的開(kāi)口 110 對(duì)準(zhǔn))、對(duì)于第一作用區(qū)104的源極的局部互連130B、對(duì)于第二作用區(qū)106的源極的局部互連130C，以及對(duì)于這兩個(gè)作用區(qū)的輸出側(cè)(漏極)的局部互連130D。在某些實(shí)施例中，如圖8所示，使用兩個(gè)掩模、雙圖案化工藝形成第二抗蝕圖案 128?？赡苄枰獌蓚€(gè)掩模是因?yàn)榈诙刮g圖案128的特征低于用來(lái)沉積抗蝕劑的儀器(例如，步進(jìn)機(jī))的分辨率。例如，抗蝕圖案中的特征可為32nm、22nm、15nm半間距特征。如圖8所示，第二抗蝕圖案128具有位于柵極102上方的開(kāi)口 129，這樣，開(kāi)口與柵極對(duì)準(zhǔn)，其中所述開(kāi)口稍寬于所述柵極。第二抗蝕圖案128中的開(kāi)口 1 稍寬于柵極102， 從而使所述開(kāi)口到所述柵極的對(duì)準(zhǔn)中存在容差。第二抗蝕圖案1 被用作對(duì)第二絕緣層1 和/或第一絕緣層IM進(jìn)行蝕刻的圖案。圖9所示為去除(蝕刻)第二絕緣層126以形成往下到第一絕緣層124的溝槽132。 圖10所示為去除(蝕刻)第一絕緣層124以將柵極102暴露于溝槽132中。在某些實(shí)施例中，可在去除第一絕緣層1 之前去除第二抗蝕圖案128。在某些實(shí)施例中，可在去除第一絕緣層1 之后去除第二抗蝕圖案128。如圖11所示，將柵極102暴露于溝槽132中之后，將導(dǎo)電材料134沉積于襯底118 上。如圖11所示，導(dǎo)電材料134填滿溝槽132。導(dǎo)電材料134可溢出溝槽132并到達(dá)第二絕緣層126的上表面。允許導(dǎo)電材料134溢出可確保用導(dǎo)電材料填滿溝槽132。沉積導(dǎo)電材料134之后，可去除部分導(dǎo)電材料和第二絕緣層126，從而通過(guò)溝槽 132中的導(dǎo)電材料和所暴露的第二絕緣層的上表面形成實(shí)質(zhì)上為平面的表面，如圖12所示?？赏ㄟ^(guò)，例如，化學(xué)機(jī)械研磨(CMP)來(lái)完成對(duì)導(dǎo)電材料134和第二絕緣層1 進(jìn)行的平面化。溝槽132中的導(dǎo)電材料134形成對(duì)于柵極102的局部互連130A，也如圖1中的俯視圖所示。圖13A到圖13JA-J所示為用于形成對(duì)于柵極102的自對(duì)準(zhǔn)局部互連的工藝的替代性實(shí)施例。圖13A到圖13JA-J所示的實(shí)施例可利用與圖2到圖12所示的實(shí)施例類似的工藝和/或技術(shù)，但可改變工藝步驟的順序。在圖13A到圖13JA-J所示的實(shí)施例中，在去除柵極硬掩模112之前，先將第一絕緣層IM和第二絕緣層1 沉積于襯底上。圖13A到圖13JA所示的晶體管100具有位于柵極102上的柵極硬掩模112以及沉積于所述柵極上的第一絕緣層1 和第二絕緣層126。第二抗蝕圖案1 具有實(shí)質(zhì)上位于所述柵極上的開(kāi) Π 129 ο圖13Α到圖13JB所示為穿過(guò)第二抗蝕圖案128中的開(kāi)口 1 在第二絕緣層126 中蝕刻出溝槽132之后的晶體管100。圖13A到圖13JC所示為去除溝槽132中的第一絕緣層124。圖13A到圖13JD所示為去除第二抗蝕圖案128。在圖13A到圖13JE中，具有開(kāi)口 110的第一抗蝕圖案108是用第二絕緣層126上的抗蝕劑114形成的。接著，穿過(guò)開(kāi)口 110選擇性地蝕刻?hào)艠O硬掩模112，以暴露間隔物116 內(nèi)的柵極102，如圖13A到圖13JF所示。接著，回蝕間隔物116，從而使其實(shí)質(zhì)上與柵極102 齊平，如圖13A到圖13JG所示。然后，去除抗蝕劑114，如圖13A到圖13JH所示。去除抗蝕劑之后，將導(dǎo)電材料134沉積于溝槽132中，如圖13A到圖13JI所示。 接著，對(duì)導(dǎo)電材料Π4和第二絕緣層1 進(jìn)行平面化，以形成局部互連130A，如圖13A到圖 13JJ所示。形成局部互連130A之后，所述局部互連可連接到通孔互連。所述通孔互連可連接到上部金屬層(例如，金屬1層)，或穿過(guò)所屬領(lǐng)域已知的通孔層連接到其他所需的層。通過(guò)使用第一抗蝕圖案108和第二抗蝕圖案128(如圖1和圖8所示)可形成自對(duì)準(zhǔn)到柵極102的局部互連130A以及局部互連130B、130C和130D，如圖9所示，從而可形成晶體管100更密集的庫(kù)單元。此外，有可能使用圖2到圖12和圖13A到圖13JA-J所示的工藝實(shí)施例來(lái)形成更密集的SRAM(靜態(tài)隨機(jī)存取存儲(chǔ)單元)。與使用其他工藝流程或使用自對(duì)準(zhǔn)接觸流程而不使用局部互連相比，圖2到圖12 和圖13A到圖13JA-J所示的工藝實(shí)施例可產(chǎn)生對(duì)于柵極的自對(duì)準(zhǔn)局部互連以及數(shù)目減少的掩模和/或步驟。對(duì)于柵極的局部互連的自對(duì)準(zhǔn)可抑制柵極的接觸短路。應(yīng)理解，可使用圖2到圖12和圖13A到圖13JA-J所示的工藝實(shí)施例來(lái)生產(chǎn)對(duì)于柵極的自對(duì)準(zhǔn)接觸件，而不生產(chǎn)對(duì)于柵極的自對(duì)準(zhǔn)局部互連。盡管本專利申請(qǐng)文件中所述的某些步驟可進(jìn)行變化，但對(duì)于所屬領(lǐng)域的技術(shù)人員而言，顯然可使用本專利申請(qǐng)文件中所述的工藝來(lái)生產(chǎn)自對(duì)準(zhǔn)接觸件。 閱讀本說(shuō)明之后，所屬領(lǐng)域的技術(shù)人員將明白本發(fā)明各方面的其他修改和替代性實(shí)施例。因此，應(yīng)將本說(shuō)明解釋為僅為說(shuō)明性的，且用于教示所屬領(lǐng)域的技術(shù)人員實(shí)施本發(fā)明的一般方式。應(yīng)理解，本專利申請(qǐng)文件中展示并描述的本發(fā)明的形式是目前最佳的實(shí)施例。所屬領(lǐng)域的技術(shù)人員在了解本發(fā)明的說(shuō)明之后將明白，可以替換本專利申請(qǐng)文件中說(shuō)明并描述的元件和材料，可以改變零件和工藝，而且可獨(dú)立地使用本發(fā)明的某些特征。在不脫離以下權(quán)利要求書(shū)所述的本發(fā)明的精神和范圍的情況下，可改變本專利申請(qǐng)文件中所述的元件。
權(quán)利要求
1.一種半導(dǎo)體裝置制造工藝，其包括選擇性地去除在半導(dǎo)體襯底上的晶體管柵極上的一個(gè)或多個(gè)所選區(qū)域中的硬掩模，其中去除所述所選區(qū)域中的所述硬掩?？梢宰屗鰱艠O穿過(guò)實(shí)質(zhì)上位于所述晶體管上的至少一個(gè)絕緣層連接到上部金屬層；以及將導(dǎo)電材料沉積于穿過(guò)所述至少一個(gè)絕緣層的一個(gè)或多個(gè)溝槽中，其中所述導(dǎo)電材料在所述所選區(qū)域中的至少一個(gè)區(qū)域中形成對(duì)于所述柵極的局部互連。
2.根據(jù)權(quán)利要求1所述的工藝，其中所述硬掩模的所述選擇性地去除是使用CAD(計(jì)算機(jī)輔助設(shè)計(jì))設(shè)計(jì)的界定所述所選區(qū)域的抗蝕圖案來(lái)完成的。
3.根據(jù)權(quán)利要求1所述的工藝，其中所述所選區(qū)域包括位于所述柵極上方所需位置處的區(qū)域，所述區(qū)域用于穿過(guò)所述至少一個(gè)絕緣層對(duì)所述柵極建立連接。
4.根據(jù)權(quán)利要求1所述的工藝，其中所述導(dǎo)電材料沉積于穿過(guò)位于所述硬掩模尚未去除的區(qū)域上方的至少一個(gè)絕緣層的至少一個(gè)溝槽中，且其中所述硬掩模抑制所述導(dǎo)電材料與所述柵極在此類溝槽中連接。
5.根據(jù)權(quán)利要求1所述的工藝，其進(jìn)一步包括使用穿過(guò)至少一個(gè)額外絕緣層的至少一個(gè)通孔互連將所述柵極連接到所述上部金屬層。
6.根據(jù)權(quán)利要求1所述的工藝，其進(jìn)一步包括在所述所選區(qū)域中的至少一個(gè)區(qū)域中， 去除環(huán)繞所述柵極的間隔物的至少一部分。
7.根據(jù)權(quán)利要求1所述的工藝，其中在選擇性地去除所述一個(gè)或多個(gè)所選區(qū)域中的所述硬掩模之后，所述至少一個(gè)絕緣層被沉積于所述晶體管上。
8.根據(jù)權(quán)利要求1所述的工藝，其中在選擇性地去除所述一個(gè)或多個(gè)所選區(qū)域中的所述硬掩模之前，所述至少一個(gè)絕緣層被沉積于所述晶體管上。
9.根據(jù)權(quán)利要求1所述的工藝，其進(jìn)一步包括去除以下兩者的至少一部分所述導(dǎo)電材料和所述至少一個(gè)絕緣層，從而在所述襯底上形成實(shí)質(zhì)上為平面的表面。
10.一種半導(dǎo)體裝置制造工藝，其包括使用硬掩模在半導(dǎo)體襯底上形成晶體管的柵極；將柵極硬掩模蝕刻圖案放置于所述晶體管上；使用所述柵極硬掩模蝕刻圖案選擇性地去除所述柵極上的一個(gè)或多個(gè)所選區(qū)域中的所述硬掩模；在所述晶體管上形成一個(gè)或多個(gè)絕緣層；在所述柵極上的所述所選區(qū)域中的至少一個(gè)區(qū)域中形成穿過(guò)所述絕緣層中的至少一個(gè)絕緣層的溝槽，從而使所述柵極暴露于所述溝槽中；以及將導(dǎo)電材料沉積于所述溝槽中，其中所述導(dǎo)電材料在所述所選區(qū)域中的至少一個(gè)區(qū)域中形成對(duì)于所述柵極的局部互連。
11.根據(jù)權(quán)利要求10所述的工藝，其中所述一個(gè)或多個(gè)絕緣層包括兩個(gè)絕緣層。
12.根據(jù)權(quán)利要求10所述的工藝，其進(jìn)一步包括去除以下兩者的至少一部分所述導(dǎo)電材料和所述絕緣層中的至少一個(gè)絕緣層，從而在所述襯底上形成實(shí)質(zhì)上為平面的表面。
13.根據(jù)權(quán)利要求10所述的工藝，其進(jìn)一步包括在選擇性地去除所述一個(gè)或多個(gè)所選區(qū)域中的所述硬掩模之后，去除所述柵極硬掩模蝕刻圖案。
14.根據(jù)權(quán)利要求10所述的工藝，其中所述柵極硬掩模蝕刻圖案是CAD設(shè)計(jì)的界定所述所選區(qū)域的抗蝕圖案。
15.根據(jù)權(quán)利要求10所述的工藝，其進(jìn)一步包括在所述硬掩模尚未去除的區(qū)域上方的所述絕緣層中的至少一個(gè)絕緣層中形成至少一個(gè)額外的溝槽，并且將所述導(dǎo)電材料沉積于所述至少一個(gè)額外的溝槽中，其中所述硬掩模抑制所述導(dǎo)電材料與所述柵極在此類溝槽中連接。
16.根據(jù)權(quán)利要求10所述的工藝，其進(jìn)一步包括使用穿過(guò)至少一個(gè)額外絕緣層的至少一個(gè)通孔互連將所述柵極連接到上部金屬層。
17.一種半導(dǎo)體裝置制造工藝，其包括使用硬掩模在半導(dǎo)體襯底上形成晶體管的柵極；在所述晶體管上形成一個(gè)或多個(gè)絕緣層；在所述柵極上的所述所選區(qū)域中的至少一個(gè)區(qū)域中形成穿過(guò)所述絕緣層中的至少一個(gè)絕緣層的溝槽，從而使所述柵極和所述硬掩模暴露于所述溝槽中；將柵極硬掩模蝕刻圖案放置于所述晶體管上；使用所述柵極硬掩模蝕刻圖案選擇性地去除在所述柵極上的所述所選區(qū)域中的所述硬掩模；以及將導(dǎo)電材料沉積于所述溝槽中，其中所述導(dǎo)電材料在所述所選區(qū)域中的至少一個(gè)區(qū)域中形成對(duì)于所述柵極的局部互連。
18.根據(jù)權(quán)利要求17所述的工藝，其進(jìn)一步包括去除以下兩者的至少一部分所述導(dǎo)電材料和所述絕緣層中的至少一個(gè)絕緣層，從而在所述襯底上形成實(shí)質(zhì)上為平面的表面。
19.根據(jù)權(quán)利要求17所述的工藝，其中所述柵極硬掩模蝕刻圖案是CAD設(shè)計(jì)的界定所述所選區(qū)域的抗蝕圖案。
20.根據(jù)權(quán)利要求17所述的工藝，其進(jìn)一步包括在所述硬掩模尚未去除的區(qū)域上方的所述絕緣層中的至少一個(gè)絕緣層中形成至少一個(gè)額外的溝槽，并且將所述導(dǎo)電材料沉積于所述至少一個(gè)額外的溝槽中，其中所述硬掩模抑制所述導(dǎo)電材料與所述柵極在此類溝槽中連接。
21.存儲(chǔ)多個(gè)指令的計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，當(dāng)執(zhí)行所述指令時(shí)，產(chǎn)生一個(gè)或多個(gè)抗蝕圖案用于半導(dǎo)體工藝，包括選擇性地去除在半導(dǎo)體襯底上的晶體管柵極上的一個(gè)或多個(gè)所選區(qū)域中的硬掩模，其中去除所述所選區(qū)域中的所述硬掩?？梢宰屗鰱艠O穿過(guò)實(shí)質(zhì)上位于所述晶體管上的至少一個(gè)絕緣層連接到上部金屬層；以及將導(dǎo)電材料沉積于穿過(guò)所述至少一個(gè)絕緣層的一個(gè)或多個(gè)溝槽中，其中所述導(dǎo)電材料在所述所選區(qū)域中的至少一個(gè)區(qū)域中形成對(duì)于所述柵極的局部互連。
全文摘要
一種半導(dǎo)體裝置制造工藝，其包括使用硬掩模在半導(dǎo)體襯底上形成晶體管的柵極。選擇性地去除所述柵極上的一個(gè)或多個(gè)所選區(qū)域中的所述硬掩模。去除所述所選區(qū)域中的所述硬掩模可以讓所述柵極穿過(guò)實(shí)質(zhì)上位于所述晶體管上的至少一個(gè)絕緣層而連接到上部金屬層。將導(dǎo)電材料沉積于穿過(guò)所述至少一個(gè)絕緣層的一個(gè)或多個(gè)溝槽中。所述導(dǎo)電材料在所述所選區(qū)域中的至少一個(gè)區(qū)域中形成對(duì)于所述柵極的局部互連。
文檔編號(hào)H01L21/60GK102460671SQ201080032262
公開(kāi)日2012年5月16日 申請(qǐng)日期2010年6月1日 優(yōu)先權(quán)日2009年6月1日
發(fā)明者理查德·T·舒爾茨 申請(qǐng)人:超威半導(dǎo)體公司