專利名稱：晶圓凸塊結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種晶圓凸塊結(jié)構(gòu)，尤其涉及一種以鋅化處理(Zincating)與 化學(xué)電鍍鎳/金(Electroless Nickel / Immersion Gold, ENIG)制程取代凸塊下金屬 化(Under Bump Metallization, UBM)制程，以及使用印刷方式形成導(dǎo)電金屬膏(Metal Paste)的柱狀凸塊(Pillar Bump)取代電鍍金制程所形成的金凸塊。
背景技術(shù)：
請參閱圖2所示，為現(xiàn)行以凸塊下金屬化制程構(gòu)成的晶圓凸塊結(jié)構(gòu)示意圖。如圖 所示，一種已知的晶圓凸塊結(jié)構(gòu)5包括一半導(dǎo)體芯片50、一凸塊下金屬層60及一柱狀凸塊 70所組成。其中該半導(dǎo)體芯片的表面501具有數(shù)個芯片墊(Die Pad) 51，且于該表面501 及該芯片墊51上具有一保護(hù)層(Passivation Layer) 52，該保護(hù)層52具有對應(yīng)各芯片墊 51的開孔，以顯露該芯片墊51的部分表面501。上述晶圓凸塊結(jié)構(gòu)5使用凸塊下金屬化制程保護(hù)其芯片墊51，但該制程不僅價格 較高，且出產(chǎn)量亦較低；再者，該晶圓凸塊結(jié)構(gòu)5于上述制程后是以電鍍金制程形成該柱狀 凸塊70，因此該柱狀凸塊70整體結(jié)構(gòu)皆為金，是為一金凸塊，基于金金屬相對其他金屬材 料本為成本較高的貴金屬材料，且在當(dāng)前黃金價格長期趨勢向上之下，更造成已知晶圓凸 塊結(jié)構(gòu)5的制造成本節(jié)節(jié)攀爬。因此，有鑒于現(xiàn)下黃金價格面臨居高不下的窘境，已知技術(shù) 以電鍍金制程所得的金凸塊，其高價格的材料成本實難以符合業(yè)者以大量生產(chǎn)，進(jìn)而有效 壓低整體作業(yè)成本為目標(biāo)的需求，故，無法符合使用者于實際使用時所需。
發(fā)明內(nèi)容本實用新型所要解決的技術(shù)問題是針對上述現(xiàn)有技術(shù)的不足，提供一種利于增 加后續(xù)與相對應(yīng)的組件連結(jié)的焊錫性的同時更能有效降低成本的晶圓凸塊結(jié)構(gòu)。為了解決上述技術(shù)問題，本實用新型所采用的技術(shù)方案是一種晶圓凸塊結(jié)構(gòu)，包 括晶圓狀態(tài)半導(dǎo)體芯片及數(shù)個柱狀凸塊，該半導(dǎo)體芯片的表面具有數(shù)個芯片墊，且于該表 面及該芯片墊上具有保護(hù)層，該保護(hù)層具有對應(yīng)各芯片墊的開孔，以顯露該芯片墊的部分 表面；其特點(diǎn)是還包括前處理層及第一化鍍保護(hù)層，該前處理層堆棧于該芯片墊的外露 表面上；該第一化鍍保護(hù)層堆棧于該前處理層上、該保護(hù)層的開孔側(cè)壁及該保護(hù)層于該開 孔外部的表面上；所述柱狀凸塊堆棧于該第一化鍍保護(hù)層上及該保護(hù)層部分表面上，其中， 每一柱狀凸塊由可視需求高度成形的導(dǎo)電金屬層、及與該導(dǎo)電金屬層外周緣呈緊密結(jié)合狀 包覆的第二化鍍保護(hù)層所組成。藉此，可以鋅化處理與化學(xué)電鍍鎳/金制程制得前處理層和化鍍保護(hù)層，取代產(chǎn) 出較低且價格較高的原凸塊下金屬化制程的結(jié)構(gòu)層，并能進(jìn)一步視使用者需求具有可延用 原凸塊下金屬化制程的特性；更使用導(dǎo)電金屬膏以印刷方式并輔以第二道化學(xué)電鍍鎳/金 制程或其它可使焊錫性增加的制程構(gòu)成需求高度的柱狀凸塊，取代產(chǎn)出較低且價格較高的 電鍍金制程所形成的金凸塊，以利于增加后續(xù)與相對應(yīng)的組件連結(jié)的焊錫性同時更能有效降低成本。


圖1是本實用新型一較佳實施例的結(jié)構(gòu)剖面示意圖。圖2是已知以凸塊下金屬化制程構(gòu)成的晶圓凸塊結(jié)構(gòu)示意圖。標(biāo)號說明晶圓凸塊結(jié)構(gòu)1、5表面 101、501表面111、121前處理層20鎳層31、43柱狀凸塊40、70第二化鍍保護(hù)層42凸塊下金屬層60具體實施方式
請參閱圖1所示，為本實用新型一較佳實施例的結(jié)構(gòu)剖面示意圖。如圖所示本實 用新型為一種晶圓凸塊結(jié)構(gòu)1，主要包括一晶圓狀態(tài)半導(dǎo)體芯片10、一前處理層20、一第一 化鍍保護(hù)層30及數(shù)個柱狀凸塊(Pillar Bump) 40所構(gòu)成。該半導(dǎo)體芯片的表面101具有數(shù)個芯片墊(Die Pad) 11，且于該表面101及該芯 片墊11上具有一保護(hù)層(Passivation Layer) 12，該保護(hù)層12具有對應(yīng)各芯片墊11的開 孔，以顯露該芯片墊11的部分表面111。該前處理層20堆棧于該芯片墊11的外露表面111上，為藉由鋅化處理 (Zincating)所構(gòu)成的防止腐蝕劣化之層。該第一化鍍保護(hù)層30堆棧于該前處理層20上、該保護(hù)層12的開孔側(cè)壁及該 保護(hù)層12于該開孔外部的表面121上，為藉由化學(xué)電鍍鎳/金(Electroless Nickel / Immersion Gold, ENIG)所構(gòu)成的防止腐蝕劣化之層，其包含一鎳層31及一金層32。該些柱狀凸塊40堆棧于該第一化鍍保護(hù)層30上及該保護(hù)層12部分表面121上， 并且每一柱狀凸塊40包含藉由印刷形成需求高度的導(dǎo)電金屬層41、及藉由化學(xué)電鍍鎳/金 或包含有助于焊錫浸潤所形成的第二化鍍保護(hù)層42，該第二化鍍保護(hù)層42以緊密結(jié)合狀 包覆于該導(dǎo)電金屬層41外周緣，以利于增加后續(xù)與相對應(yīng)的組件連結(jié)的焊錫性，其中，該 導(dǎo)電金屬層41包含在該第一化鍍保護(hù)層30上及該保護(hù)層12部分表面121上藉由導(dǎo)電銀 膏或包含金屬導(dǎo)體的導(dǎo)電金屬膏(Metal Paste)所構(gòu)成的防止密接力劣化之層；該第二化 鍍保護(hù)層42包含在該導(dǎo)電金屬層41周緣及該保護(hù)層12部分表面121上藉由鎳/金材料 或包含有助于焊錫浸潤的材料所構(gòu)成的防止腐蝕劣化之層，該第二化鍍保護(hù)層42可為包 含一鎳層43及一金層44的組成。以上所述，構(gòu)成一全新的晶圓凸塊結(jié)構(gòu)1。當(dāng)本實用新型于制備時，可視上述該半導(dǎo)體芯片10表面101是否具有該保護(hù)層12 來決定是否施行涂覆該保護(hù)層12，若有則本結(jié)構(gòu)即可省略該道制程，合先敘明。于一較佳實 施例中，本結(jié)構(gòu)1是可于該芯片墊11的外露表面111上使用鋅化處理與化學(xué)電鍍鎳/金制 程形成可供保護(hù)該芯片墊11的前處理層20與第一化鍍保護(hù)層30 ；繼之，使用導(dǎo)電金屬膏 以印刷方式形成需求高度的導(dǎo)電金屬層41 ；最后，可使用化學(xué)電鍍鎳/金制程或其它有助
半導(dǎo)體芯片10、50 芯片墊11、51 保護(hù)層12、52
第一化鍍保護(hù)層30 金層32 導(dǎo)電金屬層41 金層44于焊錫浸潤的制程形成可使焊錫性增加的第二化鍍保護(hù)層42，以該導(dǎo)電金屬層41及該第 二化鍍保護(hù)層42構(gòu)成該柱狀凸塊40。于其中，本實用新型除了使用上述鋅化處理與化學(xué) 電鍍鎳/金制程保護(hù)該芯片墊之外，亦可延用凸塊下金屬化(Under Bump Metallization, UBM)制程所形成的多層金屬薄層去保護(hù)該芯片墊。藉此，本實用新型可以鋅化處理與化學(xué)電鍍鎳/金制程所得的前處理層與化鍍保 護(hù)層，取代產(chǎn)出較低且價格較高的原凸塊下金屬化制程所形成的多層金屬薄層，并能進(jìn)一 步視使用者需求具有可延用原凸塊下金屬化制程的特性；再者，本實用新型更使用導(dǎo)電金 屬膏以印刷方式并輔以第二道化學(xué)電鍍鎳/金制程或其它有助于焊錫浸潤的制程形成可 使焊錫性增加的保護(hù)層，進(jìn)而構(gòu)成需求高度的柱狀凸塊，以取代產(chǎn)出較低且價格較高的電 鍍金制程所形成的金凸塊。綜上所述，本實用新型為一種晶圓凸塊結(jié)構(gòu)，可有效改善現(xiàn)有技術(shù)的種種缺點(diǎn)，可 以鋅化處理與化學(xué)電鍍鎳/金制程取代產(chǎn)出較低且價格較高的原凸塊下金屬化制程，更使 用導(dǎo)電金屬膏以印刷方式并輔以第二道化學(xué)電鍍鎳/金制程或其它可使焊錫性增加的制 程構(gòu)成需求高度的柱狀凸塊，取代產(chǎn)出較低且價格較高的電鍍金制程所形成的金凸塊，以 達(dá)到有效降低成本的目的。
權(quán)利要求一種晶圓凸塊結(jié)構(gòu)，包括晶圓狀態(tài)半導(dǎo)體芯片及數(shù)個柱狀凸塊，該半導(dǎo)體芯片的表面具有數(shù)個芯片墊，且于該表面及該芯片墊上具有保護(hù)層，該保護(hù)層具有對應(yīng)各芯片墊的開孔，以顯露該芯片墊的部分表面；其特征在于還包括前處理層及第一化鍍保護(hù)層，該前處理層堆棧于該芯片墊的外露表面上；該第一化鍍保護(hù)層堆棧于該前處理層上、該保護(hù)層的開孔側(cè)壁及該保護(hù)層于該開孔外部的表面上；所述柱狀凸塊堆棧于該第一化鍍保護(hù)層上及該保護(hù)層部分表面上，其中，每一柱狀凸塊由可視需求高度成形的導(dǎo)電金屬層、及與該導(dǎo)電金屬層外周緣呈緊密結(jié)合狀包覆的第二化鍍保護(hù)層所組成。
2.如權(quán)利要求1所述的晶圓凸塊結(jié)構(gòu)，其特征在于所述前處理層為防止腐蝕劣化之層。
3.如權(quán)利要求1所述的晶圓凸塊結(jié)構(gòu)，其特征在于所述第一化鍍保護(hù)層為防止腐蝕 劣化之層。
4.如權(quán)利要求1所述的晶圓凸塊結(jié)構(gòu)，其特征在于所述第一化鍍保護(hù)層由鎳層及金 層所組成。
5.如權(quán)利要求1所述的晶圓凸塊結(jié)構(gòu)，其特征在于所述柱狀凸塊包含導(dǎo)電金屬層、及第二化鍍保護(hù)層。
6.如權(quán)利要求1所述的晶圓凸塊結(jié)構(gòu)，其特征在于所述導(dǎo)電金屬層設(shè)置在該第一化 鍍保護(hù)層上及該保護(hù)層部分表面上，為由導(dǎo)電銀膏或包含金屬導(dǎo)體的導(dǎo)電金屬膏所構(gòu)成的 防止密接力劣化之層。
7.如權(quán)利要求1所述的晶圓凸塊結(jié)構(gòu)，其特征在于所述第二化鍍保護(hù)層為防止腐蝕 劣化之層，設(shè)置在該導(dǎo)電金屬層周緣及該保護(hù)層部分表面上。
8.如權(quán)利要求1所述的晶圓凸塊結(jié)構(gòu)，其特征在于所述第二化鍍保護(hù)層由鎳層及金 層所組成。
9.如權(quán)利要求1所述的晶圓凸塊結(jié)構(gòu)，其特征在于所述芯片墊的外露表面上形成有 保護(hù)該芯片墊的多層金屬薄層。
專利摘要一種晶圓凸塊結(jié)構(gòu)，包括晶圓狀態(tài)半導(dǎo)體芯片、前處理層、第一化鍍保護(hù)層及數(shù)個柱狀凸塊；該半導(dǎo)體芯片包括芯片墊及設(shè)開孔的保護(hù)層，該前處理層堆棧于半導(dǎo)體芯片的芯片墊的外露表面上；該第一化鍍保護(hù)層堆棧于該前處理層上、該保護(hù)層的開孔側(cè)壁及該保護(hù)層于該開孔外部的表面上；所述柱狀凸塊堆棧于該第一化鍍保護(hù)層上及該保護(hù)層部分表面上，各柱狀凸塊由可視需求高度成形的導(dǎo)電金屬層、及與該導(dǎo)電金屬層外周緣呈緊密結(jié)合狀包覆的第二化鍍保護(hù)層所組成，以利于增加后續(xù)與相對應(yīng)的組件連結(jié)的焊錫性的同時更能有效降低成本。
文檔編號H01L23/482GK201681828SQ20102019240
公開日2010年12月22日 申請日期2010年5月17日 優(yōu)先權(quán)日2010年5月17日
發(fā)明者朱貴武, 璩澤明 申請人:茂邦電子有限公司