專利名稱：一種具有雙導(dǎo)通路徑的可控硅器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于集成電路的靜電防護(hù)領(lǐng)域，具體涉及一種具有雙導(dǎo)通路徑的可控硅器 件。
背景技術(shù)：
自然界的靜電放電(ESD)現(xiàn)象對集成電路的可靠性構(gòu)成嚴(yán)重的威脅。在工業(yè)界， 集成電路產(chǎn)品的失效30%都是由于遭受靜電放電現(xiàn)象所引起的，而且越來越小的工藝尺 寸，更薄的柵氧厚度都使得集成電路受到靜電放電破壞的幾率大大增加。因此，改善集成電 路靜電放電防護(hù)的可靠性對提高產(chǎn)品的成品率具有不可忽視的作用。靜電放電現(xiàn)象的模式通常分為四種HBM(人體放電模式)，匪(機(jī)器放電模式)， CDM(組件充電放電模式)以及電場感應(yīng)模式(FIM)。而最常見也是工業(yè)界產(chǎn)品必須通過的 兩種靜電放電模式是HBM和MM。當(dāng)發(fā)生靜電放電時(shí)，電荷通常從芯片的一只引腳流入而從 另一只引腳流出，此時(shí)靜電電荷產(chǎn)生的電流通常高達(dá)幾個(gè)安培，在電荷輸入引腳產(chǎn)生的電 壓高達(dá)幾伏甚至幾十伏。如果較大的ESD電流流入內(nèi)部芯片則會造成內(nèi)部芯片的損壞，同 時(shí)，在輸入引腳產(chǎn)生的高壓也會造成內(nèi)部器件發(fā)生柵氧擊穿現(xiàn)象，從而導(dǎo)致電路失效。因 此，為了防止內(nèi)部芯片遭受ESD損傷，對芯片的每個(gè)引腳都要進(jìn)行有效的ESD防護(hù)，對ESD 電流進(jìn)行泄放。在集成電路的正常工作狀態(tài)下，靜電放電防護(hù)器件是處于關(guān)閉的狀態(tài)，不會影響 輸入輸出引腳上的電位。而在外部靜電灌入集成電路而產(chǎn)生瞬間的高電壓的時(shí)候，這個(gè)器 件會開啟導(dǎo)通，迅速的排放掉靜電電流。在ESD防護(hù)的發(fā)展過程中，二極管、GGNMOS(柵接地的NMOQ、SCR(可控硅)等器 件通常被作為ESD防護(hù)單元。常用的可控硅如圖1所示，分P阱與N阱，N阱中有兩個(gè)注入?yún)^(qū)，分別是N+注入?yún)^(qū) 和P+注入?yún)^(qū)。同樣的，在未做N阱的P阱上也有兩個(gè)注入?yún)^(qū)，分別是N+注入?yún)^(qū)與P+注入 區(qū)。其中N阱的N+注入?yún)^(qū)設(shè)置在遠(yuǎn)離N阱與P阱交界一端，N阱的P+注入?yún)^(qū)設(shè)置在靠近N 阱與P阱交界的一端；P阱的P+注入?yún)^(qū)設(shè)置在遠(yuǎn)離N阱與P阱交界的一端，P阱的N+注入 區(qū)設(shè)置在靠近N阱與P阱交界的一端。所有的注入?yún)^(qū)之間使用淺壕溝隔離(Shallow Trench Isolation, STI)。N阱的N+注入?yún)^(qū)和P+注入?yún)^(qū)接電學(xué)陽極，P阱的N+注入?yún)^(qū)和P+注入?yún)^(qū) 接電學(xué)陰極。圖2是和該SCR結(jié)構(gòu)相對應(yīng)的電路原理圖。當(dāng)陽極出現(xiàn)ESD信號時(shí)，較大的電壓 能導(dǎo)致N阱與P阱的PN結(jié)雪崩擊穿，產(chǎn)生的雪崩電流流過P阱的寄生電阻Rp產(chǎn)生壓降，當(dāng) 這個(gè)壓降大于寄生NPN三極管的開啟電壓，NPN寄生三極管開啟，同時(shí)由于正反饋使PNP寄 生三極管也開啟，整個(gè)可控硅器件被導(dǎo)通，開始泄放ESD電流，同時(shí)將可控硅兩端電壓鉗制 在較低電位。因?yàn)榭煽毓鐽阱與P阱的濃度都非常低，發(fā)生在之間雪崩擊穿電壓往往非常 高，高于內(nèi)部所要保護(hù)芯片的柵氧擊穿電壓。因此，該可控硅觸發(fā)電壓較高，對于5V及以下 的工作電壓不能有效保護(hù)。同時(shí)按照電子總是選擇最短路徑的原則，ESD器件中電子電流會選擇最短的導(dǎo)通路徑，器件在泄放ESD電流時(shí)器件表面的電流密度總是最大的，這樣就 存在ESD器件表面與器件內(nèi)部導(dǎo)通不均勻的問題。

發(fā)明內(nèi)容
本發(fā)明提供了一種具有雙導(dǎo)通路徑的可控硅器件，能夠有效地改善基于可控硅的 集成電路ESD防護(hù)器件的導(dǎo)通均勻性。一種具有雙導(dǎo)通路徑的可控硅器件，包括相鄰的N阱和P阱，其中，由N阱指向P 阱的方向，在所述N阱和P阱中沿橫向依次設(shè)有第一 N+注入?yún)^(qū)、第一淺壕溝隔離、第一 P+ 注入?yún)^(qū)、第二淺壕溝隔離、第三N+注入?yún)^(qū)、第四淺壕溝隔離、第二 N+注入?yún)^(qū)、第三淺壕溝隔 離和第二 P+注入?yún)^(qū)；所述第三N+注入?yún)^(qū)設(shè)在所述N阱和P阱交界處，所述第三N+注入?yún)^(qū) 的兩端分別跨設(shè)于所述N阱和P阱上；所述第一 N+注入?yún)^(qū)和第一 P+注入?yún)^(qū)均接入電學(xué)陽 極，所述第二 N+注入?yún)^(qū)和第二 P+注入?yún)^(qū)均接入電學(xué)陰極；所述第三N+注入?yún)^(qū)則不接任何 電極；在所述第三N+注入?yún)^(qū)的下方沿縱向還設(shè)有一個(gè)Pbody區(qū)域，所述Pbody區(qū)域的兩 端分別跨設(shè)于所述N阱和P阱上。所述Hx)dy(p型體區(qū))區(qū)域的摻雜濃度介于P+注入?yún)^(qū)與P阱之間，所述P+注入 區(qū)包括第一 P+注入?yún)^(qū)和第二 P+注入?yún)^(qū)。本發(fā)明中，在所述N阱與P阱之間跨設(shè)有第三N+注入?yún)^(qū)和一個(gè)Pbody區(qū)域；所述 N阱上所述第一 P+注入?yún)^(qū)靠近所述N阱和P阱的交界處，所述P阱上所述第二 N+注入?yún)^(qū)靠 近所述N阱和P阱的交界處。本發(fā)明的具有雙導(dǎo)通路徑的可控硅器件，利用在N阱和P阱的交界處設(shè)置高濃度 第三N+注入?yún)^(qū)，增加N阱和P阱之間擊穿時(shí)的電場強(qiáng)度，以減小擊穿電壓，從而實(shí)現(xiàn)可控硅 觸發(fā)電壓的降低；利用在位于N阱和P阱的交界處的第三N+注入?yún)^(qū)的下方沿縱向增加一個(gè) Pbody區(qū)域，由于Pbody區(qū)域的隔離將器件分為表面與體內(nèi)兩部分，實(shí)現(xiàn)可控硅表面電流路 徑與體內(nèi)電流路徑的分離，從而實(shí)現(xiàn)器件表面與體內(nèi)雙導(dǎo)通路徑，達(dá)到提高器件ESD導(dǎo)通 均勻性的目的。本發(fā)明結(jié)構(gòu)簡單，電流均勻，器件強(qiáng)壯性好，穩(wěn)定可靠。相比普通SCR結(jié)構(gòu)電流更多的集中于器件表面，導(dǎo)通均勻性差的缺點(diǎn)，本發(fā)明的 具有雙導(dǎo)通路徑的可控硅器件ESD效率高，魯棒性好，適用于高壓、功率電路的靜電放電保 護(hù)。


圖1為現(xiàn)有技術(shù)的可控硅SCR靜電放電防護(hù)器件的剖面圖；圖2為圖1的等效電路原理圖；圖3為本發(fā)明的具有雙導(dǎo)通路徑的可控硅器件的剖面圖；圖4為圖3的俯視圖。
具體實(shí)施例方式下面結(jié)合實(shí)施例和附圖來詳細(xì)說明本發(fā)明，但本發(fā)明并不僅限于此。如圖3和圖4所示，一種具有雙導(dǎo)通路徑的可控硅器件，包括相鄰的N阱32和P阱31，其中，由N阱32指向P阱31的方向，在N阱32和P阱31中沿橫向依次設(shè)有第一 N+注 入?yún)^(qū)33、第一淺壕溝隔離38a、第一 P+注入?yún)^(qū)；34、第二淺壕溝隔離38b、第三N+注入?yún)^(qū)37、 第四淺壕溝隔離38d、第二 N+注入?yún)^(qū)35、第三淺壕溝隔離38c和第二 P+注入?yún)^(qū)36 ；第三N+ 注入?yún)^(qū)37設(shè)在N阱32和P阱31交界處，第三N+注入?yún)^(qū)37的兩端分別跨設(shè)于N阱32和 P阱31上；第一 N+注入?yún)^(qū)33和第一 P+注入?yún)^(qū)；34均接入電學(xué)陽極，第二 N+注入?yún)^(qū)；35和 第二 P+注入?yún)^(qū)36均接入電學(xué)陰極；第三N+注入?yún)^(qū)37則不接任何電極；在第三N+注入?yún)^(qū) 37的下方沿縱向還設(shè)有一個(gè)Pbody區(qū)域39，Pbody區(qū)域39的兩端分別跨設(shè)于N阱32和P 阱31上。 Pbody區(qū)域39的摻雜濃度介于P+注入?yún)^(qū)與P阱31之間，所述P+注入?yún)^(qū)包括第一 P+注入?yún)^(qū)34和第二 P+注入?yún)^(qū)36。上述可控硅器件中，在N阱32與P阱31之間跨設(shè)第三N+注入?yún)^(qū)37與一個(gè)Pbody 區(qū)域39，N阱32上第一 P+注入?yún)^(qū)；34靠近N阱32和P阱31的交界處；P阱31上第二 N+ 注入?yún)^(qū)35靠近N阱32和P阱31的交界處。上述可控硅器件中，P阱、N阱、N+、P+注入?yún)^(qū)、Pbody區(qū)域結(jié)構(gòu)，可采用現(xiàn)有的 BiCMOS集成電路制造工藝實(shí)現(xiàn)。第一 N+注入?yún)^(qū)33和第一 P+注入?yún)^(qū)34用金屬線相連接作為電學(xué)陽極。第二 N+ 注入?yún)^(qū)35和第二 P+注入?yún)^(qū)36用金屬線相連接作為電學(xué)陰極。當(dāng)陽極出現(xiàn)ESD信號時(shí)，較 大的電壓能導(dǎo)致N阱與P阱的PN結(jié)雪崩擊穿，產(chǎn)生的雪崩電流流過P阱的寄生電阻Rp產(chǎn) 生壓降，當(dāng)這個(gè)壓降大于寄生NPN三極管的開啟電壓，NPN寄生三極管開啟，同時(shí)由于正反 饋使PNP寄生三極管也開啟，整個(gè)可控硅器件被導(dǎo)通，開始泄放ESD電流，同時(shí)將可控硅兩 端電壓鉗制在較低電位。上述可控硅器件中，在N阱32和P阱31的交界處增加了第三N+注入?yún)^(qū)37，第三 N+注入?yún)^(qū)37的兩端跨設(shè)在N阱32和P阱31上，分別與第二淺壕溝隔離38b和第四淺壕 溝隔離38d相連，因此上述可控硅器件可在較低電壓下開啟。由于N阱32和P阱31的摻 雜濃度都非常低，發(fā)生在N阱32和P阱31之間的雪崩擊穿電壓非常高，高于內(nèi)部所要保護(hù) 芯片的柵氧擊穿電壓，而在N阱32和P阱31的交界處增加第三N+注入?yún)^(qū)37后，高摻雜濃 度第三N+注入?yún)^(qū)37的加入，增加了 N阱32和P阱31之間擊穿時(shí)的電場強(qiáng)度，減小了擊穿 電壓，從而實(shí)現(xiàn)觸發(fā)電壓的降低。上述可控硅器件中，在N阱32和P阱31的交界處還增加 了一個(gè)Pbody區(qū)域39，位于第三N+注入?yún)^(qū)37的下方，將器件的表面與體內(nèi)區(qū)域分隔開來， 在Pbody區(qū)域39的下方形成另外一條導(dǎo)通路徑。這樣整個(gè)可控硅器件就具有了表面與體 內(nèi)兩條導(dǎo)通路徑，器件導(dǎo)通均勻性大大改善。
權(quán)利要求
1.一種具有雙導(dǎo)通路徑的可控硅器件，包括相鄰的N阱(32)和P阱(31)，其特征在于由N阱(32)指向P阱(31)的方向，在所述N阱(32)和P阱(31)中沿橫向依次設(shè)有 第一 N+注入?yún)^(qū)(33)、第一淺壕溝隔離(38a)、第一 P+注入?yún)^(qū)(34)、第二淺壕溝隔離(38b)、 第三N+注入?yún)^(qū)(37)、第四淺壕溝隔離(38d)、第二 N+注入?yún)^(qū)(35)、第三淺壕溝隔離(38c) 和第二 P+注入?yún)^(qū)(36)；所述第三N+注入?yún)^(qū)(37)設(shè)在所述N阱(32)和P阱(31)交界處， 所述第三N+注入?yún)^(qū)(37)的兩端分別跨設(shè)于所述N阱(32)和P阱(31)上；所述第一 N+注 入?yún)^(qū)(3 和第一 P+注入?yún)^(qū)(34)均接入電學(xué)陽極，所述第二 N+注入?yún)^(qū)(3 和第二 P+注 入?yún)^(qū)(36)均接入電學(xué)陰極；所述第三N+注入?yún)^(qū)(37)則不接任何電極；在所述第三N+注入?yún)^(qū)(37)的下方沿縱向還設(shè)有一個(gè)Hx)dy區(qū)域(39)，所述Hbody區(qū) 域(39)的兩端分別跨設(shè)于所述N阱(32)和P阱(31)上。
2.如權(quán)利要求1所述的具有雙導(dǎo)通路徑的可控硅器件，其特征在于所述Hbody區(qū)域 的摻雜濃度介于P+注入?yún)^(qū)與P阱(31)之間，所述P+注入?yún)^(qū)包括第一 P+注入?yún)^(qū)(34)和第 二 P+注入?yún)^(qū)(36)。
全文摘要
本發(fā)明公開了一種具有雙導(dǎo)通路徑的可控硅器件，包括P阱和N阱，在N阱與P阱之間跨設(shè)有一個(gè)N+注入?yún)^(qū)和一個(gè)Pbody區(qū)域。利用在N阱與P阱間跨接的N+注入?yún)^(qū)，實(shí)現(xiàn)可控硅觸發(fā)電壓的降低；通過N阱與P阱交界處的Pbody區(qū)域，實(shí)現(xiàn)可控硅表面電流路徑與體內(nèi)電流路徑的分離。相比普通SCR結(jié)構(gòu)電流更多的集中于器件表面，導(dǎo)通均勻性差的缺點(diǎn)，本發(fā)明的具有雙導(dǎo)通路徑的可控硅器件，結(jié)構(gòu)簡單、導(dǎo)通均勻性好、ESD效率高、魯棒性好，適用于高壓、功率電路的靜電放電保護(hù)。
文檔編號H01L29/747GK102148242SQ20101061600
公開日2011年8月10日 申請日期2010年12月30日 優(yōu)先權(quán)日2010年12月30日
發(fā)明者吳健, 宋波, 李明亮, 苗萌, 董樹榮, 鄭劍鋒, 韓雁, 馬飛 申請人:浙江大學(xué)