專(zhuān)利名稱(chēng)：用于制造nmos半導(dǎo)體器件的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造工藝，特別涉及利用應(yīng)力記憶技術(shù)制造NMOS半導(dǎo)體器件的工藝。
背景技術(shù)：
集成電路的制造需要根據(jù)指定的電路布局在給定的芯片區(qū)域上形成大量的電路元件?？紤]到操作速度、耗電量及成本效率的優(yōu)異特性，COMS技術(shù)目前是最有前景的用于制造復(fù)雜電路的方法之一。在使用COMS技術(shù)制造復(fù)雜的集成電路時(shí)，有數(shù)百萬(wàn)個(gè)晶體管(例如，N溝道晶體管與P溝道晶體管)形成于包含結(jié)晶半導(dǎo)體層的襯底上。不論所研究的是N 溝道晶體管還是P溝道晶體管，MOS晶體管都含有所謂的PN結(jié)，PN結(jié)由以下兩者的界面形成高濃度摻雜的漏極/源極區(qū)、以及配置于該漏極區(qū)與該源極區(qū)之間的反向摻雜溝道。目前較為普遍應(yīng)用的在溝道區(qū)產(chǎn)生應(yīng)變的技術(shù)是一種被稱(chēng)為“應(yīng)力記憶”的技術(shù)。 現(xiàn)有技術(shù)中采用應(yīng)力記憶技術(shù)制造半導(dǎo)體器件100的方法如圖IA至IF所示。如圖IA所示， 提供一襯底101，材料可以選擇為單晶硅襯底。在襯底101上沉積一層?xùn)艠O氧化層102，可以選擇為利用氧化工藝在氧蒸氣環(huán)境中溫度約在80(Γ1000攝氏度下形成柵極氧化層102。 然后在柵極氧化層102上以化學(xué)氣相沉積(CVD)法沉積一層摻雜多晶硅層?？涛g柵極氧化層102以及多晶硅層形成柵電極103。接著，如圖IB所示，在柵極氧化層102、柵電極103 的側(cè)壁上以及襯底101上面以CVD方法沉積間隙壁絕緣層104Α以及104Β，此時(shí)會(huì)同時(shí)在襯底101的背面生長(zhǎng)同樣成分的第一絕緣層105，材料可以選擇為Si02。然后，如圖IC所示， 在間隙壁絕緣層104A以及104B的側(cè)壁上形成間隙壁106A以及106B，此時(shí)會(huì)同時(shí)在第一絕緣層105的背側(cè)生成第二絕緣層107，材料可以選擇為SiN。接著實(shí)施離子注入工藝形成源 /漏極112A與112B。接下來(lái)，如圖ID所示，在間隙壁106A以及106B上面以CVD方法沉積一層氧化層作為蝕刻停止層108，其厚度為3(Γ200埃。然后，在蝕刻停止層108上以CVD方法沉積一層高應(yīng)力誘發(fā)層109，形成條件為，源氣體的氣壓為5torr，功率為100w，所采用的源氣體優(yōu)選為SiH4、NH3與N2的混合氣體。SiH4的流速為50sccm，NH3的流速為3200sccm， N2的流速為lOOOOsccm，溫度為480攝氏度，壓力為900MPa。其中，sccm是標(biāo)準(zhǔn)狀態(tài)下，也就是1個(gè)大氣壓、25攝氏度下每分鐘1立方厘米(lml/min)的流量，ltorr ^ 133. 32帕斯卡。接著，如圖IE所示，在半導(dǎo)體器件上涂敷一層具有圖案的光刻膠(未示出)，進(jìn)行光刻， 施以蝕刻步驟將高應(yīng)力誘發(fā)層109薄化，成為高應(yīng)力誘發(fā)層109’。接著，進(jìn)行灰化工藝，去除光刻膠(未示出)。將該半導(dǎo)體器件100施以快速熱退火(RTA)工藝，其工藝溫度范圍為 100(Γ1100攝氏度。最后，如圖IF所示，施以干刻蝕工藝將薄化的高應(yīng)力誘發(fā)層109’和蝕刻停止層108移除，蝕刻液例如選擇磷酸溶液，同時(shí)襯底101背側(cè)的第二絕緣層107以及第一絕緣層105也被移除。在低于65納米工藝的先進(jìn)的CMOS技術(shù)中，由于鎳化硅具有低薄膜電阻和中等的硅消耗量的性質(zhì)，并且具有更低的退火溫度，所以鎳化硅被廣泛用作接觸(contact)自對(duì)準(zhǔn)多晶硅化物。然而，尤其是在現(xiàn)有工藝過(guò)程中的NMOS器件上，在采用應(yīng)力記憶處理的過(guò)程以及后面的退火處理過(guò)程中會(huì)產(chǎn)生缺陷或位錯(cuò)，而鎳很容易沿著缺陷路徑擴(kuò)散進(jìn)入襯底而導(dǎo)致鎳侵蝕。因此缺陷或位錯(cuò)的產(chǎn)生是后面形成自對(duì)準(zhǔn)多晶硅化物期間發(fā)生鎳侵蝕以及使結(jié)的漏電和源漏擊穿電壓的性能變差的一個(gè)原因。由此可知，在半導(dǎo)體制造過(guò)程中對(duì)于上述缺陷的控制是非常關(guān)鍵的。圖2是現(xiàn)有技術(shù)中采用應(yīng)力記憶技術(shù)制造NMOS半導(dǎo)體器件的方法200流程圖。在這里對(duì)現(xiàn)有技術(shù)中的方法進(jìn)行了概括。如圖2所示，在步驟201，提供半導(dǎo)體前端器件，半導(dǎo)體前端器件包括襯底和柵極，其中柵極位于襯底的上面，這里的步驟201概括了前述方法中實(shí)施離子注入工藝之前的各個(gè)步驟。在步驟202，對(duì)半導(dǎo)體前端器件進(jìn)行N型離子注入， 用以形成NMOS器件的源/漏區(qū)。如圖2所示，其中具有P阱的半導(dǎo)體器件為NMOS器件，具有N阱的半導(dǎo)體器件為PMOS器件。在步驟203，對(duì)半導(dǎo)體前端器件進(jìn)行應(yīng)力記憶技術(shù)處理， 包括沉積蝕刻停止層、沉積高應(yīng)力誘發(fā)層、涂覆光刻膠并進(jìn)行光刻、施以蝕刻以及進(jìn)行灰化工藝。在步驟204，對(duì)半導(dǎo)體前端器件進(jìn)行退火，可包括源漏雜質(zhì)活化的尖峰退火和毫秒級(jí)退火，用以在所述NMOS器件的源漏區(qū)表面形成自對(duì)準(zhǔn)硅化物。圖3是圖2顯示的采用應(yīng)力記憶技術(shù)制造NMOS半導(dǎo)體器件中N型離子注入的示意圖。如圖3所示，箭頭301表示對(duì)半導(dǎo)體前端器件進(jìn)行的N型離子注入是完全垂直于襯底表面進(jìn)行的。圖4示出了現(xiàn)有技術(shù)中采用應(yīng)力記憶技術(shù)制造NMOS半導(dǎo)體器件而產(chǎn)生的缺陷。 如圖4所示，箭頭指出了在對(duì)前端器件進(jìn)行應(yīng)力記憶技術(shù)處理和進(jìn)行退火時(shí)產(chǎn)生的襯底缺陷。這樣的缺陷產(chǎn)生了缺陷路徑401，使得鎳在后面形成自對(duì)準(zhǔn)多晶硅化物的過(guò)程中沿著缺陷路徑401擴(kuò)散，進(jìn)一步導(dǎo)致鎳侵蝕的發(fā)生。正如在前面部分的介紹，在形成自對(duì)準(zhǔn)多晶硅化合物之前，由于應(yīng)力造成的襯底缺陷，在半導(dǎo)體前端器件的NMOS器件上已經(jīng)產(chǎn)生了襯底的缺陷路徑，使得鎳能夠沿著缺陷路徑擴(kuò)散，從而導(dǎo)致在形成自對(duì)準(zhǔn)多晶硅化合物時(shí)發(fā)生鎳侵蝕。因此，需要一種用于制造 NMOS半導(dǎo)體器件的方法，能夠有效地降低形成自對(duì)準(zhǔn)多晶硅化物期間出現(xiàn)的鎳侵蝕，防止結(jié)的漏電和源漏擊穿電壓的性能變差，以便提高半導(dǎo)體器件生產(chǎn)的良品率。

發(fā)明內(nèi)容
在發(fā)明內(nèi)容部分中引入了一系列簡(jiǎn)化形式的概念，這將在具體實(shí)施方式
部分中進(jìn)一步詳細(xì)說(shuō)明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。為了在形成自對(duì)準(zhǔn)多晶硅化物期間降低鎳侵蝕，以及防止結(jié)的漏電和源漏擊穿電壓的性能變差，本發(fā)明提供了一種用于制造NMOS半導(dǎo)體器件的方法，所述方法包括下列步驟提供半導(dǎo)體前端器件，包括襯底和位于所述襯底上的柵極；對(duì)所述半導(dǎo)體前端器件的襯底進(jìn)行N型離子注入，用以形成NMOS器件的源漏區(qū)；對(duì)所述NMOS器件的源漏區(qū)進(jìn)行硅或碳的離子注入，其中所述硅或碳的離子注入是以相對(duì)于垂直于襯底表面的方向的傾斜角度進(jìn)行的；對(duì)所述半導(dǎo)體前端器件進(jìn)行應(yīng)力記憶技術(shù)處理；以及對(duì)所述半導(dǎo)體前端器件進(jìn)行退火，用以在所述NMOS器件的源漏區(qū)表面形成自對(duì)準(zhǔn)硅化物。根據(jù)本發(fā)明的制造NMOS半導(dǎo)體器件的方法，能夠有效地在形成自對(duì)準(zhǔn)多晶硅化物期間降低鎳侵蝕，以及防止結(jié)的漏電和源漏擊穿電壓的性能變差，以便提高半導(dǎo)體器件生產(chǎn)的良品率。


本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來(lái)解釋本發(fā)明的原理。在附圖中，
圖IA至圖IF是現(xiàn)有技術(shù)中采用應(yīng)力記憶技術(shù)制造半導(dǎo)體器件的剖面結(jié)構(gòu)示意圖； 圖2是現(xiàn)有技術(shù)中采用應(yīng)力記憶技術(shù)制造NMOS半導(dǎo)體器件的方法流程圖； 圖3是圖2顯示的采用應(yīng)力記憶技術(shù)制造NMOS半導(dǎo)體器件的方法中N型離子注入的示意圖4示出了圖2顯示的采用應(yīng)力記憶技術(shù)制造NMOS半導(dǎo)體器件的方法所產(chǎn)生的缺陷； 圖5是根據(jù)本發(fā)明的采用應(yīng)力記憶技術(shù)制造NMOS半導(dǎo)體器件的方法流程圖； 圖6是根據(jù)本發(fā)明的采用應(yīng)力記憶技術(shù)制造NMOS半導(dǎo)體器件的方法中的離子注入的示意圖。
具體實(shí)施例方式在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對(duì)本發(fā)明更為徹底的理解。然而，對(duì)于本領(lǐng)域技術(shù)人員來(lái)說(shuō)顯而易見(jiàn)的是，本發(fā)明可以無(wú)需一個(gè)或多個(gè)這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對(duì)于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。為了徹底了解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟，利用改進(jìn)的工藝形成自對(duì)準(zhǔn)多晶硅化物以便降低在形成自對(duì)準(zhǔn)多晶硅化物期間出現(xiàn)的鎳侵蝕，以及防止結(jié)的漏電和源漏擊穿電壓的性能變差的問(wèn)題。顯然，本發(fā)明的施行并不限定于半導(dǎo)體領(lǐng)域的技術(shù)人員所熟習(xí)的特殊細(xì)節(jié)。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。在現(xiàn)有技術(shù)中，采用應(yīng)力記憶技術(shù)制造NMOS半導(dǎo)體器件的方法包括提供半導(dǎo)體前端器件，半導(dǎo)體前端器件包括襯底和柵極，其中柵極位于襯底的上面，這里概括了前述方法中實(shí)施離子注入工藝之前的各個(gè)步驟；對(duì)半導(dǎo)體前端器件進(jìn)行N型離子注入，用以形成 NMOS器件的源/漏極；對(duì)半導(dǎo)體前端器件進(jìn)行應(yīng)力記憶技術(shù)處理，包括沉積蝕刻停止層、沉積高應(yīng)力誘發(fā)層、涂覆光刻膠并進(jìn)行光刻、施以蝕刻以及進(jìn)行灰化工藝；對(duì)半導(dǎo)體前端器件進(jìn)行退火，可包括源漏雜質(zhì)活化的尖峰退火和毫秒級(jí)退火，用以在NMOS器件的源漏區(qū)表面形成自對(duì)準(zhǔn)硅化物。在現(xiàn)有技術(shù)中采用應(yīng)力記憶技術(shù)制造NMOS半導(dǎo)體器件的N型離子注入是完全垂直于襯底表面進(jìn)行的。并且，現(xiàn)有技術(shù)中采用應(yīng)力記憶技術(shù)制造NMOS半導(dǎo)體器件的方法會(huì)在進(jìn)行應(yīng)力記憶技術(shù)處理以及進(jìn)行退火時(shí)產(chǎn)生缺陷。這樣的缺陷產(chǎn)生了缺陷路徑，使得鎳在后面形成自對(duì)準(zhǔn)多晶硅化物的過(guò)程中沿著缺陷路徑擴(kuò)散，進(jìn)一步導(dǎo)致鎳侵蝕的發(fā)生。為了有效地在形成自對(duì)準(zhǔn)多晶硅化物期間降低鎳侵蝕，以及防止結(jié)的漏電和源漏擊穿電壓的性能變差，本發(fā)明提出一種改進(jìn)的方法，在采用應(yīng)力記憶技術(shù)制造NMOS半導(dǎo)體器件的過(guò)程中控制上述缺陷路徑的產(chǎn)生。圖5是根據(jù)本發(fā)明的采用應(yīng)力記憶技術(shù)制造NMOS半導(dǎo)體器件的方法流程圖。如圖5所示，在步驟501，提供半導(dǎo)體前端器件，半導(dǎo)體前端器件包括襯底和柵極，其中柵極位于襯底的上面，這里的步驟501概括了前述方法中實(shí)施離子注入工藝之前的各個(gè)步驟。在步驟502，對(duì)半導(dǎo)體前端器件進(jìn)行N型離子注入，用以形成NMOS器件的源/漏區(qū)。如圖5所示，其中具有P阱的半導(dǎo)體器件為NMOS器件，具有N阱的半導(dǎo)體器件為PMOS器件。在步驟 503，以相對(duì)于垂直于襯底表面的方向的傾斜角度對(duì)半導(dǎo)體前端器件的NMOS器件的源/漏區(qū)域進(jìn)行硅或碳的離子注入。也就是說(shuō)，在步驟503中對(duì)NMOS器件的兩側(cè)N型區(qū)域都進(jìn)行硅或碳的離子注入。在步驟504，對(duì)半導(dǎo)體前端器件進(jìn)行應(yīng)力記憶技術(shù)處理，包括沉積蝕刻停止層、沉積高應(yīng)力誘發(fā)層、涂覆光刻膠并進(jìn)行光刻、施以蝕刻以及進(jìn)行灰化工藝。在步驟 505，對(duì)半導(dǎo)體前端器件進(jìn)行退火，可包括源漏雜質(zhì)活化的尖峰退火和毫秒級(jí)退火，用以在 NMOS器件的源漏區(qū)表面形成自對(duì)準(zhǔn)硅化物
如圖5可知，在本發(fā)明中提出了一種改進(jìn)的制造NMOS半導(dǎo)體器件的方法，在對(duì)半導(dǎo)體前端器件進(jìn)行N型離子注入之后、進(jìn)行應(yīng)力記憶技術(shù)處理之前進(jìn)行硅或碳的離子注入，并且硅或碳的離子注入是以相對(duì)于垂直于襯底表面的方向的傾斜角度進(jìn)行的。通過(guò)硅或碳的離子注入，在進(jìn)行應(yīng)力記憶技術(shù)處理、進(jìn)行源漏雜質(zhì)活化的尖峰退火以及進(jìn)行毫秒級(jí)退火的過(guò)程中，導(dǎo)致襯底缺陷或位錯(cuò)的應(yīng)力將被預(yù)先注入的硅或碳所取代。這樣，由于控制了缺陷路徑的產(chǎn)生，由缺陷路徑導(dǎo)致的在形成自對(duì)準(zhǔn)多晶硅化物過(guò)程中產(chǎn)生的鎳侵蝕將被顯著降低。圖6是根據(jù)本發(fā)明的采用應(yīng)力記憶技術(shù)制造NMOS半導(dǎo)體器件的方法中的離子注入的示意圖。如圖6可知，箭頭601表示N型離子注入的注入方向，其說(shuō)明本發(fā)明的N型離子注入的方向和現(xiàn)有技術(shù)相同，是完全垂直于襯底表面進(jìn)行的。箭頭602和603表示進(jìn)行硅或碳的離子注入方向，其表明本發(fā)明提出的方法是以相對(duì)于垂直于襯底表面的方向的傾斜角度來(lái)進(jìn)行硅或碳的離子注入。在本發(fā)明的一個(gè)實(shí)施例中，上述傾斜角度優(yōu)選地是15-30度。硅或碳的離子注入的量?jī)?yōu)選地是(2-5)X IO14個(gè)每平方厘米。優(yōu)選地，進(jìn)行硅或碳的離子注入的能量是10-30 千電子伏特。在本發(fā)明的一個(gè)實(shí)施例中，毫秒級(jí)退火包括激光退火。優(yōu)選地，在半導(dǎo)體前端器件的NMOS器件的源漏區(qū)表面形成的自對(duì)準(zhǔn)硅化物是鎳化硅。根據(jù)上述實(shí)施例的改進(jìn)的采用應(yīng)力記憶技術(shù)制造的半導(dǎo)體器件可應(yīng)用于多種集成電路(IC)中。根據(jù)本發(fā)明的IC例如是存儲(chǔ)器電路，如隨機(jī)存取存儲(chǔ)器(RAM)、動(dòng)態(tài)RAM (DRAM)、同步DRAM (SDRAM)、靜態(tài)RAM (SRAM)、或只讀存儲(chǔ)器(ROM)等等。根據(jù)本發(fā)明的IC 還可以是邏輯器件，如可編程邏輯陣列(PLA)、專(zhuān)用集成電路(ASIC)、合并式DRAM邏輯集成電路(掩埋式DRAM)或任意其他電路器件。根據(jù)本發(fā)明的IC芯片可用于例如用戶電子產(chǎn)品， 如個(gè)人計(jì)算機(jī)、便攜式計(jì)算機(jī)、游戲機(jī)、蜂窩式電話、個(gè)人數(shù)字助理、攝像機(jī)、數(shù)碼相機(jī)、手機(jī)等各種電子產(chǎn)品中，尤其是射頻產(chǎn)品中。本發(fā)明已經(jīng)通過(guò)上述實(shí)施例進(jìn)行了說(shuō)明，但應(yīng)當(dāng)理解的是，上述實(shí)施例只是用于舉例和說(shuō)明的目的，而非意在將本發(fā)明限制于所描述的實(shí)施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實(shí)施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以?xún)?nèi)。本發(fā)明的保護(hù)范圍由附屬的權(quán)利要求書(shū)及其等效范圍所界定。
權(quán)利要求
1.一種用于制造NMOS半導(dǎo)體器件的方法，所述方法包括下列步驟提供半導(dǎo)體前端器件，包括襯底和位于所述襯底上的柵極；對(duì)所述半導(dǎo)體前端器件的襯底進(jìn)行N型離子注入，用以形成NMOS器件的源漏區(qū)；對(duì)所述NMOS器件的源漏區(qū)進(jìn)行硅或碳的離子注入，其中所述硅或碳的離子注入是以相對(duì)于垂直于襯底表面的方向的傾斜角度進(jìn)行的；對(duì)所述半導(dǎo)體前端器件進(jìn)行應(yīng)力記憶技術(shù)處理；以及對(duì)所述半導(dǎo)體前端器件進(jìn)行退火，用以在所述NMOS器件的源漏區(qū)表面形成自對(duì)準(zhǔn)硅化物。
2.如權(quán)利要求1所述的用于制造NMOS半導(dǎo)體器件的方法，其中所述相對(duì)于垂直于襯底表面的方向的傾斜角度是15-30度。
3.如權(quán)利要求1所述的用于制造NMOS半導(dǎo)體器件的方法，其中所述進(jìn)行硅或碳的離子注入的能量是10-30千電子伏特。
4.如權(quán)利要求1所述的用于制造NMOS半導(dǎo)體器件的方法，其中所述進(jìn)行硅或碳的離子注入的量是(2-5) X IOw個(gè)每平方厘米。
5.如權(quán)利要求1所述的用于制造NMOS半導(dǎo)體器件的方法，其中所述應(yīng)力記憶技術(shù)處理包括沉積蝕刻停止層、沉積高應(yīng)力誘發(fā)層、涂覆光刻膠并進(jìn)行光刻、施以蝕刻以及進(jìn)行灰化工藝。
6.如權(quán)利要求1所述的用于制造NMOS半導(dǎo)體器件的方法，其中對(duì)所述半導(dǎo)體前端器件進(jìn)行退火包括進(jìn)行源漏雜質(zhì)活化的尖峰退火和對(duì)所述半導(dǎo)體前端器件進(jìn)行毫秒級(jí)退火。
7.如權(quán)利要求6所述的用于制造NMOS半導(dǎo)體器件的方法，其中所述毫秒級(jí)退火包括激光退火。
8.如權(quán)利要求1所述的用于制造NMOS半導(dǎo)體器件的方法，其中所述自對(duì)準(zhǔn)硅化物是鎳化硅。
9.一種利用如權(quán)利要求1至8中任意一項(xiàng)所述的方法制造的半導(dǎo)體器件的集成電路， 所述集成電路選自隨機(jī)存取存儲(chǔ)器、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器、同步隨機(jī)存取存儲(chǔ)器、靜態(tài)隨機(jī)存取存儲(chǔ)器、只讀存儲(chǔ)器、可編程邏輯陣列、專(zhuān)用集成電路和掩埋式DRAM、射頻器件。
10.一種利用如權(quán)利要求1至8中任意一項(xiàng)所述的方法制造的半導(dǎo)體器件的電子設(shè)備， 其中所述電子設(shè)備選自個(gè)人計(jì)算機(jī)、便攜式計(jì)算機(jī)、游戲機(jī)、蜂窩式電話、個(gè)人數(shù)字助理、攝像機(jī)和數(shù)碼相機(jī)。
全文摘要
本發(fā)明公開(kāi)了一種用于制造NMOS半導(dǎo)體器件的方法，所述方法包括下列步驟提供半導(dǎo)體前端器件，包括襯底和位于所述襯底上的柵極；對(duì)所述半導(dǎo)體前端器件的襯底進(jìn)行N型離子注入，用以形成NMOS器件的源漏區(qū)；對(duì)所述NMOS器件的源漏區(qū)進(jìn)行硅或碳的離子注入，其中所述硅或碳的離子注入是以相對(duì)于垂直于襯底表面的方向的傾斜角度進(jìn)行的；對(duì)所述半導(dǎo)體前端器件進(jìn)行應(yīng)力記憶技術(shù)處理；以及對(duì)所述半導(dǎo)體前端器件進(jìn)行退火，用以在所述NMOS器件的源漏區(qū)表面形成自對(duì)準(zhǔn)硅化物。根據(jù)本發(fā)明的制造NMOS半導(dǎo)體器件的方法，能夠有效地在形成自對(duì)準(zhǔn)多晶硅化物期間降低鎳侵蝕，并防止結(jié)的漏電和源漏擊穿電壓的性能變差，以便提高半導(dǎo)體器件生產(chǎn)的良品率。
文檔編號(hào)H01L21/28GK102569080SQ20101060060
公開(kāi)日2012年7月11日 申請(qǐng)日期2010年12月22日 優(yōu)先權(quán)日2010年12月22日
發(fā)明者吳兵, 宋化龍 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司