專利名稱：一種n溝道jfet集成放大器的制造方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體工藝技術(shù)領(lǐng)域，涉及一種用于低噪聲前置放大的N溝JFET集成 放大器制造工藝技術(shù)。
背景技術(shù)：
N溝道JFET管是一種控制極由pn組成的場效應(yīng)管，工作依賴于唯一一種載流 子——電子或空穴的運(yùn)動。這種器件由于其良好的性能在工業(yè)界廣泛應(yīng)用。然而目前業(yè)界 所使用的N溝道JFET管都是分立器件，采用多個分立器件組成的放大器在控制噪聲和減小 功耗上是很困難的，它不但影響整體功能而且占用的空間較大。經(jīng)檢索，尚未發(fā)現(xiàn)有集成N 溝道JFET管的報道。

發(fā)明內(nèi)容
本發(fā)明的目的就是提供一種N溝JFET集成放大器的制造方法。為了實現(xiàn)上述目的，本發(fā)明采用了如下技術(shù)方案一種N溝道JFET集成放大器的制造方法，包括在Si片上制作單一的具有P+隔 離區(qū)的步驟，以及在該P(yáng)+隔離區(qū)內(nèi)制作柵、源、漏極的步驟，其特征在于在Si片上制作出 至少兩個P+隔離區(qū)，在每個P+隔離區(qū)外圍再制作一個N+隔離區(qū)，然后在每個P+隔離區(qū)內(nèi) 制作柵、源、漏極。上述技術(shù)方案的本質(zhì)是在一個Si片上制作多個N溝道JFET放大器，使 多個N溝道JFET放大器構(gòu)成集成器件。根據(jù)上述基本技術(shù)方案，可以有以下進(jìn)一步的技術(shù)方案(1)埋層氧化，即在硅表面生長一層SiA氧化層；( P+埋層光刻，利用光刻技術(shù)，獲得一組數(shù)量在兩個以上的P+埋層圖形；(3)預(yù)氧化，在腐蝕開的每個P+埋層圖形窗口處生長20nm厚的優(yōu)質(zhì)SiO2氧化層；(4)埋層硼注入，利用離子注入技術(shù)在每個P+埋層區(qū)摻入一定濃度硼雜質(zhì)；(5)埋層退火，利用高溫擴(kuò)散技術(shù)，將每個P+埋層區(qū)注入的硼雜質(zhì)進(jìn)行擴(kuò)散分布；(6) P-外延生長，在經(jīng)過埋層退火后的硅片表面生長一層P-外延層(P型的單晶 Si材料)；(7) P+隔離氧化，在P-外延層表面生長一層S^2氧化層作為雜質(zhì)擴(kuò)散的掩蔽(S)P+隔離光刻，利用光刻技術(shù)形成與每個P+埋層區(qū)對應(yīng)的P+隔離圖形；(9)P+隔離區(qū)注硼，利用離子注入技術(shù)，在每個P+隔離區(qū)注入一定濃度硼雜質(zhì)；(IO)P+隔離區(qū)退火主擴(kuò)散，利用高溫擴(kuò)散工藝，將注入的硼雜質(zhì)推進(jìn)擴(kuò)散一定的 結(jié)深，實現(xiàn)PN結(jié)隔離，然后去除SiO2掩蔽膜；(11)淀積LT0，在去除掩蔽膜硅片表面，利用LPCVD設(shè)備淀積一層IOOOnm士 IOOnm 的二氧化硅；(12)N+隔離區(qū)光刻，利用光刻技術(shù)，形成對每個P+埋層區(qū)(埋層區(qū)以外)對應(yīng)的 N+隔離區(qū)圖形；
(13) N+隔離區(qū)磷預(yù)涂，利用氧化擴(kuò)散技術(shù)，將每個N+隔離區(qū)內(nèi)摻入磷雜質(zhì)；(14) N+隔離區(qū)主擴(kuò)散，利用擴(kuò)散技術(shù)，將預(yù)涂的磷雜質(zhì)推進(jìn)一定的結(jié)深，實現(xiàn)PN 結(jié)隔離；(1 N-(低濃度N參雜)溝道區(qū)光刻，利用光刻技術(shù)，對每個P+埋層區(qū)形成N-溝 道區(qū)圖形；(16) N-溝道區(qū)磷注入，利用離子注入技術(shù)，在每個N-溝道圖形區(qū)摻入一定量的磷 雜質(zhì)；(17)N-溝道區(qū)主擴(kuò)，利用高溫擴(kuò)散技術(shù)，將每個N-溝道區(qū)注入的磷雜質(zhì)推進(jìn)一定 的結(jié)深，形成導(dǎo)電溝道；(18)N+源漏區(qū)光刻，利用光刻技術(shù)，在每個N-溝道區(qū)形成源漏區(qū)圖形；(19)源漏區(qū)注磷，利用離子注入技術(shù)，在每個源漏區(qū)注入一定計量的磷雜質(zhì)；00) N+源漏區(qū)氧化推進(jìn)，利用高溫擴(kuò)散技術(shù)，將注入的磷雜質(zhì)氧化擴(kuò)散再分布；柵區(qū)光刻，利用光刻技術(shù)，在源漏之間形成柵區(qū)圖形；柵區(qū)注硼，利用離子注入技術(shù)，在柵區(qū)注入一定計量的硼雜質(zhì)；P+柵區(qū)氧化推進(jìn)，利用高溫擴(kuò)散技術(shù)，將注入的硼雜質(zhì)氧化擴(kuò)散再分布；(24)后續(xù)工序，鋁刻蝕，合金，使鋁壓點與硅形成良好的歐姆接觸，完成集成JFET 器件的制作。 本發(fā)明采用了集成化的N溝道JFET設(shè)計，在制造方法上通過制造出的N+隔離區(qū)、 P+隔離區(qū)的雙隔技術(shù)，具有如下優(yōu)點(1)采用了雙隔離技術(shù)，徹底消除了電路漏電的可 能，消除了各個獨立工作單元之間的相互串?dāng)_。(2)實現(xiàn)了 N溝JFET放大器的集成化。(3) 縮小了集成電路所占有的空間，更大程度上保證了電路的溫度性能，減小了噪聲，其作為輸 入極的集成運(yùn)放具有更高的速度和更寬的帶寬以及更高的輸入阻抗，提高了極限頻率，保 證了較小的功耗，加強(qiáng)了抗輻照的能力。制備出的N溝JFET集成放大器PCM器件參數(shù)指標(biāo)如下N 溝 JFET 管(器件的寬長比 W/L = 200/8 = 25)夾電壓斷VP = -0. 50 -1. OV飽和電流IDSS = 0. 075mA 0. 2mA (Vds = 10V, Vgs = 0V)源漏擊穿電壓BVDS彡15V。


圖1、N溝JFET集成放大器工藝流程圖；圖2-1-圖2-M為N溝JFET集成放大器各主要工藝步驟制備示意圖；圖3為N溝JFET集成放大器剖面結(jié)構(gòu)示意圖。
具體實施例方式下面結(jié)合附圖對本發(fā)明的最佳實施例作進(jìn)一步描述，圖1給出了 N溝JFET集成放大器的生產(chǎn)工藝流程，并結(jié)合圖2-1-圖214提供的 工藝步驟制備示意圖，對本發(fā)明作具體描述1)基片選擇
4
基片選擇為N型(111) 4寸硅晶圓片，電阻率4-7 Ω. cm，厚度500 μ m。2)清洗硅片需進(jìn)行化學(xué)清洗，化學(xué)試劑為濃硫酸和過氧化氫。硫酸為強(qiáng)氧化劑，在清洗的 過程中會在硅片表面生成自然氧化層，因此需采用氫氟酸腐蝕，高純?nèi)ルx子水沖洗，氮氣保 護(hù)離心干燥?；瘜W(xué)試劑的配比與環(huán)境溫度硫酸過氧化氫=3 1溫度為115士5°C氫氟酸水=1 10 溫度為室溫去離子水電阻率彡17ΜΩ. cm。3)埋層氧化-參見圖2-1，本實施例為4個N溝JFET管的集成器件，為了方便描 述，只畫出其中一個N溝JFET器件的剖視圖，以下均相同。埋層氧化是將硅片表明生長一層SiO2,它是在高溫氧化爐中進(jìn)行，氧化溫度是生 長氧化層的關(guān)鍵參數(shù)，溫度的精確控制將影響厚度均勻性，溫度控制在1100 士 rc。氧化是采用干氧+濕氧+干氧的氧化方法。干氧是指干燥的氧氣直接送入氧化爐 中，干氧氧化可得到致密的氧化層。濕氧是氧氣攜帶水蒸汽進(jìn)入氧化爐中，濕氧氧化的生長 速率快。兩者結(jié)合可構(gòu)成較佳的氧化工藝條件。氧氣流量4L/min，濕氧水溫度95士 1°C。氧化時間10分鐘(干氧)+150分鐘(濕氧)+10分鐘(干氧)。氧化層厚度1000士 50nm。氧氣流量4L/min。4) P+埋層光刻——參見圖2-2，即在SW2層上光刻設(shè)計好的圖形，光刻技術(shù)是公 知技術(shù)，主要經(jīng)過以下步驟a. P+埋層光刻，勻膠選用正性光刻膠。為保證光刻膠與硅片的粘附性，先在硅片表面用HMDS進(jìn) 行增粘處理，然后旋轉(zhuǎn)涂膠，膠厚1. 0士0. 1 μ m。前烘將涂覆好光刻膠的硅片放入充氮烘箱中，溫度設(shè)置為90士5°C，時間為 30 士 2min (熱板 Imin)。曝光用光刻掩模版在光刻機(jī)上進(jìn)行圖形套準(zhǔn)曝光。套準(zhǔn)精度為士0. 05 μ m。顯影顯影液采用四甲基氫氧化銨的水溶液，配比為四甲基氫氧化銨水=
1 9 ；顯影溫度20士 1°C ；顯影時間1 士0. lmin。去離子水沖洗離心干燥，去離子水電阻率 彡 17ΜΩ. cm。后烘將顯影后的硅片放入充氮烘箱中，溫度120士5°C，時間為30士aiiin(熱板
2 4min)。b、P+埋層刻蝕采用濕法腐蝕的方法，將需要注入的區(qū)域Si02腐蝕干凈；氫氟酸氟化氨= 1 6;腐蝕時間為9士0. aiiin。去離子水沖洗離心干燥，去離子水電阻率彡17ΜΩ. cm。C、去膠用硫酸去膠，配比為硫酸過氧化氫=3 1 ；溫度120士5°C，時間為15士 lmin。 去離子水沖洗離心干燥，去離子水電阻率> 17ΜΩ. cm。5)預(yù)氧化——參見圖2-3，即在露出的Si片表明再生長一層較薄的Si02層
埋層注入前，為了保護(hù)需要注入?yún)^(qū)域硅片表面，生長一層較薄的優(yōu)質(zhì)氧化層。晶圓 片在115°C下硫酸煮15分鐘，去離子水沖洗干凈；氫氟酸水=1 10漂洗10秒，去離子 水沖洗離心干燥；氧化爐溫920 士 1°C通入干氧35 士 lmin，氧氣流量4L/min。6)埋層硼注入-參見圖2-4，即在光刻的圖形中注硼，利用離子注入技術(shù)，注入劑量為3. 2E14的Bll+雜質(zhì)；注入能量為lOOKev。7)埋層退火-參見圖2-5，在氧化擴(kuò)散爐溫度為800°C 1180°C 800°C條件下，采用50分(氮氣+小氧) 升溫并穩(wěn)定+20分氮氣+5分氧氣+600分氮氣+30分氧氣+氮氣(降溫至800°C )，使注入 的硼雜質(zhì)再分布到一定的結(jié)深，方塊電阻約為165 士 10Ω/方塊，氧化層厚度為150 士 2nm。8)P_外延——參見圖2-6，利用HCL拋光腐蝕硅80 150nm，生長參數(shù)為P :4 5 Ω . cm ;w 12 Hum的
P-外延層。9)P+隔離氧化-參見圖2-7，P+隔離氧化也是采用干氧氧化的方法。在爐溫為920士 1°C條件下采用35分鐘干 氧生長20 士 2nm的Si02氧化層。10)P+隔離光刻-參見圖2-8，利用光刻技術(shù)，獲得P+隔離的圖形。11)P+隔離區(qū)注硼——參見圖2-9，利用離子注入技術(shù)，注入劑量為8E15的Bll+雜質(zhì)；注入能量為40Kev。12)P+隔離退火——參見圖2-10，在氧化擴(kuò)散爐溫度為800°C 1180°C 800°C條件下，采用50分(氮氣+小氧) 升溫并穩(wěn)定+20分氮氣+5分氧氣+50分氮氣+15分氧氣+氮氣(降溫至800°C )，使注入 的硼雜質(zhì)再分布與P+埋層相連接(碰)，氧化層厚度為75 士 lnm。13)淀積LTO——參見圖2-11，將經(jīng)過P+隔離退火的硅片表面的SI02用氫氟酸腐蝕掉后，利用LPCVD設(shè)備低溫 生長1000士 IOOnm的疏松二氧化硅，由于溫度較低既對電路內(nèi)部雜質(zhì)分布影響較小，有起 到了掩蔽作用。14)N+隔離區(qū)光刻-參見圖2-12，利用光刻技術(shù)獲得N+隔離區(qū)的圖形，并將隔離區(qū)內(nèi)的二氧化硅腐蝕干凈(此處光 刻版套刻P+埋層版)。15)N+隔離區(qū)磷預(yù)涂-參見圖2-13，本工序利用高溫擴(kuò)散技術(shù)，將光刻的隔離區(qū)內(nèi)利用1050 士 1°C的高溫條件下10 分(氧氣+氮氣)+80分(氧氣+氮氣+PCL03)+10分氧氣，將磷源擴(kuò)散到隔離區(qū)表面，使N+ 區(qū)形成一定的結(jié)深分布，方塊電阻為3 6 Ω /方塊。16) N+隔離區(qū)主擴(kuò)——參見圖2-14，本工序與上一道工序緊密相連，將預(yù)涂完的硅片取出馬上送入主擴(kuò)爐內(nèi)進(jìn)行升溫 擴(kuò)散，條件為800°C 1180°C 800°C條件下，采用50分氧氣升溫并穩(wěn)定+10分氧氣+480 分氮氣+30分氧氣+氮氣(降溫至800°C )，使磷雜質(zhì)在隔離區(qū)內(nèi)向下擴(kuò)散與N_襯底相連 接，從而使P_外延層割為獨立的P_島，實現(xiàn)器件與器件之間的隔離。
17) N溝道區(qū)氧化，本工序在1100 士 1°C條件下，5分氧氣+30分(TCA+氧氣)+5分氧氣，生長一層質(zhì) 地較好的氧化層作為掩蔽膜，氧化層厚度130 150nm ；氮氣攜帶TCA流量為0. 2L/min，溫
度為室溫。18)溝道區(qū)光刻-參見圖2-15 ；利用光刻技術(shù)形成溝道區(qū)圖形，并將需要注入的區(qū)域氧化層腐蝕干凈(此處套刻 N+隔離版)。19)溝道區(qū)磷注入-參見圖2-16，利用離子注入技術(shù)，注入劑量為7E12的P31+雜質(zhì)；注入能量為80Kev。20)N-溝道區(qū)主擴(kuò)-參見圖2-17，在氧化擴(kuò)散爐溫度為1000°C 1100°C 1000°C條件下，采用25分(氮氣+小 氧)升溫+5分氧氣穩(wěn)定+5分氮氣+5分氧氣+20分(TCA+氧氣)+5分氧氣+氮氣(降溫 至1000°C )，使注入的磷雜質(zhì)再分布，形成一定深度的丄溝道區(qū)。21)N+源漏區(qū)光刻-參見圖2-18，利用光刻技術(shù)形成源區(qū)和漏區(qū)圖形，并將需注入?yún)^(qū)域的氧化層腐蝕干凈(此處套 刻N(yùn)-溝道區(qū)版)。22)源、漏區(qū)注磷-參見圖2-19，利用離子注入技術(shù)，注入劑量為4. 5E15的P31+雜質(zhì)；注入能量為50Kev。23)N+源漏區(qū)氧化推進(jìn)-參見圖2-20，在氧化擴(kuò)散爐溫為920 士 1°C條件下，采用5分氧氣穩(wěn)定+5分氧氣+30分(TCA+氧 氣)+5分氧氣；在N+上生長60 士 Inm的熱氧化層。24) P+柵區(qū)光刻-參見圖2-21，利用光刻技術(shù)形成結(jié)型場效應(yīng)管的柵區(qū)圖形，并將其表面需注入的區(qū)域氧化層刻 蝕干凈(此處套N+源漏區(qū)版)。25)P+柵區(qū)注硼-參見圖2-22，利用離子注入技術(shù)，注入劑量為4E15的Bll+雜質(zhì)；注入能量為30Kev。26)P+柵區(qū)氧化推進(jìn)-參見圖2-23，在氧化擴(kuò)散爐920士 1°C條件下，采用10分氧氣+30分濕氧+10分氧氣的方法，在 P+柵區(qū)上生長厚度約為85士5nm的氧化層，注入的硼雜質(zhì)退火并一定的推進(jìn)。27)淀積 LTO利用LPCVD技術(shù)在415士 1°C條件下，低溫淀積一層800士50nm較為疏松的二氧化 硅，在低溫條件下既不會對電路參數(shù)造成較大的影響同時又起到了掩蔽作用。28) LTO 增密在爐溫為850士 1°C條件下，將LTO生長的疏松二氧化硅層進(jìn)行致密，同時850°C的 溫度對電路的電參數(shù)影響很小。29)氮化硅淀積利用LPCVD技術(shù)在800 士 1°C條件下淀積20 士 Inm的氮化硅膜作為掩蔽膜。30)接觸孔版光刻利用光刻技術(shù)形成電路的引線孔，使用等離子體干法刻蝕氮化硅及二氧化硅，BOE (緩沖二氧化硅腐蝕液)濕法腐蝕二氧化。31)退火預(yù)測試器件參數(shù)(夾斷電壓、飽和電流及擊穿電壓)，選擇高溫退火條件(溫度 1000-1020°C、時間、氣體氛圍)，調(diào)整器件的參數(shù)，使其滿足技術(shù)規(guī)范。32)濺純鋁濺射純鋁膜，實現(xiàn)電路的自連與互連。33)鋁版光刻-參見圖2- ，利用光刻技術(shù)，形成鋁引線及壓點。34)、鈍化，利用PECVD技術(shù)淀積650 士 IOnm的二氧化硅及250 士 IOnm的氮化硅復(fù) 合鈍化膜，用以保護(hù)電路。35)、合金，在420°C氮氣氣氛下進(jìn)行合金退火，合金時間30分鐘，使鋁與硅之間形 成良好歐姆接觸。如圖3所示的是制作好的N溝JFET集成放大器電氣連接原理圖，其中包含m、N2、 N3、N4四個N溝JFET器件，其中Ni、N3兩只JFET管分別選任一個N型隔離區(qū)域與N2、N4 管的四個N型隔離區(qū)域以及兩個漏極相接，作為電路的電源接口 ；Ni、N3管的源極與N3管 的任一個P型隔離區(qū)域以及柵極相接，作為電路的接地端；選m管的任一個P型隔離區(qū)域 與柵極相接，作為電路的輸入端；W管的漏極與N2、N4管的柵極和任一個P型隔離區(qū)以及 N2管的源極相連，作為電路的內(nèi)部引腳連接；N3管的漏極與N4管的源極相接，作為電路的 輸出端。
權(quán)利要求
1.一種N溝道JFET集成放大器的制造方法，包括在Si片上制作單一的具有P+隔離 區(qū)的步驟，以及在該P(yáng)+隔離區(qū)內(nèi)制作柵、源、漏極的步驟，其特征在于在Si片上制作出兩 個以上獨立的P+隔離區(qū)，在每個P+隔離區(qū)外圍再制作一個N+隔離區(qū)，然后在每個P+隔離 區(qū)內(nèi)制作柵、源、漏極。
2.根據(jù)權(quán)利要求1所述的一種N溝道JFET集成放大器的制造方法，其特征在于包括以 下步驟(1)埋層氧化，即在硅片表面生長一層SiO2氧化層；(2)P+埋層光刻，利用光刻技術(shù)，獲得一組數(shù)量在兩個以上的P+埋層圖形；(3)預(yù)氧化，在腐蝕開的每個P+埋層圖形窗口處生長20nm厚的優(yōu)質(zhì)SiO2氧化層；(4)埋層硼注入，利用離子注入技術(shù)在每個P+埋層區(qū)摻入一定濃度硼雜質(zhì)；(5)埋層退火，利用高溫擴(kuò)散技術(shù)，將每個P+埋層區(qū)注入的硼雜質(zhì)進(jìn)行擴(kuò)散分布；(6)P-外延生長，在經(jīng)過埋層退火后的硅片表面生長一層P-外延層；(7)P+隔離氧化，在P-外延層表面生長一層S^2氧化層作為雜質(zhì)擴(kuò)散的掩蔽膜； (S)P+隔離光刻，利用光刻技術(shù)形成與每個P+埋層區(qū)對應(yīng)的P+隔離圖形；(9)P+隔離區(qū)注硼，利用離子注入技術(shù)，在每個P+隔離區(qū)注入一定濃度硼雜質(zhì)；(10)P+隔離區(qū)退火主擴(kuò)散，利用高溫擴(kuò)散工藝，將注入的硼雜質(zhì)推進(jìn)擴(kuò)散一定的結(jié)深， 形成P+隔離區(qū)，然后去除S^2掩蔽膜；(11)淀積LT0，在去除掩蔽膜硅片表面，利用LPCVD設(shè)備淀積一層IOOOnm士IOOnm的二 氧化硅；(12)N+隔離區(qū)光刻，利用光刻技術(shù)，形成對每個P+隔離區(qū)對應(yīng)的N+隔離區(qū)圖形；(13)N+隔離區(qū)磷預(yù)涂，利用氧化擴(kuò)散技術(shù)，將每個N+隔離區(qū)內(nèi)摻入磷雜質(zhì)；(14)N+隔離區(qū)主擴(kuò)散，利用擴(kuò)散技術(shù)，將預(yù)涂的磷雜質(zhì)推進(jìn)一定的結(jié)深，形成N+隔離區(qū)；(15)N-溝道區(qū)光刻，利用光刻技術(shù)，對每個P+埋層區(qū)形成N-溝道區(qū)圖形；(16)N-溝道區(qū)磷注入，利用離子注入技術(shù)，在每個N-溝道圖形區(qū)，摻入一定量的磷雜質(zhì)；(17)N-溝道區(qū)主擴(kuò)，利用高溫擴(kuò)散技術(shù)，將每個N-溝道區(qū)注入的磷雜質(zhì)推進(jìn)一定的結(jié) 深，形成導(dǎo)電溝道；(18)N+源漏區(qū)光刻，利用光刻技術(shù)，在每個N-溝道區(qū)形成源漏區(qū)圖形；(19)源漏區(qū)注磷，利用離子注入技術(shù)，在每個源漏區(qū)注入一定計量的磷雜質(zhì)；(20)N+源漏區(qū)氧化推進(jìn)，利用高溫擴(kuò)散技術(shù)，將注入的磷雜質(zhì)氧化擴(kuò)散再分布； 柵區(qū)光刻，利用光刻技術(shù)，在源漏之間形成柵區(qū)圖形；02)P+柵區(qū)注硼，利用離子注入技術(shù)，在柵區(qū)注入一定計量的硼雜質(zhì)；(23)P+柵區(qū)氧化推進(jìn)，利用高溫擴(kuò)散技術(shù)，將注入的硼雜質(zhì)氧化擴(kuò)散再分布；(24)后續(xù)工序，鋁刻蝕，合金，使鋁壓點與硅形成良好的歐姆接觸，完成集成JFET器件 的制作。
全文摘要
本發(fā)明涉及一種N溝道JFET集成放大器的制造方法，其制造方法包括在Si片上制作單一的具有P+隔離區(qū)的步驟，以及在該P(yáng)+隔離區(qū)內(nèi)制作柵、源、漏極的步驟，其特征在于在Si片上制作出兩個以上獨立的P+隔離區(qū)，在每個P+隔離區(qū)外圍再制作一個N+隔離區(qū)，然后在每個P+隔離區(qū)內(nèi)制作柵、源、漏極。本發(fā)明采用了集成化的N溝道JFET設(shè)計，在制造方法上通過制造出的N+隔離區(qū)、P+隔離區(qū)的雙隔技術(shù)，具有如下優(yōu)點(1)采用了雙隔離技術(shù)，徹底消除了電路漏電的可能，消除了各個獨立工作單元之間的相互串?dāng)_。(2)實現(xiàn)了N溝JFET放大器的集成化。(3)縮小了集成電路所占有的空間，更大程度上保證了電路的溫度性能，減小了噪聲，其作為輸入極的集成運(yùn)放具有更高的速度和更寬的帶寬以及更高的輸入阻抗，提高了極限頻率，保證了較小的功耗，加強(qiáng)了抗輻照的能力。
文檔編號H01L21/8232GK102130053SQ20101057194
公開日2011年7月20日 申請日期2010年12月3日 優(yōu)先權(quán)日2010年12月3日
發(fā)明者倪國志, 潘廷龍, 陳計學(xué) 申請人:華東光電集成器件研究所