專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本申請涉及一種半導(dǎo)體器件及其制造方法，特別地涉及一種具有外延生長的超薄金屬硅化物源/漏的MOSFET結(jié)構(gòu)及其制造方法。
背景技術(shù)：
當(dāng)前IT應(yīng)用領(lǐng)域不斷要求IC集成度大幅提升，隨著傳統(tǒng)MOSFET器件持續(xù)按比例縮小，一些工藝上可以控制的參數(shù)例如溝道長度、柵氧化層厚度、襯底摻雜濃度等等能夠按比例變化，盡管隨著器件尺寸減小，工藝起伏影響越大，但是，很多物理參數(shù)例如硅禁帶寬度、費米勢、界面態(tài)及氧化層電荷、熱電勢及Pn結(jié)自建勢等等不能按比例變化，這些大大影響了按比例縮小的器件的性能。其中之一便是源漏串聯(lián)電阻。溝道較長時，溝道電阻遠大于源漏區(qū)串聯(lián)電阻，可以忽略寄生串聯(lián)電阻帶來的影響。然而源漏電阻不隨溝道尺寸縮小而按比例降低，特別是接觸電阻隨著尺寸減小而近似平方倍增加，使等效工作電壓下降。如果在現(xiàn)有MOSFET制造技術(shù)中將傳統(tǒng)的高摻雜源/漏替換為金屬硅化物源漏，可以大幅減小寄生串聯(lián)電阻以及接觸電阻。如附

圖1所示，為現(xiàn)有的金屬硅化物源/漏MOSFET(也被稱為肖特基勢壘源/漏 M0SFET)示意圖，在體硅襯底10或絕緣體上硅(SOI)襯底11中的溝道區(qū)20或21兩側(cè)形成金屬硅化物源漏區(qū)30和31，溝道區(qū)上依次形成有柵極結(jié)構(gòu)40/41以及柵極側(cè)墻50/51，其中金屬硅化物被完全作為直接接觸溝道的源/漏極材料。器件襯底中還可以設(shè)置淺溝槽隔離STI 60/61，圖中STI并非直接介于體硅襯底和SOI襯底之間，而僅僅是為了方便示例起見，兩種襯底不相連。這種金屬硅化物源漏MOSFET具有極佳的可按比例縮小特性且易于制造，因此吸引了廣泛關(guān)注而成為當(dāng)前MOSFET技術(shù)發(fā)展熱點之一。金屬硅化物源漏MOSFET的驅(qū)動能力是由其源極和溝道之間的肖特基勢壘高度 (SBH)來控制的。隨著SBH降低，驅(qū)動電流增大。器件模擬的結(jié)果顯示，當(dāng)SBH降低至約 0. IeV時，金屬硅化物源/漏MOSFET可達到與傳統(tǒng)MOSFET相同的驅(qū)動能力。如附圖2所示，為使用硅化物作摻雜源極技術(shù)(SADS)以降低SBH的方法示意圖。 首先，將硼B(yǎng)、砷As等離子注入硅化物薄膜31中；接著，在500至850°C溫度下執(zhí)行退火以使得摻雜離子分離凝結(jié)在硅化物/硅界面處，形成激活的分離凝結(jié)的摻雜離子區(qū)71。該分離凝結(jié)的摻雜離子71降低了源極和溝道之間的SBH，因此而改進了器件的驅(qū)動能力；同時， 離子注入帶來的硅化物薄膜受損也由于退火而得到修復(fù)。隨著金屬硅化物源/漏MOSFET尺寸縮減至亞20nm柵極長度，金屬硅化物源漏的
厚度也需要縮減以便控制短溝道效應(yīng)(SCEs)，特別是對于那些形成在SOI襯底上的器件而 、
曰ο如圖1所示為縮減尺寸前的金屬硅化物源漏M0SFET，溝道區(qū)20/21較長，金屬硅化物源漏薄膜30/31較厚，在退火時其熱穩(wěn)定性比較好。但是，隨著金屬硅化物源漏厚度變薄，其熱穩(wěn)定性也會變差。如圖3所示，尺寸縮減后，溝道20/21變短，金屬硅化物源漏薄膜30/31必須也相應(yīng)變薄以便較好地控制短溝道效應(yīng)，但是變薄的硅化物薄膜30/31在退火時熱穩(wěn)定性較差，容易聚團，導(dǎo)致電阻率急劇增大。由于在前述降低SBH的SADS方法中， 硅化物薄膜無法承受為了將摻雜離子分離凝結(jié)在硅化物/硅界面處而所需的高溫退火，因此，對于金屬硅化物源漏MOSFET而言，無法降低SBH。總而言之，金屬硅化物源漏MOSFET被視為亞20nm下一代CMOS的結(jié)構(gòu)，而現(xiàn)有的為了降低源極和溝道區(qū)之間SBH以提高驅(qū)動能力的SADS方法，在溝道縮短、金屬硅化物薄膜減薄時因為無法承受高溫退火而不能實施。因此，需要一種能有效降低金屬硅化物源漏MOSFET的SBH的方法，以及由此制造的具有熱穩(wěn)定性的金屬硅化物源漏M0SFET。

發(fā)明內(nèi)容
為了解決上述問題，本發(fā)明提供了一種半導(dǎo)體器件，包括襯底、位于襯底中的溝道區(qū)、位于溝道區(qū)兩側(cè)的源漏區(qū)、位于溝道區(qū)上的柵極結(jié)構(gòu)、位于柵極結(jié)構(gòu)周圍的柵極側(cè)墻， 其特征在于源漏區(qū)由外延生長的超薄金屬硅化物構(gòu)成，源漏區(qū)與溝道區(qū)的界面處具有摻雜離子的分離凝結(jié)區(qū)。其中，外延生長的超薄金屬硅化物材質(zhì)為NiSi2_y、NihPtxSi2^ CoSi2_y或 NihCoxSipy，其中χ大于0小于1，y大于等于0小于1。外延生長的超薄金屬硅化物厚度小于等于15nm。對于ρ型外延生長的超薄金屬硅化物源漏MOSFET而言，摻雜離子為硼B(yǎng)、 鋁Al、鎵( 、銦h ；對于η型外延生長的超薄金屬硅化物源漏M0SFET，摻雜離子為氮N、磷 P、砷As、氧0、硫S、硒％、碲1^、氟F、氯Cl。襯底可為體硅或絕緣體上半導(dǎo)體襯底。本發(fā)明還提供了一種半導(dǎo)體器件的制造方法，包括在襯底上形成柵極結(jié)構(gòu)和柵極側(cè)墻；沉積覆蓋襯底、柵極結(jié)構(gòu)和柵極側(cè)墻的金屬層；執(zhí)行第一退火，以使柵極兩側(cè)的金屬層與襯底反應(yīng)形成外延生長的超薄金屬硅化物；剝除未反應(yīng)的金屬層，則外延生長的超薄金屬硅化物形成器件的源漏區(qū)，位于柵極結(jié)構(gòu)下方的半導(dǎo)體襯底形成溝道區(qū)；向外延生長的超薄源漏區(qū)內(nèi)注入摻雜離子；以及執(zhí)行第二退火，在外延生長的超薄源漏區(qū)與溝道區(qū)的界面處形成摻雜離子的分離凝結(jié)區(qū)。其中，外延生長的超薄金屬硅化物材質(zhì)為NiSi2_y、NihPtxSi2^ CoSi2_y或 Ni^C0xSi2I，其中χ大于0小于1，y大于等于0小于1。對于ρ型外延生長的超薄金屬硅化物源漏MOSFET而言，摻雜離子為硼B(yǎng)、鋁Al、鎵 Ga、銦h ；對于η型外延生長的超薄金屬硅化物源漏M0SFET，摻雜離子為氮N、磷P、砷As、 氧0、硫S、硒Se、碲Te、氟F、氯Cl。注入摻雜離子的注入劑量為1 X IO14CnT2至1 X IO16cnT2。其中，第一退火和/或第二退火的溫度為500至850°C。其中金屬層的厚度小于等于5nm。其中，襯底可為體硅或絕緣體上半導(dǎo)體襯底。
這種具有摻雜離子分離凝結(jié)區(qū)的外延生長的超薄金屬硅化物源漏MOSFET具有諸多優(yōu)點，首先是將傳統(tǒng)的高摻雜源/漏替換為金屬硅化物源漏，可以大幅減小寄生串聯(lián)電阻以及接觸電阻，從而可以抑制亞20nm器件中對于器件電學(xué)性能有重大影響的短溝道效應(yīng)，將等效工作電壓保持在需要的水平上；其次，由于較好控制了金屬硅化物前驅(qū)物一也即沉積的金屬層的厚度以及處理工藝特別是第一退火的時間和溫度范圍，使得形成的外延生長的超薄硅化物薄膜具有較佳的熱穩(wěn)定性，可以經(jīng)受硅化物作摻雜源極技術(shù)(SADQ以降低肖特基勢壘高度(SBH)，具體而言就是在外延生長的超薄金屬硅化物源漏和襯底溝道區(qū)的硅化物/硅界面處，形成激活的分離凝結(jié)的摻雜離子區(qū)，降低了 SBH因此而提高了器件的驅(qū)動能力；再次，降低SBH過程的高溫第二退火可以修復(fù)離子注入帶來的硅化物薄膜損傷?？傊?，依照本發(fā)明的MOSFET及其制造方法，采用了兩次退火得到穩(wěn)定的外延生長的超薄金屬硅化物薄膜，從而可以采用SADS方法提高短溝道、外延生長的超薄金屬硅化物源漏 MOSFET的驅(qū)動能力。本發(fā)明所述目的，以及在此未列出的其他目的，在本申請獨立權(quán)利要求的范圍內(nèi)得以滿足。本發(fā)明的實施例限定在獨立權(quán)利要求中，具體特征限定在其從屬權(quán)利要求中。
以下結(jié)合附圖來詳細說明本發(fā)明技術(shù)方案，其中圖1為現(xiàn)有的金屬硅化物源/漏MOSFET剖面示意圖；圖2為現(xiàn)有的SADS技術(shù)以降低SBH的方法示意圖；圖3為短溝道金屬硅化物源漏MOSFET剖面示意圖；以及圖4至圖8為依照本發(fā)明的外延生長的超薄金屬硅化物源漏MOSFET制造方法的各個步驟對應(yīng)的器件剖面示意圖。
具體實施例方式以下參照附圖并結(jié)合示意性的實施例來詳細說明本發(fā)明技術(shù)方案的特征及其技術(shù)效果，公開了具有熱穩(wěn)定性外延生長的超薄金屬硅化物源漏的MOSFET及其制造方法。需要指出的是，類似的附圖標(biāo)記表示類似的結(jié)構(gòu)，本申請中所用的術(shù)語“第一”、“第二”、“上”、 “下”等等可用于修飾各種器件結(jié)構(gòu)。這些修飾除非特別說明并非暗示所修飾器件結(jié)構(gòu)的空間、次序或?qū)蛹夑P(guān)系。圖4至圖8為依照本發(fā)明的外延生長的超薄金屬硅化物源漏MOSFET制造方法的各個步驟對應(yīng)的器件剖面示意圖。各圖中STI并非直接介于體硅襯底和SOI襯底之間，而僅僅是為了方便示例起見，兩種襯底不相連。首先，如附圖4所示，形成襯底和柵極基本結(jié)構(gòu)。對于本發(fā)明的實施例，可以采用常規(guī)的半導(dǎo)體襯底，例如，可以包括體硅襯底，或其他基本半導(dǎo)體或化合物半導(dǎo)體，例如 Ge、SiGe, GaAs, InP或Si:C等。根據(jù)現(xiàn)有技術(shù)公知的設(shè)計要求(例如ρ型襯底或者η型襯底)，所述襯底200包括各種摻雜配置，可以包括外延層，也可以包括絕緣體上半導(dǎo)體 (SOI)結(jié)構(gòu)，還可以具有應(yīng)力以增強性能。對于本發(fā)明的實施例，優(yōu)選采用SOI襯底。具體地，在體硅襯底100或絕緣體上硅(SOI)襯底110中的溝道區(qū)200或210上，形成柵極結(jié)構(gòu)300或310，在柵極結(jié)構(gòu)周圍形成有柵極側(cè)墻400或410，器件襯底中還可以設(shè)置淺溝槽隔離STI500/510。其中，溝道區(qū)20(V210長度小于等于20nm，也即器件為亞20nm的短溝道 MOSFET0特別地，SOI襯底110包括硅襯底111、硅襯底111上的埋氧層112以及埋氧層112 上的頂硅層113，其中頂硅層113的厚度可小于等于lOnm。在形成基本結(jié)構(gòu)的步驟中，不執(zhí)行源漏注入，也不激活金屬硅化物源漏。其次，沉積金屬層。如圖5所示，在整個基本結(jié)構(gòu)上沉積用于形成金屬硅化物的金屬薄層600/610，覆蓋襯底、柵極結(jié)構(gòu)以及柵極側(cè)墻。金屬薄層材質(zhì)可以為鈷Co、鎳Ni、鎳鉬合金Ni-Pt (Pt含量小于等于8% )或鎳鈷合金Ni-Co (Co含量小于等于10% )等等，金屬薄層厚度可小于等于5nm，優(yōu)選地小于等于4nm。具體地，金屬薄層可為厚度小于等于5nm 的Co層，或是厚度小于等于4nm的Ni、Ni-Pt、Ni-Co層。再次，執(zhí)行第一退火。在500至850°C溫度下執(zhí)行第一退火，在源漏區(qū)域內(nèi)形成外延生長的超薄金屬硅化物。接著，剝除未反應(yīng)的金屬薄層，如圖6所示，得到外延生長的超薄金屬硅化物源漏700/710。由前述沉積的金屬薄層600/610材質(zhì)決定，外延生長的超薄金屬硅化物源漏 700/710 的材質(zhì)可為 NiSi2_y、NihPtxSi2_y、C0Si2_y 或 Ni1IC0xSi2I，其中 χ 大于 O 小于 l，y 大于等于O小于1。外延生長的超薄金屬硅化物源漏700/710的厚度小于等于15nm。由于合理選擇金屬薄層材質(zhì)、厚度以及第一退火溫度的控制，外延生長得到的超薄硅化物是具有很好的熱穩(wěn)定性的，能夠經(jīng)受后期的高溫退火處理，特別是形成摻雜離子分離凝結(jié)區(qū)所需的第二退火。然后，向在源漏區(qū)形成的外延生長的超薄硅化物內(nèi)注入摻雜離子，如圖7所示。向外延生長的超薄金屬硅化物源漏700/710注入摻雜離子，劑量為1 X IO14CnT2至1 X 1016cm_2， 對于P型外延生長的超薄金屬硅化物源漏M0SFET，摻雜離子可為硼B(yǎng)、鋁Al、鎵Ga、銦h等等，對于η型外延生長的超薄金屬硅化物源漏M0SFET，摻雜離子可為氮N、磷P、砷As、氧O、 硫S、硒％、碲Te、氟F、氯Cl等等。注入過程會損傷外延生長的超薄金屬硅化物源漏，因此注入能量不宜過大。注入能量最好是足夠低，以確保大部分注入的摻雜離子被限定在外延生長的超薄硅化物源漏內(nèi)。最后，執(zhí)行第二退火。在500至850°C溫度范圍下執(zhí)行第二退火，將外延生長的超薄金屬硅化物源漏700/710中的摻雜離子驅(qū)趕至硅化物/硅界面處，形成摻雜離子的分離凝結(jié)區(qū)800/810。最后形成的半導(dǎo)體器件的剖面結(jié)構(gòu)如附圖8所示，包括體硅襯底100或SOI襯底 110 (SOI襯底110包括硅襯底111、硅襯底111上的埋氧層112以及埋氧層112上的頂硅層 113，其中頂硅層113的厚度可小于等于lOnm)，溝道區(qū)200/210位于襯底100/110中，外延生長的超薄金屬硅化物源漏區(qū)700/710位于溝道區(qū)兩側(cè)，柵極結(jié)構(gòu)300/310位于溝道區(qū)上方，柵極側(cè)墻400/410位于柵極結(jié)構(gòu)周圍，襯底100/110中還可以具有STI 500/510，在溝道區(qū)200/210與外延生長的超薄金屬硅化物源漏700/710的界面處具有摻雜離子的分離凝結(jié)區(qū)800/810。其中，外延生長的超薄金屬硅化物材質(zhì)為NiSi2^NihPtxSi2YC0Si2I或 NihCoxSipy，其中χ大于O小于l，y大于等于O小于1，厚度小于等于15nm。對于ρ型外延生長的超薄金屬硅化物源漏MOSFET而言，摻雜離子為硼B(yǎng)、鋁Al、鎵Ga、銦h ；對于η型外延生長的超薄金屬硅化物源漏MOSFET，摻雜離子為氮N、磷P、砷As、氧O、硫S、硒％、碲1^、 氟F、氯Cl。
這種具有摻雜離子分離凝結(jié)區(qū)的外延生長的超薄金屬硅化物源漏MOSFET具有諸多優(yōu)點，首先是將傳統(tǒng)的高摻雜源/漏替換為金屬硅化物源漏，可以大幅減小寄生串聯(lián)電阻以及接觸電阻，從而可以抑制亞20nm器件中對于器件電學(xué)性能有重大影響的短溝道效應(yīng)，將等效工作電壓保持在需要的水平上；其次，由于較好控制了金屬硅化物前驅(qū)物-也即沉積的金屬層的厚度以及處理工藝特別是第一退火的時間和溫度范圍，使得形成的外延生長的超薄硅化物薄膜具有較佳的熱穩(wěn)定性，可以經(jīng)受硅化物作摻雜源極技術(shù)(SADQ以降低肖特基勢壘高度(SBH)，具體而言就是在外延生長的超薄金屬硅化物源漏和襯底溝道區(qū)的硅化物/硅界面處，形成激活的分離凝結(jié)的摻雜離子區(qū)，降低了 SBH因此而提高了器件的驅(qū)動能力；再次，降低SBH過程的高溫第二退火可以修復(fù)離子注入帶來的硅化物薄膜損傷?？傊?，依照本發(fā)明的MOSFET及其制造方法，采用了兩次退火得到穩(wěn)定的外延生長的超薄金屬硅化物薄膜，從而可以采用SADS方法提高短溝道、外延生長的超薄金屬硅化物源漏 MOSFET的驅(qū)動能力。盡管已參照一個或多個示例性實施例說明本發(fā)明，本領(lǐng)域技術(shù)人員可以知曉無需脫離本發(fā)明范圍而對器件結(jié)構(gòu)做出各種合適的改變和等價方式。此外，由所公開的教導(dǎo)可做出許多可能適于特定情形或材料的修改而不脫離本發(fā)明范圍。因此，本發(fā)明的目的不在于限定在作為用于實現(xiàn)本發(fā)明的最佳實施方式而公開的特定實施例，而所公開的器件結(jié)構(gòu)及其制造方法將包括落入本發(fā)明范圍內(nèi)的所有實施例。
權(quán)利要求
1.一種半導(dǎo)體器件，包括襯底、位于所述襯底中的溝道區(qū)、位于所述溝道區(qū)兩側(cè)的源漏區(qū)、位于所述溝道區(qū)上的柵極結(jié)構(gòu)、位于所述柵極結(jié)構(gòu)周圍的柵極側(cè)墻，其特征在于所述源漏區(qū)由外延生長的金屬硅化物構(gòu)成，所述源漏區(qū)與所述溝道區(qū)的界面處具有摻雜離子的分離凝結(jié)區(qū)。
2.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述外延生長的金屬硅化物材質(zhì)為 NiSi2_y、Ni^Pt.Si^, CoSi2_y 或 NihCoxSi2I，其中 χ 大于 O 小于 1，y 大于等于 O 小于 1。
3.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述外延生長的金屬硅化物厚度小于等于15nm。
4.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，對于P型金屬硅化物源漏MOSFET而言，所述摻雜離子為硼B(yǎng)、鋁Al、鎵( 、銦h ；對于η型金屬硅化物源漏M0SFET，所述摻雜離子為氮N、磷P、砷As、氧0、硫S、硒Se、碲Te、氟F、氯Cl。
5.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述襯底為體硅或絕緣體上半導(dǎo)體襯底。
6.一種半導(dǎo)體器件的制造方法，包括 在襯底上形成柵極結(jié)構(gòu)和柵極側(cè)墻；沉積覆蓋所述襯底、所述柵極結(jié)構(gòu)和所述柵極側(cè)墻的金屬層； 執(zhí)行第一退火，以使所述柵極兩側(cè)的金屬層與襯底反應(yīng)形成外延生長的金屬硅化物； 剝除未反應(yīng)的所述金屬層，則所述外延生長的金屬硅化物形成所述器件的源漏區(qū)，位于所述柵極結(jié)構(gòu)下方的半導(dǎo)體襯底形成溝道區(qū)； 向所述外延生長的源漏區(qū)內(nèi)注入摻雜離子；以及執(zhí)行第二退火，在所述外延生長的源漏區(qū)與所述溝道區(qū)的界面處形成摻雜離子的分離凝結(jié)區(qū)。
7.如權(quán)利要求6所述的半導(dǎo)體器件的制造方法，其中，所述外延生長的金屬硅化物材質(zhì)為NiSi2_y、NihPtxSi2^ CoSi2_y或NihCoxSi2I，其中χ大于O小于1，y大于等于O小于1。
8.如權(quán)利要求6所述的半導(dǎo)體器件的制造方法，其中，對于ρ型金屬硅化物源漏 MOSFET而言，所述摻雜離子為硼B(yǎng)、鋁Al、鎵( 、銦h ；對于η型金屬硅化物源漏M0SFET，所述摻雜離子為氮N、磷P、砷As、氧O、硫S、硒k、碲Te、氟F、氯Cl。
9.如權(quán)利要求6所述的半導(dǎo)體器件的制造方法，其中，所述第一退火和/或所述第二退火的溫度為500至850°C。
10.如權(quán)利要求6所述的半導(dǎo)體器件的制造方法，其中注入摻雜離子的注入劑量為 IXlO14Cnr2 至 IX IO16CnT2。
11.如權(quán)利要求6所述的半導(dǎo)體器件的制造方法，其中所述金屬層的厚度小于等于5nm。
12.如權(quán)利要求6至11之一所述的半導(dǎo)體器件的制造方法，其中，所述襯底為體硅或絕緣體上半導(dǎo)體襯底。
全文摘要
本發(fā)明提供了一種半導(dǎo)體器件，包括襯底、位于襯底中的溝道區(qū)、位于溝道區(qū)兩側(cè)的源漏區(qū)、位于溝道區(qū)上的柵極結(jié)構(gòu)、位于柵極結(jié)構(gòu)周圍的柵極側(cè)墻，其特征在于源漏區(qū)由外延生長的超薄金屬硅化物構(gòu)成，源漏區(qū)與溝道區(qū)的界面處具有摻雜離子的分離凝結(jié)區(qū)。依照本發(fā)明的半導(dǎo)體器件及其制造方法，可降低短溝道外延生長的超薄金屬硅化物源漏MOSFET的肖特基勢壘高度，從而提高器件驅(qū)動能力。
文檔編號H01L29/78GK102479818SQ201010571659
公開日2012年5月30日 申請日期2010年11月29日 優(yōu)先權(quán)日2010年11月29日
發(fā)明者羅軍, 趙超 申請人:中國科學(xué)院微電子研究所