專利名稱：集成電路芯片封裝襯底及包括該襯底的裝置及電子設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明的實施例一般涉及集成電路封裝領(lǐng)域，更具體地說，涉及對電子封裝的直 接功率輸送。
背景技術(shù)：
圖1是常規(guī)電子封裝的實現(xiàn)的橫截面圖的圖例。如圖所示，系統(tǒng)100包括母板102， 該母板102包括提供恒定電壓(如器件工作電壓或更高電壓)的電源104。對于更高電壓， 在封裝110上提供電壓調(diào)節(jié)(VR)電路114。通過母板102內(nèi)的路線106將該功率送到下面 的插座108。通過插座108內(nèi)的接點將功率送到器件封裝110上的襯墊。在器件封裝110 內(nèi)，將功率送到電壓調(diào)節(jié)(VR)電路114，在該電壓調(diào)節(jié)電路114內(nèi)，功率轉(zhuǎn)換為管芯112的 工作電壓(通常<2V)。經(jīng)過調(diào)節(jié)的這個工作電壓通過器件封裝110送回到管芯112。隨 著集成電路組件的復(fù)雜度的增加及其形體尺寸的減小，將所有的必需輸入/輸出(I/O)和 功率送到管芯正變得越來越困難。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一方面，本發(fā)明涉及一種集成電路芯片封裝襯底，包括設(shè)計成與功 率電纜物理連接的導(dǎo)電襯底芯體。根據(jù)本發(fā)明的另一方面，本發(fā)明涉及一種裝置，包括集成電路管芯；襯底，包括 用于與功率輸送電纜耦合的連接器。根據(jù)本發(fā)明的又一方面，本發(fā)明涉及一種電子設(shè)備，包括網(wǎng)絡(luò)控制器；系統(tǒng)存儲 器；和處理器，其中所述處理器包括襯底，所述襯底包括用于與功率輸送電纜耦合的連接
ο根據(jù)本發(fā)明的再一方面，本發(fā)明涉及一種方法，包括在導(dǎo)電襯底芯體的第一區(qū)內(nèi) 鉆孔；覆蓋所述第一區(qū)內(nèi)的所述孔；以及在所述襯底芯體上構(gòu)建第二區(qū)之上的跡線和特征 布線。


附圖中的各圖舉例并且非限制性地說明本發(fā)明，各圖中，類似的標記指示類似的 元件，并且其中圖1是常規(guī)電子封裝的實現(xiàn)的橫截面圖的圖例；圖2是根據(jù)本發(fā)明一個示例實施例的電子封裝的實現(xiàn)的橫截面圖的圖例；圖3是根據(jù)本發(fā)明一個示例實施例的電子封裝的俯視圖的圖例；圖4是根據(jù)本發(fā)明一個示例實施例的用于制造電子封裝的示例方法的流程圖5是根據(jù)本發(fā)明一個示例實施例的適用于實現(xiàn)電子封裝的示例電子設(shè)備的框 圖。
具體實施例方式在以下說明中，為了解釋的目的，提出許多特定的細節(jié)，以便充分了解本發(fā)明。但 是，所屬領(lǐng)域的技術(shù)人員應(yīng)了解，在沒有這些特定細節(jié)的情況下，也可以實現(xiàn)本發(fā)明的實施 例。在其它實例中，采用框圖的形式示出結(jié)構(gòu)和裝置，以免使本發(fā)明難于理解。在本說明書中，提到“一個實施例”時，意思是指在本發(fā)明的至少一個實施例中包 括結(jié)合該實施例描述的特定特征、結(jié)構(gòu)或特性。因此，在本說明書的各個位置出現(xiàn)短語“在 一個實施例中”時，不一定都指相同的實施例。另外，在一個或多個實施例中，特定的特征、 結(jié)構(gòu)或特性能以任何合適的方式進行組合。圖2是根據(jù)本發(fā)明一個示例實施例的電子封裝的實現(xiàn)的橫截面圖的圖例。根據(jù)所 示示例實施例，封裝實現(xiàn)200包括功率電纜202、內(nèi)插器204、連接器206、襯底芯體208、插 座210、堆積層212/214和管芯216。功率電纜202代表運送來自系統(tǒng)內(nèi)的電源的功率的絕緣電纜。功率電纜202可以 包括多條電壓線和一條接地線。在一個實施例中，功率來自向管芯216提供工作電壓的VR 電路(未圖示)。在另一個實施例中，功率電纜202傳輸未經(jīng)調(diào)節(jié)的功率，并且用于向管芯 216提供工作電壓的VR電路設(shè)置在內(nèi)插器204上或襯底芯體208上。內(nèi)插器204通過連接器206連接功率電纜202與襯底芯體208。內(nèi)插器可以包括 具有VR或其它電路的電路板。連接器206代表用于將功率從內(nèi)插器204傳輸?shù)揭r底芯體208的連接。在一個實 施例中，連接器206包括來自內(nèi)插器204的管腳，這些管腳與襯底芯體208的擴展區(qū)域內(nèi)的 孔耦合。其它實施例可以利用其它公知類型的連接器。襯底芯體208代表可以由銅之類的金屬制成的芯體。襯底芯體208可以與作為襯 底堆積的一部分的介質(zhì)材料層壓在一起，并且可以有絕緣跡線布線通過該芯體?？梢岳?襯底芯體208的電隔離區(qū)來傳輸功率，將功率輸送至與管芯216連接的跡線。插座210為電子封裝提供機械支撐。在一個實施例中，插座210焊接在母板上，并 且包含用于將輸入/輸出(I/O)信號從母板送到管芯216的接點。就通過功率電纜202將 功率輸送至管芯216這方面來說，插座210無需包括用于傳送功率的接點。堆積層212/214包含構(gòu)建在襯底芯體208上的導(dǎo)電跡線和特征以及介質(zhì)材料。 通過堆積層212將處于工作電壓的電流從襯底芯體208送到管芯216。另外，通過堆積層 212/214將來自插座210的I/O信號送到管芯216。信號和導(dǎo)電跡線可以在信號布線層212/214內(nèi)布線，通孔可以布線穿過信號布線 層212/214，并且可以包含與插座接點耦合的襯墊。這些導(dǎo)電跡線通過襯底芯體208將I/O 信號從插座210送到管芯216。管芯216可以代表任何集成電路器件。在一個實施例中，管芯216是微處理器或 處理器。圖3是根據(jù)本發(fā)明一個示例實施例的電子封裝的俯視圖的圖例。如圖所示，電子 封裝300包括襯底302、堆積區(qū)域304、擴展襯底芯體區(qū)域306、第一電隔離區(qū)308、第二電隔離區(qū)310、絕緣屏障312、孔314和管芯316。襯底302與管芯316耦合，它包括在一個區(qū)域堆積、但沒有在另一區(qū)域堆積的襯底 芯體。堆積區(qū)域304包括跡線和特征布線，并且對應(yīng)于堆積層212/214。襯底芯體的未堆積 區(qū)域、即擴展襯底芯體區(qū)域306提供凸緣，通過該凸緣與功率電纜耦合。為了存儲和傳送電荷，擴展襯底芯體區(qū)域306可以包括由絕緣屏障312分隔的第 一電隔離區(qū)308和第二電隔離區(qū)310。盡管圖中示為包括兩個電隔離區(qū)，但是擴展襯底芯體 區(qū)域306也可以包括任意數(shù)量的電隔離區(qū)。絕緣屏障312可以包括構(gòu)建在襯底芯體內(nèi)的環(huán) 氧樹脂或其它介質(zhì)材料。在另一實施例中，擴展襯底芯體區(qū)域306包括層壓在一起的多個 導(dǎo)電層，以便替代一個固體金屬芯體。在此情況下，芯體襯底的每個導(dǎo)電層都相互電隔離， 并且可以存儲不同的電壓?？?14提供內(nèi)螺紋連接，以便與來自功率電纜或內(nèi)插器204的管腳配合。位于第 一電隔離區(qū)308內(nèi)的孔與一些管腳耦合，這些管腳提供的電壓不同于與第二電隔離區(qū)310 內(nèi)的孔耦合的管腳提供的電壓。這樣，電子封裝300能夠接收并傳輸來自功率電纜的多種 電壓。圖4是根據(jù)本發(fā)明一個示例實施例的用于制造電子封裝的示例方法的流程圖。本 領(lǐng)域的技術(shù)人員應(yīng)容易地明白，盡管可以將以下操作描述成一個連續(xù)的過程，但實際上，其 中許多操作可以并行或同時執(zhí)行。此外，在不偏離本發(fā)明的實施例的精神的前提下，這些操 作的順序可以重新排列，或者步驟可以重復(fù)。根據(jù)不止一個示例實施例，圖4中的方法首先在襯底芯體的保留區(qū)域(306)內(nèi)鉆 (402)孔(314)。接著，應(yīng)用掩模來覆蓋(404)這些孔，以免它們在接下來的處理過程中被填充。然后，進行襯底的堆積006)，其中包含跡線和路線特征的區(qū)域小于襯底芯體的整 個區(qū)域(304)。最后，除去掩模以及擴展襯底芯體區(qū)域306內(nèi)的所有堆積材料，以便露出(408)這 些孔，從而留下凸緣，用于與內(nèi)插器或功率電纜耦合?？赡苄枰硗獾牟襟E來完成襯底，并 使襯底與集成電路管芯耦合。圖5是根據(jù)本發(fā)明一個示例實施例的適用于實現(xiàn)電子封裝的示例電子設(shè)備的框 圖。電子設(shè)備500用來代表各種各樣的傳統(tǒng)及非傳統(tǒng)的電子設(shè)備、膝上型計算機、桌上型計 算機、手機、無線通信用戶裝置、無線通信電話基礎(chǔ)設(shè)施元件、個人數(shù)字助理、置頂盒、或得 益于本發(fā)明教示的電子設(shè)備中的任何一種。根據(jù)所說明的示例實施例，電子設(shè)備500可以 包括如圖5所示耦合的一個(或多個)處理器502、存儲器控制器504、系統(tǒng)存儲器506、輸 入/輸出控制器508、網(wǎng)絡(luò)控制器510和一個(或多個)輸入/輸出裝置512中的一個或多 個?？梢詫㈦娮釉O(shè)備500的這個(或這些)處理器502或其它集成電路組件收納在之前如 本發(fā)明的實施例所描述的包括襯底的封裝內(nèi)。這個(或這些)處理器502可以代表各種各樣的控制邏輯中的任何一種控制邏 輯，這些控制邏輯包括但不限于微處理器、可編程邏輯器件(PLD)、可編程邏輯陣列(PLA)、 專用集成電路(ASIC)、微控制器及類似裝置中的一種或多種，但本發(fā)明在這方面不受限制。 在一個實施例中，這個(或這些)處理器502是htel 兼容處理器。這個(或這些)處 理器502可以具有包含多個機器級指令的指令集，這些機器級指令可以由例如應(yīng)用程序或操作系統(tǒng)調(diào)用。存儲器控制器504可以代表連接系統(tǒng)存儲器508與電子設(shè)備500的其它組件的任 何類型的芯片集或控制邏輯。在一個實施例中，這個(或這些)處理器502和存儲器控制 器504之間的連接可以稱為前端總線。在另一個實施例中，存儲器控制器504可以稱為北 橋。系統(tǒng)存儲器506可以代表用于存儲可能已經(jīng)由這個(或這些)處理器502處理或 將由處理器502處理的數(shù)據(jù)和指令的任何類型的存儲裝置。通常，盡管本發(fā)明在這方面不 受限制，但是系統(tǒng)存儲器506將由動態(tài)隨機存取存儲器(DRAM)組成。在一個實施例中，系 統(tǒng)存儲器506可以由Rambus DRAM (RDRAM)組成。在另一個實施例中，系統(tǒng)存儲器506可以 由雙倍數(shù)據(jù)速率同步DRAM(DDRSDRAM)組成。輸入/輸出(I/O)控制器508可以代表用于連接一個(或多個)I/O裝置512與電 子設(shè)備500的其它組件的任何類型的芯片集或控制邏輯。在一個實施例中，I/O控制器508 可以稱為南橋。在另一個實施例中，I/O控制器508遵守PCI專業(yè)組(PCI Special Interest Group)于2003年4月15日發(fā)布的外圍組件互連(PCI)Express 基本規(guī)范(Peripheral Component Interconnect (PCI) Express Base Specification)(修訂版 1. 0a)。網(wǎng)絡(luò)控制器510可以代表允許電子設(shè)備500與其它電子設(shè)備或裝置通信的任何類 型的裝置。在一個實施例中，網(wǎng)絡(luò)控制器510遵守電氣電子工程師協(xié)會(The Institute of Electrical and Electronics Enginneers, Inc.，IEEE)802. lib 標準(1999 年 9 月 16 日 核準，它是對1999年版的ANSI/IEEE標準802. 11的補充)。在另一個實施例中，網(wǎng)絡(luò)控制 器510可以是以太網(wǎng)接口卡。輸入/輸出(1/0)裝置512可以代表用于向電子設(shè)備500提供輸入或處理來自電 子設(shè)備500的輸出的任何類型的裝置、外圍設(shè)備或組件。在以上說明中，為了解釋的目的，提出了許多特定的細節(jié)，以便充分了解本發(fā)明。 但是，本領(lǐng)域的技術(shù)人員應(yīng)了解，在沒有這些特定細節(jié)的情況下，也可以實現(xiàn)本發(fā)明。在其 它實例中，采用框圖的形式示出眾所周知的結(jié)構(gòu)和裝置。雖然上文以最基本的形式描述了其中許多方法，但是，在不偏離本發(fā)明的基本范 圍的情況下，也可以在其中任何一種方法中增加操作，或者從中刪除操作，并且可以對所述 消息中的任何一種消息增加信息，或從中減去信息。預(yù)期任意數(shù)量的發(fā)明概念的變型都在 本發(fā)明的范圍和精神內(nèi)。在這方面，提供特別說明的示例實施例不是為了限制本發(fā)明，而只 是為了說明本發(fā)明。因此，本發(fā)明的范圍不是由上文所提供的特定實例決定，而是只能由所 附權(quán)利要求的簡明語言決定。
權(quán)利要求
1.一種方法，包括在導(dǎo)電襯底芯體的第一區(qū)內(nèi)鉆孔； 覆蓋所述第一區(qū)內(nèi)的所述孔；以及 在所述襯底芯體上構(gòu)建第二區(qū)之上的跡線和特征布線。
2.如權(quán)利要求1所述的方法，還包括除去所述第一區(qū)上的覆蓋，以便露出所述孔。
3.如權(quán)利要求2所述的方法，還包括將集成電路管芯耦合到堆積襯底。
全文摘要
本申請公開了集成電路芯片封裝襯底及包括該襯底的裝置及電子設(shè)備。在一些實施例中，介紹對電子封裝的直接功率輸送。在這方面，引入襯底，該襯底具有導(dǎo)電襯底芯體，該芯體設(shè)計成與功率電纜物理連接。還公開和要求其它實施例。
文檔編號H01L21/50GK102130016SQ201010555868
公開日2011年7月20日 申請日期2007年3月21日 優(yōu)先權(quán)日2006年3月22日
發(fā)明者B·羅伯茨, S·斯里尼瓦桑 申請人:英特爾公司