專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件及其制造方法，更具體而言，涉及一種集成溝槽型金屬氧化物半導(dǎo)體場效應(yīng)晶體管(Trench M0SFET)和肖特基二極管(Schottky diode)的半導(dǎo)體器件及其制造方法。
背景技術(shù)：
在當(dāng)今的電子器件中，多重供電被廣泛使用。例如在一些應(yīng)用中，中央處理單元被設(shè)計成在特定時間根據(jù)計算負(fù)載而具有不同供給電壓的方式來工作。因此，直流/直流變流器(DC/DC convert)被用來滿足電路的寬范圍供電需求。直流/直流變流器通常采用溝槽型功率金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)實現(xiàn)的高效開關(guān)。在常規(guī)的直流/直流變流器電路中，為了避免急通(shoot-through)電流對 MOSFET造成損壞，高電壓側(cè)的MOSFET和低電壓側(cè)的MOSFET不能同時導(dǎo)通。在一個MOSFET 導(dǎo)通之前，兩個MOSFET必須同時斷開。在該死時間(dead time)期間，溝槽型MOSFET中的內(nèi)部PN結(jié)本體二極管能夠傳導(dǎo)電流。不利地，該本體二極管具有較高(約0.7V)的正向電壓，因此功率被消耗。還不利的是，PN結(jié)二極管具有差的反向恢復(fù)特性。一旦PN結(jié)二極管導(dǎo)通，空穴和電子二者均會產(chǎn)生，所以需要較長的時間來通過電子空穴復(fù)合消除空穴和電子載流子。肖特基二極管(Schottky diode)由于其金屬半導(dǎo)體接觸結(jié)構(gòu)而具有比PN結(jié)二極管小的正向電壓降。此外，由于肖特基二極管是單載流子器件(僅電子)，所以它具有比 PN結(jié)二極管更好的反向恢復(fù)特性。歸因于上述優(yōu)點，已經(jīng)提出了將肖特基二極管與溝槽型 MOSFET集成，使肖特基二極管與溝槽型MOSFET的本體二極管并聯(lián)，以獲得更好的器件性能，例如更小的功率損耗和更快的開關(guān)速度。目前的集成溝槽型MOSFET和肖特基二極管的半導(dǎo)體器件具有這樣的結(jié)構(gòu)，其中在肖特基二極管區(qū)域的旁邊設(shè)置完全擴散的P型阱，或者設(shè)置額外的更深的P型阱從而能以低的漏極電壓掐斷(pinch off)肖特基二極管區(qū)域，提高肖特基二極管的擊穿電壓 (breakdown voltage) 0然而，對于完全擴散ρ型阱而言，由于其深的結(jié)，需要占據(jù)大的管芯面積以用于形成大尺寸的P型阱，這降低了器件的功率面積比。對于額外的更深的P型阱而言，需要使用額外的掩模和熱擴散工藝，制造工藝復(fù)雜且增加了成本。而且，上述兩種結(jié)構(gòu)的半導(dǎo)體器件都具有低的管芯尺寸利用率。
發(fā)明內(nèi)容
本發(fā)明的一個方面在于提供一種半導(dǎo)體器件及其制造方法，該半導(dǎo)體器件集成有溝槽型金屬氧化物半導(dǎo)體場效應(yīng)晶體管和肖特基二極管，具有緊湊的器件結(jié)構(gòu)，且節(jié)省了管芯的使用面積。本發(fā)明的至少一個方面可通過提供一種半導(dǎo)體器件來實現(xiàn)，該半導(dǎo)體器件包括 溝槽型的金屬氧化物半導(dǎo)體場效應(yīng)晶體管，形成于η型半導(dǎo)體襯底中；集成的肖特基二極管，位于該金屬氧化物半導(dǎo)體場效應(yīng)晶體管旁邊，且包括與該η型半導(dǎo)體襯底接觸的正極金屬層；以及溝槽隔離結(jié)構(gòu)，位于該金屬氧化物半導(dǎo)體場效應(yīng)晶體管和該肖特基二極管之間，從而阻擋該金屬氧化物半導(dǎo)體場效應(yīng)晶體管的P型阱摻雜區(qū)的一部分朝向該肖特基二極管擴散，其中該P型阱摻雜區(qū)具有經(jīng)該溝槽隔離結(jié)構(gòu)下方橫向擴散到該肖特基二極管的靠近該溝槽隔離結(jié)構(gòu)的部分區(qū)域中的突出部。本發(fā)明的至少一個方面還可通過提供一種半導(dǎo)體器件來實現(xiàn)，該半導(dǎo)體器件集成有溝槽型的金屬氧化物半導(dǎo)體場效應(yīng)晶體管和肖特基二極管，該半導(dǎo)體器件包括m型半導(dǎo)體襯底；P型阱摻雜區(qū)，位于該η型半導(dǎo)體襯底中；η+型摻雜區(qū)，位于該ρ型阱摻雜區(qū)的表面處；第一溝槽，穿過該η+型摻雜區(qū)和該ρ型阱摻雜區(qū)向下延伸到該η型半導(dǎo)體襯底中，且具有形成在其中的柵極結(jié)構(gòu)；第二溝槽，位于該P型阱摻雜區(qū)旁邊，并具有形成在其中的溝槽隔離結(jié)構(gòu)以阻擋該P型阱摻雜區(qū)的一部分的橫向擴散；正極金屬層，位于相鄰的兩個第二溝槽之間的該η型半導(dǎo)體襯底上以形成金屬-半導(dǎo)體接觸面，其中該P型阱摻雜區(qū)具有經(jīng)該第二溝槽下方橫向擴散到所述相鄰的兩個第二溝槽之間的η型半導(dǎo)體襯底的部分區(qū)域中的突出部。在一實施例中，該溝槽隔離結(jié)構(gòu)可包括形成在溝槽中的柵極結(jié)構(gòu)。在一實施例中，該溝槽隔離結(jié)構(gòu)可包括形成在溝槽中的絕緣材料。在一實施例中，該第二溝槽的深度淺于該第一溝槽。在一實施例中，該半導(dǎo)體器件還包括源極電極，形成于該η+型摻雜區(qū)中，其中該正極金屬層可電連接到該源極電極。在一實施例中，該源極電極穿過該η+型摻雜區(qū)向下延伸到該ρ型阱摻雜區(qū)中，且在該源極電極的位于該P型阱摻雜區(qū)中的末端周圍形成有P+區(qū)。本發(fā)明的至少一個方面還可通過提供一種形成半導(dǎo)體器件的方法來實現(xiàn)，該方法包括提供η型半導(dǎo)體襯底；在該η型半導(dǎo)體襯底中形成第一溝槽；在該第一溝槽旁邊的該 η型半導(dǎo)體襯底中形成第二溝槽，該第二溝槽比該第一溝槽淺；在該第一溝槽中形成柵極結(jié)構(gòu)；在該第二溝槽中形成溝槽隔離結(jié)構(gòu)；在該第二溝槽的面向該第一溝槽的一側(cè)進(jìn)行離子注入工藝，并進(jìn)行擴散工藝以形成P型阱摻雜區(qū)，該P型阱摻雜區(qū)的下表面介于該第一溝槽的下端和該第二溝槽的下端之間，該P型阱摻雜區(qū)具有經(jīng)該第二溝槽下方橫向擴散到相鄰的第二溝槽之間的部分η型半導(dǎo)體襯底區(qū)域中的突出部；在該ρ型阱摻雜區(qū)的表面處形成η+源極區(qū)；在該η+源極區(qū)中形成源極電極；以及在相鄰的第二溝槽之間的該η型半導(dǎo)體襯底上形成正極金屬層。在一實施例中，該溝槽隔離結(jié)構(gòu)具有與該第一溝槽中的柵極結(jié)構(gòu)相同的結(jié)構(gòu)，且與該第一溝槽中的柵極結(jié)構(gòu)同時形成。在一實施例中，該溝槽隔離結(jié)構(gòu)由絕緣材料形成。
通過參照附圖描述本發(fā)明的示范實施方式，本發(fā)明的上述和/或其他特征和優(yōu)點將更加明顯，附圖中圖1是根據(jù)本發(fā)明一示范實施方式的集成溝槽型MOSFET和肖特基二極管的半導(dǎo)體器件的剖視圖2是根據(jù)本發(fā)明一示范實施方式的集成溝槽型MOSFET和肖特基二極管的半導(dǎo)體器件的俯視圖；圖3A(1)、3A(2)、3A(3)、3B、3C、3D、3E和3F是剖視圖，示出根據(jù)本發(fā)明一示范實施方式的形成集成有溝槽型MOSFET和肖特基二極管的半導(dǎo)體器件的方法。
具體實施例方式下面參照附圖更充分地描述本發(fā)明的示范實施方式。然而，本發(fā)明可以以許多不同形式體現(xiàn)，不應(yīng)理解為局限于這里闡述的示范實施方式。附圖是示范實施方式和/或中間結(jié)構(gòu)的理想化示意圖。應(yīng)理解，例如制造技術(shù)和/ 或容差導(dǎo)致的圖示形狀的變化是可以預(yù)期的。因此，本發(fā)明的示范實施方式不應(yīng)解釋為局限于這里所示區(qū)域的特定形狀，而是包括例如制造導(dǎo)致的形狀偏差。例如，示出為矩形的注入?yún)^(qū)域通常在其邊緣具有圓化或彎曲的特征和/或注入濃度梯度，而不是從注入?yún)^(qū)到非注入?yún)^(qū)的二元改變。同樣，通過注入形成的掩埋區(qū)可導(dǎo)致該掩埋區(qū)和進(jìn)行注入時所經(jīng)過的表面之間的區(qū)域中的一些注入。因此，圖中顯示的區(qū)域?qū)嵸|(zhì)上是示意性的，它們的形狀不意圖限定本發(fā)明的范圍。還應(yīng)理解，附圖不是按比例繪制的。為了清晰，層和區(qū)域的尺寸可被放大。還應(yīng)理解，下面用“ + ”和“_”來描述摻雜區(qū)的相對濃度，但是這并不限制摻雜區(qū)的濃度范圍，也不對摻雜區(qū)進(jìn)行其他方面的限制。例如，下面描述為η+或η—的摻雜區(qū)，亦可以稱為η型摻雜區(qū)。圖1是剖視圖，示出根據(jù)本發(fā)明一示范實施方式的集成有溝槽型MOSFET和肖特基二極管的半導(dǎo)體器件。圖2是俯視圖，示出根據(jù)本發(fā)明一示范實施方式的集成有溝槽型 MOSFET和肖特基二極管的半導(dǎo)體器件。在圖2中，為了清楚地示出半導(dǎo)體器件的半導(dǎo)體襯底中的各個區(qū)域的分布而省略了形成在半導(dǎo)體襯底的表面上的部件。如圖1和2所示，根據(jù)本發(fā)明一示范實施方式的半導(dǎo)體器件100可包括溝槽型 MOSFET 10、肖特基二極管20、以及位于它們之間的溝槽隔離結(jié)構(gòu)206。半導(dǎo)體器件100可具有η型半導(dǎo)體襯底，在一示例中，η型半導(dǎo)體襯底例如包括η+型襯底101和形成于η+型襯底101上的η_型外延層102。η型半導(dǎo)體襯底(或者η_型外延層10 可具有形成在其中的P_型阱摻雜區(qū)103。n_型外延層102還可具有形成在p_型阱摻雜區(qū)103的表面處的η+ 層105。將理解，η+層105可用作溝槽型MOSFET 10的源極，η型半導(dǎo)體襯底可用作MOSFET 10的漏極。第一溝槽104穿過源極105和ρ_型阱摻雜區(qū)103延伸到η型半導(dǎo)體襯底或η_型外延層102中。第一溝槽104的內(nèi)壁可覆蓋有柵極絕緣層106。溝槽型MOSFET的柵極G可形成于第一溝槽104中且包括例如多晶硅。源極電極108可形成得接觸源極105。在一示范實施方式中，源極電極108可形成在源極105的表面上。在又一示范實施方式中，源極電極108形成得穿過源極105并延伸到Ρ_型阱摻雜區(qū)103中。在后一情況中，優(yōu)選地，在源極電極108的延伸到p—型阱摻雜區(qū)103中的末端周圍形成ρ+區(qū)107，從而減小ρ_型阱摻雜區(qū)103在此處的電阻，提高器件的UIS能力。參照圖1和2，肖特基二極管20位于溝槽型MOSFET 10旁邊且透過溝槽隔離結(jié)構(gòu)206與溝槽型MOSFET 10隔開。肖特基二極管20包括η型半導(dǎo)體部分201和形成在η型半導(dǎo)體部分201上的正極金屬層202，從而形成金屬-半導(dǎo)體接觸面。η型半導(dǎo)體部分201可以是η型半導(dǎo)體襯底或者η_型外延層102的位于相鄰的兩個溝槽隔離結(jié)構(gòu)206之間的部分。肖特基二極管20的正極金屬層202可電連接到MOSFET 10的源極電極108。溝槽隔離結(jié)構(gòu)206位于溝槽型MOSFET 10與肖特基二極管20之間且與二者接觸。 在一實施例中，溝槽隔離結(jié)構(gòu)206可包括與第一溝槽104中的柵極結(jié)構(gòu)相同的柵極結(jié)構(gòu)，此時，正極金屬層202可以接觸(如圖1所示)也可以不接觸(未示出)溝槽隔離結(jié)構(gòu)206 中的柵極；在另一實施例中，溝槽隔離結(jié)構(gòu)206可通過用絕緣材料例如二氧化硅填滿溝槽來形成。在前一種情況中，溝槽隔離結(jié)構(gòu)206可與第一溝槽104(包括其中的柵極結(jié)構(gòu))同時形成；在后一情況中，可以單獨地形成第一溝槽104 (包括其中的柵極結(jié)構(gòu))和溝槽隔離結(jié)構(gòu)206。這將在下面詳細(xì)論述。在圖1所示的實施例中，溝槽隔離結(jié)構(gòu)206可延伸得比p_型阱摻雜區(qū)103的下表面更淺。這樣，溝槽隔離結(jié)構(gòu)206可阻擋p_型阱摻雜區(qū)103的部分橫向擴散，從而也能以較小的P_型阱摻雜區(qū)103形成溝槽型MOSFET 10，獲得緊湊的器件結(jié)構(gòu)，節(jié)省管芯的使用面積。此外，在溝槽隔離結(jié)構(gòu)206下方，p_型阱摻雜區(qū)103可向肖特基二極管20橫向擴散，例如可擴散得超過溝槽隔離結(jié)構(gòu)206的側(cè)表面，突出到肖特基二極管20的η型半導(dǎo)體部分201 中，從而形成突出部1031，如圖1所示。突出部1031有助于以較低的漏極電壓掐斷(pinch off)肖特基二極管區(qū)域，從而提高肖特基二極管20的擊穿電壓(breakdown voltage) 0例如，在一示例中，可以使肖特基二極管20具有與MOSFET 10相同的擊穿電壓。從而，本示例的半導(dǎo)體器件還可具有改善的性能。如圖1和2所示，肖特基二極管20可插入在相鄰的溝槽型MOSFET 10之間，且通過兩個溝槽隔離結(jié)構(gòu)206分別與兩個相鄰的溝槽型MOSFET 10分隔開。這樣，肖特基二極管的電流路徑被限制在溝槽隔離結(jié)構(gòu)206之間?？梢岳斫猓ぬ鼗O管20可插入在整個管芯上的相鄰的溝槽型M0SFET10之間，從而提高管芯的面積利用率。應(yīng)理解，根據(jù)本發(fā)明一示范實施方式的半導(dǎo)體器件可具有上述特征和優(yōu)點中的一個或者多個，而不一定是全部。圖3A(1)、3A(2)、3A(3)、3B、3C、3D、3E和3F是剖視圖，示出根據(jù)本發(fā)明一示范實施方式的形成集成有溝槽型MOSFET和肖特基二極管的半導(dǎo)體器件的方法。在下面對該示范實施方式的描述中，省略對公知的步驟、工藝、材料、摻雜劑等的描述。而且，本領(lǐng)域技術(shù)人員可以理解，下面描述的步驟能以不同的順序?qū)嵤痪窒抻谙旅骊U述的示例。參照圖3A(1)、3A(2)、3A(3)和!3B，提供η型半導(dǎo)體襯底，并在η型半導(dǎo)體襯底中形成第一溝槽104和第二溝槽204。η型半導(dǎo)體襯底可包括例如η+型半導(dǎo)體襯底101和形成在其上的η—型外延層102?？梢杂兄辽僖韵氯N方法來形成第一溝槽104和第二溝槽 204 如圖3Α(1)和;3Β所示，先形成第二溝槽204，然后形成比第二溝槽204更深的第一溝槽104 ；如圖3AC3)和:3Β所示，先形成第一溝槽104，然后形成比第一溝槽104更淺的第二溝槽204 ；或者如圖3AQ)和:3Β所示，形成多個第二溝槽204，然后通過加深部分第二溝槽 204來形成第一溝槽104。然后如圖3C所示，在第一溝槽104和第二溝槽204中形成柵極絕緣層106和柵極 G。柵極絕緣層106和柵極G可同時形成在第一溝槽104和第二溝槽204中，其形成方法可包括例如先順序形成柵極絕緣層材料和柵極材料，然后通過研磨或蝕刻工藝來去除溝槽之外的柵極絕緣層材料和柵極材料。這里示出了第二溝槽204具有與第一溝槽104中的柵極結(jié)構(gòu)相同的柵極結(jié)構(gòu)的實施例。如前所述，第二溝槽204亦可僅被絕緣材料填充。此時，可以遮蔽第一溝槽104而在第二溝槽204中單獨填充絕緣材料例如二氧化硅。本領(lǐng)域技術(shù)人員可以理解，這里闡述的步驟能以其他順序或者以其他工藝實施， 不限于這里公開的特定細(xì)節(jié)。例如，可以先形成第一溝槽104并在第一溝槽104中形成柵極結(jié)構(gòu)，然后遮蔽第一溝槽104，形成第二溝槽204并在第二溝槽204中形成隔離結(jié)構(gòu)。反之亦可。如圖3D所示，在第二溝槽204的面向第一溝槽104的一側(cè)進(jìn)行離子注入工藝，并進(jìn)行擴散工藝以形成P_型阱摻雜區(qū)103。離子注入不在相鄰第二溝槽204之間的區(qū)域進(jìn)行， 如圖3D所示。所形成的ρ—型阱摻雜區(qū)103的深度可大于第二溝槽204的深度而小于第一溝槽104的深度。如圖所示，ρ_型阱摻雜區(qū)103具有經(jīng)第二溝槽204下方橫向擴散到相鄰第二溝槽204之間的部分η型半導(dǎo)體襯底區(qū)域中的突出部1031。如圖3Ε所示，在ρ—型阱摻雜區(qū)103的表面處形成η+源極區(qū)105。如圖3F所示，在η+源極區(qū)105中形成源極電極108，并且在相鄰第二溝槽204之間的η型半導(dǎo)體襯底上形成肖特基二極管20的正極金屬層202。正極金屬層202可以接觸第二溝槽204中的柵極，且可以電連接到源極電極108。在圖3F中，源極電極108穿透源極105并延伸到ρ—型阱摻雜區(qū)103中。在另一示范實施例中，源極電極108亦可位于源極105的表面上(未示出)。此外，還可以在源極電極108的位于ρ_型阱摻雜區(qū)103中的末端周圍形成P+區(qū)。然后，可通過后續(xù)工藝完成半導(dǎo)體器件的制作。盡管描述了本發(fā)明的示例實施方式，但應(yīng)該理解，本發(fā)明不限于這些示例實施方式，在不脫離權(quán)利要求所限定的本發(fā)明的精神和范圍內(nèi)，本領(lǐng)域技術(shù)人員可以進(jìn)行各種修改和變型。
權(quán)利要求
1.一種半導(dǎo)體器件，包括溝槽型的金屬氧化物半導(dǎo)體場效應(yīng)晶體管，形成于η型半導(dǎo)體襯底中； 集成的肖特基二極管，位于該金屬氧化物半導(dǎo)體場效應(yīng)晶體管旁邊，且包括與該η型半導(dǎo)體襯底接觸的正極金屬層；以及溝槽隔離結(jié)構(gòu)，位于該金屬氧化物半導(dǎo)體場效應(yīng)晶體管和該肖特基二極管之間，從而阻擋該金屬氧化物半導(dǎo)體場效應(yīng)晶體管的P型阱摻雜區(qū)的一部分朝向該肖特基二極管擴散，其中該P型阱摻雜區(qū)具有經(jīng)該溝槽隔離結(jié)構(gòu)下方橫向擴散到該肖特基二極管的靠近該溝槽隔離結(jié)構(gòu)的部分區(qū)域中的突出部。
2.一種半導(dǎo)體器件，集成有溝槽型的金屬氧化物半導(dǎo)體場效應(yīng)晶體管和肖特基二極管，該半導(dǎo)體器件包括η型半導(dǎo)體襯底；P型阱摻雜區(qū)，位于該η型半導(dǎo)體襯底中； η型摻雜區(qū)，位于該ρ型阱摻雜區(qū)的表面處；第一溝槽，穿過該η+型摻雜區(qū)和該ρ型阱摻雜區(qū)向下延伸到該η型半導(dǎo)體襯底中，且具有形成在其中的柵極結(jié)構(gòu)；第二溝槽，位于該P型阱摻雜區(qū)旁邊，并具有形成在其中的溝槽隔離結(jié)構(gòu)以阻擋該P型阱摻雜區(qū)的一部分的橫向擴散；正極金屬層，位于相鄰的兩個第二溝槽之間的該η型半導(dǎo)體襯底上以形成金屬-半導(dǎo)體接觸面，其中該P型阱摻雜區(qū)具有經(jīng)該第二溝槽下方橫向擴散到所述相鄰的兩個第二溝槽之間的η型半導(dǎo)體襯底的部分區(qū)域中的突出部。
3.如權(quán)利要求1或2所述的半導(dǎo)體器件，其中該溝槽隔離結(jié)構(gòu)包括形成在溝槽中的柵極結(jié)構(gòu)。
4.如權(quán)利要求1或2所述的半導(dǎo)體器件，其中該溝槽隔離結(jié)構(gòu)包括形成在溝槽中的絕緣材料。
5.如權(quán)利要求2所述的半導(dǎo)體器件，其中該第二溝槽的深度淺于該第一溝槽。
6.如權(quán)利要求2所述的半導(dǎo)體器件，還包括 源極電極，形成于該η+型摻雜區(qū)中， 其中該正極金屬層電連接到該源極電極。
7.如權(quán)利要求6所述的半導(dǎo)體器件，其中該源極電極穿過該η+型摻雜區(qū)向下延伸到該 P型阱摻雜區(qū)中，且在該源極電極的位于該P型阱摻雜區(qū)中的末端周圍形成有P+區(qū)。
8.一種形成半導(dǎo)體器件的方法，包括 提供Π型半導(dǎo)體襯底；在該η型半導(dǎo)體襯底中形成第一溝槽；在該第一溝槽旁邊的該η型半導(dǎo)體襯底中形成第二溝槽，該第二溝槽比該第一溝槽淺；在該第一溝槽中形成柵極結(jié)構(gòu)；在該第二溝槽中形成溝槽隔離結(jié)構(gòu)；在該第二溝槽的面向該第一溝槽的一側(cè)進(jìn)行離子注入工藝，并進(jìn)行擴散工藝以形成P 型阱摻雜區(qū)，該P型阱摻雜區(qū)的下表面介于該第一溝槽的下端和該第二溝槽的下端之間， 該P型阱摻雜區(qū)具有經(jīng)該第二溝槽下方橫向擴散到相鄰的第二溝槽之間的部分η型半導(dǎo)體襯底區(qū)域中的突出部；在該P型阱摻雜區(qū)的表面處形成η+源極區(qū)； 在該η+源極區(qū)中形成源極電極；以及在相鄰的第二溝槽之間的該η型半導(dǎo)體襯底上形成正極金屬層。
9.如權(quán)利要求8所述的方法，其中該溝槽隔離結(jié)構(gòu)具有與該第一溝槽中的柵極結(jié)構(gòu)相同的結(jié)構(gòu)，且與該第一溝槽中的柵極結(jié)構(gòu)同時形成。
10.如權(quán)利要求8所述的方法，其中該溝槽隔離結(jié)構(gòu)由絕緣材料形成。
全文摘要
本發(fā)明提供一種半導(dǎo)體器件及其制造方法。該半導(dǎo)體器件包括溝槽型的金屬氧化物半導(dǎo)體場效應(yīng)晶體管，形成于n型半導(dǎo)體襯底中；集成的肖特基二極管，位于該金屬氧化物半導(dǎo)體場效應(yīng)晶體管旁邊，且包括與該n型半導(dǎo)體襯底接觸的正極金屬層；以及溝槽隔離結(jié)構(gòu)，位于該金屬氧化物半導(dǎo)體場效應(yīng)晶體管和該肖特基二極管之間，從而阻擋該金屬氧化物半導(dǎo)體場效應(yīng)晶體管的p型阱摻雜區(qū)的一部分朝向該肖特基二極管擴散，其中該p型阱摻雜區(qū)具有經(jīng)該溝槽隔離結(jié)構(gòu)下方橫向擴散到該肖特基二極管的靠近該溝槽隔離結(jié)構(gòu)的部分區(qū)域中的突出部。
文檔編號H01L21/762GK102456690SQ20101052699
公開日2012年5月16日 申請日期2010年10月22日 優(yōu)先權(quán)日2010年10月22日
發(fā)明者張磊, 李鐵生 申請人:成都芯源系統(tǒng)有限公司