專利名稱：Mosfet形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，特別涉及MOSFET形成方法。
背景技術(shù)：
隨著半導(dǎo)體技術(shù)的不斷發(fā)展，集成電路集成化程度越來越高，器件的尺寸也不斷減小。然而器件尺寸的不斷減小導(dǎo)致器件的性能也受到很大的影響。例如，當(dāng)溝道的長度縮小到50nm之下時，器件開始表現(xiàn)出短溝道效應(yīng)，包括載流子遷移率下降、閾值電壓增大以及漏感應(yīng)勢壘下降(DIBL)等問題。為了減少由于尺寸縮小造成的問題，可以通過應(yīng)力技術(shù)來改善溝道區(qū)的應(yīng)力，從而提高載流子的遷移率，提高器件的性能。具體是通過使金屬-氧化物-半導(dǎo)體場效應(yīng)管(MOSFET)的溝道區(qū)產(chǎn)生雙軸應(yīng)力或者單軸應(yīng)變，從而增加溝道區(qū)載流子的遷移速率，提高MOSFET的器件響應(yīng)速度。具體的應(yīng)變存儲技術(shù)的原理是通過在MOS管的柵極下溝道處的硅原子的間距改變，減小載流子通行所受到的阻礙，也就是相當(dāng)于減小了電阻，因而半導(dǎo)體器件發(fā)熱量和能耗都會降低，而運行速度則會得到提升。比如，對于η型MOSFET來說，增大柵極下溝道處的硅原子的間距；對于ρ型MOSFET來說，減小柵極下溝道處的硅原子的間距。在公開號為CN101483190A的中國專利文件中，能夠發(fā)現(xiàn)在溝道區(qū)具有應(yīng)力的MOSFET及其制造方法的更多信息。比如現(xiàn)有技術(shù)公開了一種在溝道區(qū)具有高應(yīng)力的MOSFET及其制造方法，通過蝕刻選擇性地去除源和漏延伸區(qū)，并且在半導(dǎo)體襯底上生長所述源和漏延伸區(qū)中的嵌入的應(yīng)力產(chǎn)生材料，僅須在源和漏的延伸區(qū)中生長嵌入的應(yīng)力產(chǎn)生材料，或者在源和漏延伸區(qū)和重摻雜源和漏區(qū)中生長嵌入的應(yīng)力產(chǎn)生材料，從而提高溝道區(qū)的應(yīng)力，提高器件性能。然而采用該方式形成的M0SFET，由于應(yīng)力產(chǎn)生材料僅位于源極和漏極的延伸區(qū)或重摻雜源極和漏極區(qū)中，其所能引起溝道區(qū)的晶格變形比較有限，對溝道區(qū)的應(yīng)變影響較為有限；而且在上述技術(shù)中，其半導(dǎo)體襯底的縱向漏電流較高。因此，需要一種新的MOS晶體管的形成方法，以便增大溝道區(qū)的應(yīng)變和降低半導(dǎo)體襯底的漏電流。

發(fā)明內(nèi)容
本發(fā)明解決的問題是提供一種溝道區(qū)的應(yīng)變大且半導(dǎo)體襯底的漏電流小的 MOSFET形成方法。為解決上述問題，本發(fā)明提供一種MOSFET形成方法，包括提供半導(dǎo)體襯底，所述半導(dǎo)體襯底表面形成有柵極結(jié)構(gòu)，所述半導(dǎo)體襯底表面、柵極結(jié)構(gòu)側(cè)壁形成有保護層；依次采用等離子體刻蝕去除位于柵極結(jié)構(gòu)兩側(cè)且位于半導(dǎo)體襯底表面的保護層和位于柵極結(jié)構(gòu)兩側(cè)部分半導(dǎo)體襯底，形成開口 ；氧化位于開口側(cè)壁和開口底部的半導(dǎo)體襯底，形成氧化層；去除所述氧化層直至暴露出半導(dǎo)體襯底；在暴露出的半導(dǎo)體襯底表面，采用應(yīng)力層填充去除所述氧化層后的開口。
與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點本發(fā)明提供的MOSFET形成方法氧化位于開口側(cè)壁和開口底部的半導(dǎo)體襯底，并將氧化半導(dǎo)體襯底形成的氧化層去除，在去除氧化層的同時去除位于開口側(cè)壁和開口底部的半導(dǎo)體襯底表面的、等離子體刻蝕時產(chǎn)生的損傷，避免半導(dǎo)體襯底的縱向漏電流的產(chǎn)生；進一步地，本發(fā)明形成的應(yīng)力層部分位于柵極結(jié)構(gòu)下方，增強溝道區(qū)的晶格變形，提高溝道區(qū)的應(yīng)力，提高器件性能。


圖1是本發(fā)明MOSF ET形成方法的流程示意圖；圖2至圖7為本發(fā)明提供的MOSFET形成方法一實施例過程示意圖。
具體實施例方式現(xiàn)有工藝形成的M0SFET，由于應(yīng)力產(chǎn)生材料僅位于源極和漏極的延伸區(qū)或重摻雜源極和漏極區(qū)中，其所能引起溝道區(qū)的晶格變形比較有限，對溝道區(qū)的應(yīng)變影響較為有限； 且在上述工藝形成的MOSFET，MOSFET半導(dǎo)體襯底的縱向漏電流較高。對此，發(fā)明人經(jīng)過大量實驗，發(fā)現(xiàn)所述漏電流產(chǎn)生的原因是在襯底內(nèi)去除源和漏延伸區(qū)時，去除工藝損傷襯底，在襯底內(nèi)形成表面缺陷，后續(xù)嵌入的應(yīng)力產(chǎn)生材料與有損傷的襯底接觸差，導(dǎo)致后續(xù)形成的MOSFET縱向漏電流較高。為此，本發(fā)明的發(fā)明人提出一種改進的MOSFET形成方法，請參考圖1，包括如下步驟步驟S101，提供半導(dǎo)體襯底，所述半導(dǎo)體襯底表面形成有柵極結(jié)構(gòu)，所述半導(dǎo)體襯底表面、柵極結(jié)構(gòu)側(cè)壁形成有保護層。步驟S102，依次采用等離子體刻蝕去除位于柵極結(jié)構(gòu)兩側(cè)且位于半導(dǎo)體襯底表面的保護層和位于柵極結(jié)構(gòu)兩側(cè)部分半導(dǎo)體襯底，形成開口。步驟S103，氧化位于開口側(cè)壁和開口底部的半導(dǎo)體襯底，形成氧化層。步驟S104，去除所述氧化層直至暴露出半導(dǎo)體襯底。步驟S105，在暴露出的半導(dǎo)體襯底表面，采用應(yīng)力層填充去除所述氧化層后的開□。本發(fā)明提供的MOSFET形成方法氧化位于開口側(cè)壁和開口底部的半導(dǎo)體襯底，并將氧化半導(dǎo)體襯底形成的氧化層去除，在去除氧化層的同時去除位于開口側(cè)壁和開口底部的半導(dǎo)體襯底表面的、等離子體刻蝕時產(chǎn)生的損傷；從而降低形成的MOSFET的半導(dǎo)體襯底的漏電流，進一步地，本發(fā)明在去除損傷的同時，形成部分位于柵極結(jié)構(gòu)下方的應(yīng)力層，增強溝道區(qū)的晶格變形，提高溝道區(qū)的應(yīng)力，提高器件性能。下面結(jié)合一具體實施例對本發(fā)明MOSFET形成方法做詳細說明。圖2至圖7為本發(fā)明提供的MOSFET形成方法一實施例過程示意圖。參考圖2，提供半導(dǎo)體襯底100，所述半導(dǎo)體襯底100用于為后續(xù)工藝提供平臺，所述半導(dǎo)體襯底100可以選自N型硅襯底、P型硅襯底、絕緣層上的硅(SOI)等襯底。所述半導(dǎo)體襯底100表面形成有柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括位于半導(dǎo)體襯底 100表面的柵介質(zhì)層110、位于柵介質(zhì)表面的柵電極層120以及位于柵電極層120表面的硬掩膜層130。所述柵極結(jié)構(gòu)的形成方法可以參考現(xiàn)有的柵極結(jié)構(gòu)形成工藝，采用沉積工藝和刻蝕工藝形成，在這里不再贅述。 所述柵極結(jié)構(gòu)還包括形成在柵介質(zhì)層110和柵電極層120側(cè)壁的側(cè)墻121。依舊參考圖2，所述半導(dǎo)體襯底100表面、柵極結(jié)構(gòu)側(cè)壁形成有保護層140。所述保護層140的材料為介電材料，優(yōu)選為氮化硅，所述保護層140用于保護柵極結(jié)構(gòu)，避免在后續(xù)等離子體刻蝕工藝中，等離子體損傷柵極結(jié)構(gòu)的側(cè)壁，所述保護層140的形成工藝為沉積工藝，例如化學(xué)氣相沉積。在本實施例中，側(cè)墻121的側(cè)壁形成有保護層140。在其他的實施例中，也可以直接在柵介質(zhì)層110、柵電極層120和硬掩膜層130的側(cè)壁形成保護層140。參考圖3，依次采用等離子體刻蝕去除位于柵極結(jié)構(gòu)兩側(cè)且位于半導(dǎo)體襯底100 表面的保護層140和部分半導(dǎo)體襯底100，形成開口 101。所述開口 101后續(xù)工藝中會填充應(yīng)力層，從而提高MOSFET的溝道區(qū)的應(yīng)力。但是，采用等離子體刻蝕時，通常會在被刻蝕的器件內(nèi)形成等離子體損失，在本實施例中，等離子體刻蝕部分半導(dǎo)體襯底100，形成開口 101，會在開口 101側(cè)壁和底部的半導(dǎo)體襯底100表面形成損傷。參考圖4，氧化位于開口 101側(cè)壁和開口 101底部的半導(dǎo)體襯底100，形成氧化層 150。所述氧化層150厚度視步驟S102內(nèi)等離子體損傷半導(dǎo)體襯底100的厚度而定，通常等離子體損傷半導(dǎo)體襯底100的表面厚度約為5埃至45埃，為保證后續(xù)步驟完全去除等離子體損傷，本實施例中所述氧化層150厚度為5埃至100埃。所述氧化層150的形成工藝為熱氧化工藝(Thermal Oxidation)、輕等離子體氧化工藝(Soft Plasma Oxidation)或者紫外輔助氧化工藝(UV Photo AssistantOxidation)。還需要說明的是，在執(zhí)行氧化層150的形成工藝時，會氧化5埃至100埃厚度的開口 101側(cè)壁的半導(dǎo)體襯底100，使得形成在開口 101側(cè)壁的氧化成150位于柵極結(jié)構(gòu)下方。參考圖5，去除所述氧化層150直至暴露出半導(dǎo)體襯底100。所述去除工藝為濕法去除，采用稀釋的HF或者HF蒸汽去除所述氧化層150，直至暴露出半導(dǎo)體襯底100。需要說明的是，在執(zhí)行氧化層150的形成工藝時，會氧化5埃至100埃厚度的開口 101側(cè)壁的半導(dǎo)體襯底100，使得形成在開口 101側(cè)壁的氧化成150位于柵極結(jié)構(gòu)下方。同樣地，在去除氧化層150時，也會去除柵極結(jié)構(gòu)下方的氧化層150，為后續(xù)填充部分位于柵極結(jié)構(gòu)下方的應(yīng)力層提供技術(shù)可行性。并且，在去除氧化層150的同時，會將形成在半導(dǎo)體襯底100表面的等離子體損傷
也一并去除。參考圖6，在柵極結(jié)構(gòu)兩側(cè)暴露出的半導(dǎo)體襯底100表面形成填充開口 101 (參見圖5)的應(yīng)力層160。所述應(yīng)力層160用于引起MOSFET的溝道區(qū)的晶格變形，從而提高溝道區(qū)的應(yīng)力。所述應(yīng)力層160的材料為SiGe或者SiC，需要說明的是，當(dāng)形成的MOSFET為η型 M0SFET，應(yīng)力層160的材料為SiC ；當(dāng)形成的MOSFET為ρ型M0SFET，應(yīng)力層160的材料為SiGe應(yīng)力層160的形成工藝為外延工藝，在柵極結(jié)構(gòu)兩側(cè)暴露出的半導(dǎo)體襯底100表面形成填充開口 101 (參見圖5)的應(yīng)力層160。需要說明的是，由于之前步驟中去除了等離子體損傷，本步驟的應(yīng)力層160與表面沒有損傷的半導(dǎo)體襯底100之間接觸性能良好，且有部分應(yīng)力層160位于柵極結(jié)構(gòu)下方， 增強溝道區(qū)的晶格變形，提高溝道區(qū)的應(yīng)力，提高器件性能。參考圖7，去除保護層140和硬掩膜層130。在本實施例中，所述保護層140與硬掩膜層130選用同樣的材料氮化硅，可以在同
一濕法去除工藝中去除。后續(xù)步驟還可以參考現(xiàn)有技術(shù)形成源極區(qū)和漏極區(qū)，在這里就不在贅述。本發(fā)明提供的MOSFET形成方法氧化位于開口側(cè)壁和開口底部的半導(dǎo)體襯底，并將氧化半導(dǎo)體襯底形成的氧化層去除，在去除氧化層的同時去除位于開口側(cè)壁和開口底部的半導(dǎo)體襯底表面的、等離子體刻蝕時產(chǎn)生的損傷，避免半導(dǎo)體襯底的縱向漏電流的產(chǎn)生； 進一步地，本發(fā)明形成的應(yīng)力層部分位于柵極結(jié)構(gòu)下方，增強溝道區(qū)的晶格變形，提高溝道區(qū)的應(yīng)力，提高器件性能。雖然本發(fā)明已以較佳實施例披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準。
權(quán)利要求
1.一種MOSFET形成方法，其特征在于，包括提供半導(dǎo)體襯底，所述半導(dǎo)體襯底表面形成有柵極結(jié)構(gòu)，所述半導(dǎo)體襯底表面、柵極結(jié)構(gòu)側(cè)壁形成有保護層；依次采用等離子體刻蝕去除位于柵極結(jié)構(gòu)兩側(cè)且位于半導(dǎo)體襯底表面的保護層和位于柵極結(jié)構(gòu)兩側(cè)部分半導(dǎo)體襯底，形成開口 ；氧化位于開口側(cè)壁和開口底部的半導(dǎo)體襯底，形成氧化層； 去除所述氧化層直至暴露出半導(dǎo)體襯底；在暴露出的半導(dǎo)體襯底表面，采用應(yīng)力層填充去除所述氧化層后的開口。
2.如權(quán)利要求1所述的MOSFET形成方法，其特征在于，所述氧化工藝為熱氧化工藝、輕等離子體氧化工藝或者紫外輔助氧化工藝。
3.如權(quán)利要求1所述的MOSFET形成方法，其特征在于，所述氧化層的厚度為5埃至100埃。
4.如權(quán)利要求1所述的MOSFET形成方法，其特征在于，去除所述氧化層的工藝為濕法去除。
5.如權(quán)利要求4所述的MOSFET形成方法，其特征在于，所述濕法去除為采用稀釋的HF 或者HF蒸汽去除。
6.如權(quán)利要求1所述的MOSFET形成方法，其特征在于，所述應(yīng)力層的材料為SiGe或者SiC0
7.如權(quán)利要求1所述的MOSFET形成方法，其特征在于，當(dāng)MOSFET為η型M0SFET，應(yīng)力層的材料為SiC ；當(dāng)MOSFET為P型MOSFET，應(yīng)力層的材料為SiGe。
全文摘要
一種MOSFET形成方法，包括提供半導(dǎo)體襯底，所述半導(dǎo)體襯底表面形成有柵極結(jié)構(gòu)，所述半導(dǎo)體襯底表面、柵極結(jié)構(gòu)側(cè)壁形成有保護層；依次采用等離子體刻蝕去除位于柵極結(jié)構(gòu)兩側(cè)且位于半導(dǎo)體襯底表面的保護層和位于柵極結(jié)構(gòu)兩側(cè)部分半導(dǎo)體襯底，形成開口；氧化位于開口側(cè)壁和開口底部的半導(dǎo)體襯底，形成氧化層；去除所述氧化層直至暴露出半導(dǎo)體襯底；在柵極結(jié)構(gòu)兩側(cè)暴露出的半導(dǎo)體襯底表面形成填充開口的應(yīng)力層。本發(fā)明形成的MOSFET半導(dǎo)體襯底的漏電流小且溝道區(qū)的應(yīng)力大，器件性能優(yōu)良。
文檔編號H01L21/311GK102446766SQ20101051196
公開日2012年5月9日 申請日期2010年10月12日 優(yōu)先權(quán)日2010年10月12日
發(fā)明者何有豐, 何永根 申請人:中芯國際集成電路制造(北京)有限公司