專利名稱：制作半導(dǎo)體器件結(jié)構(gòu)的線接觸孔的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制作工藝，特別涉及制作半導(dǎo)體器件結(jié)構(gòu)的線接觸孔的方法。
背景技術(shù)：
在半導(dǎo)體集成電路制造過程中，接觸孔的形成是技術(shù)上重要的一環(huán)。接觸孔是連接前道晶體管單元和后道金屬配線的通道，既要連接晶體管的柵極，又要連接到源/漏極， 因此它的最小直徑(關(guān)鍵尺寸⑶)對(duì)于器件的性能影響非常重要。然而隨著半導(dǎo)體工藝的進(jìn)步和微電子器件的微小化，單一芯片上的半導(dǎo)體器件的密度越來越大，相對(duì)地各器件之間的間隔也越來越小。這使得接觸孔的最小直徑越來越小， 其接觸孔刻蝕工藝的制作難度越來越高。現(xiàn)有技術(shù)中制作接觸孔的方法是，利用圖案化的光刻膠層刻蝕下方的掩膜層和層間介質(zhì)層，進(jìn)而形成接觸孔。而在45納米節(jié)點(diǎn)的工藝下，接觸孔刻蝕的直徑必須在55納米至40納米之間，若采用上述單層的掩膜層和層間介質(zhì)層制備的接觸孔，其最小直徑常常不符合要求。相應(yīng)地，業(yè)界通過增加掩膜層的厚度，進(jìn)而制備符合要求的接觸孔的最小直徑，卻導(dǎo)致接觸孔的側(cè)壁傾斜度較大，即接觸孔的側(cè)壁截面類似于鈍角較大的梯形結(jié)構(gòu)，使最后獲取的層間介質(zhì)層的上開口較大，接觸孔刻蝕的間距(即兩鄰近接觸孔中心點(diǎn)間的距離)變得越來越小，導(dǎo)致相鄰接觸孔之間易形成短路，進(jìn)而使具有接觸孔的器件失效。如下圖IA至圖ID所示的現(xiàn)有技術(shù)的方法制備半導(dǎo)體器件結(jié)構(gòu)的線接觸孔的剖面圖。如圖IA所示，提供具有柵極結(jié)構(gòu)102的前端器件層結(jié)構(gòu)100，在前端器件層結(jié)構(gòu) 100中，柵極結(jié)構(gòu)102的兩側(cè)的襯底中分別形成有有源區(qū)如源區(qū)/漏區(qū)101。另外該襯底的表面依序形成有刻蝕停止層103，層間介質(zhì)層104。參照?qǐng)DIB所示，在層間介質(zhì)層104的表面依序形成掩膜層105和光刻膠層。圖案化所述光刻膠層，使其暴露出線接觸孔的位置即第一開口 110，形成圖案化的光刻膠層 106。該掩膜層105為抗反射層(BARC層)。參照?qǐng)DIC所示，以圖案化的光刻膠層106為掩膜，采用干法刻蝕方式對(duì)第一開口 110下方的掩膜層105進(jìn)行刻蝕，以打開掩膜層105，形成具有第二開口 111的掩膜層105’即圖案化的掩膜層105’，該第二開口 111的下方曝露出層間介質(zhì)層104的表面。接著，參照?qǐng)DID所示，以圖案化的掩膜層105’，刻蝕所述層間介質(zhì)層104，形成具有線接觸孔112的半導(dǎo)體器件結(jié)構(gòu)。然而，在實(shí)際的工藝中，光刻膠層106和抗反射層105之間需要符合一定的比值關(guān)系，即抗反射層105和光刻膠層106不能夠無限制的增厚。若制備的線接觸孔的直徑符合工藝要求，則需要的光刻膠層相對(duì)較薄，而對(duì)于較薄的光刻膠層而言，抗反射層不能做的太厚，進(jìn)而使得圖案化的掩膜層105’的底部直徑不能夠滿足實(shí)際的工藝要求。如導(dǎo)致第二開口 111的底部最小直徑相對(duì)較寬，若進(jìn)一步對(duì)該第二開口 111下方的層間介質(zhì)層進(jìn)行刻蝕， 必然導(dǎo)致最后獲取的線接觸孔的直徑不符合工藝要求(如圖ID所示，CD較大)。另外，若增加光刻膠層106的厚度，還可能出現(xiàn)光刻膠層的倒塌現(xiàn)象。采用較寬的線接觸孔在后續(xù)的金屬線層互連工藝中，容易導(dǎo)致器件短路，使得器件失效。因此，需要一種改進(jìn)的形成接觸孔的方法，以減小接觸孔的直徑。

發(fā)明內(nèi)容
在發(fā)明內(nèi)容部分中引入了一系列簡化形式的概念，這將在具體實(shí)施方式
部分中進(jìn)一步詳細(xì)說明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。為了解決上述的問題，本發(fā)明提出了一種制作半導(dǎo)體器件結(jié)構(gòu)的線接觸孔的方法，該方法包括下列步驟提供前端器件層結(jié)構(gòu)，該前端器件層結(jié)構(gòu)包括具有柵極結(jié)構(gòu)的襯底，和形成襯底中位于該柵極結(jié)構(gòu)兩側(cè)的有源區(qū)，在所述襯底的表面依序形成有刻蝕停止層和層間介質(zhì)層；在所述層間介質(zhì)層的表面形成堆疊掩膜層，在所述堆疊掩膜層中對(duì)應(yīng)于所述有源區(qū)的位置處刻蝕形成開口 ；在所述開口的側(cè)壁和底部形成聚合物層，使所述開口的底部直徑達(dá)到目標(biāo)值；去除所述開口底部的所述聚合物層，以帶有所述開口的堆疊掩膜層為掩膜，刻蝕所述層間介質(zhì)層，形成所述半導(dǎo)體器件結(jié)構(gòu)的線接觸孔。根據(jù)本發(fā)明的一個(gè)方面，所述堆疊掩膜層的厚度為2000埃至3500埃。根據(jù)本發(fā)明的另一個(gè)方面，所述堆疊掩膜層包括抗反射層和ODL層，或者包括抗反射層和APF層。根據(jù)本發(fā)明的另一個(gè)方面，所述刻蝕所述堆疊掩膜層形成開口的刻蝕方式為豎直向下的干法刻蝕方式。根據(jù)本發(fā)明的另一個(gè)方面，所述干法刻蝕的刻蝕氣體包含氮?dú)夂蜌錃?。根?jù)本發(fā)明的另一個(gè)方面，所述氮?dú)夂蜌錃獾捏w積比為1 1至2 1。根據(jù)本發(fā)明的另一個(gè)方面，所述去除所述開口底部的所述聚合物層的刻蝕方式是豎直向下的干法刻蝕方式。根據(jù)本發(fā)明的另一個(gè)方面，所述干法刻蝕的刻蝕氣體為包含C0、0)2或SA和A的刻蝕氣體。根據(jù)本發(fā)明的另一個(gè)方面，所述CO、CO2或SA和A的體積比為1 6至1 10。根據(jù)本發(fā)明的另一個(gè)方面，所述目標(biāo)值為40nm至50nm。本發(fā)明通過改進(jìn)刻蝕掩膜層的方法，使得形成于層間介質(zhì)層上方的第二開口的底部直徑能夠較好的符合實(shí)際的工藝的接觸孔的直徑的需求。首先，本發(fā)明通過增加位于抗反射層和層間介質(zhì)層之間的ODL層以增厚掩膜層，由此可以有效地降低抗反射層上方的光刻膠層的厚度，進(jìn)而可以刻蝕掩膜層使其形成的第二開口的底部直徑很小。另外本發(fā)明形成第二開口的步驟中使用不包含氧氣的刻蝕氣體，能夠有效地在第二開口的側(cè)壁上形成聚合物層，以使第二開口的底部直徑更小，進(jìn)而采用具有第二開口的掩膜層制備后續(xù)的接觸孔，可以獲得符合工藝要求的接觸孔的半導(dǎo)體器件結(jié)構(gòu)，由此避免了現(xiàn)有技術(shù)中提及的器件結(jié)構(gòu)中接觸孔短路的問題，有效地提高了制備半導(dǎo)體器件結(jié)構(gòu)的良品率。


本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來解釋本發(fā)明的原理。在附圖中，
圖IA至圖ID為使用現(xiàn)有技術(shù)的方法制備具有線接觸孔的半導(dǎo)體器件結(jié)構(gòu)的剖面圖；圖2A至圖2E是根據(jù)本發(fā)明的方法的一個(gè)實(shí)施例制備具有線接觸孔的半導(dǎo)體器件結(jié)構(gòu)的示意圖；圖3為采用本發(fā)明的方法的一個(gè)實(shí)施例制備的具有線接觸孔的半導(dǎo)體器件的SEM 示意圖；圖4為通過本發(fā)明的方法制備具有線接觸孔的半導(dǎo)體器件結(jié)構(gòu)的步驟流程圖。
具體實(shí)施例方式在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對(duì)本發(fā)明更為徹底的理解。然而，對(duì)于本領(lǐng)域技術(shù)人員來說顯而易見的是，本發(fā)明可以無需一個(gè)或多個(gè)這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對(duì)于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。為了徹底了解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟。顯然，本發(fā)明的施行并不限定于半導(dǎo)體領(lǐng)域的技術(shù)人員所熟習(xí)的特殊細(xì)節(jié)。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下， 然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。圖2A至圖2E是根據(jù)本發(fā)明的方法的一個(gè)實(shí)施例制備具有線接觸孔的半導(dǎo)體器件結(jié)構(gòu)的示意圖。如圖2A所示，提供具有柵極結(jié)構(gòu)202的前端器件層結(jié)構(gòu)200。在前端器件層結(jié)構(gòu) 200中，柵極結(jié)構(gòu)202兩側(cè)的襯底上分別形成有有源區(qū)，如源極/漏極201。所述襯底的表面依序形成有刻蝕停止層203和層間介質(zhì)層204。如圖2B所示，在所述層間介質(zhì)層204的表面形成堆疊掩膜層205，且在該堆疊掩膜層205的表面形成光刻膠層。接著，圖案化光刻膠層形成圖案化的光刻膠層206，所述圖案化的光刻膠層206具有對(duì)應(yīng)于所述有源區(qū)201的第一開口 210，該第一開口 210的下方暴露出所述堆疊掩膜層205的表面。其中，光刻膠層的厚度為1500埃至3000埃，且第一開口 210的直徑為55nm至40nm之間，優(yōu)選地光刻膠層的厚度依據(jù)實(shí)際工藝中線接觸孔的直徑寬度進(jìn)行設(shè)定，其能夠設(shè)定滿足45納米節(jié)點(diǎn)以下的工藝要求即可。例如，在45納米節(jié)點(diǎn)工藝下，最小直徑值的范圍可為45nm左右。在本實(shí)施例中，所述堆疊掩膜層205的可以包括抗反射層(BARC層)和ODL層，或者抗反射層(DARC層)和APF層。所述堆疊掩膜層205 的厚度約為2000埃至3500埃，其中所述抗反射層(BARC層或DARC層)的厚度為500埃至 1000埃。該ODL層/APF層的厚度可為1500埃至3000埃，并且抗反射層(BARC層或DARC 層)位于堆疊掩膜層205的最上方直接接觸光刻膠層。如圖2C所示，采用所述圖案化的光刻膠層206為掩膜，刻蝕所述堆疊掩膜層205 形成第二開口 211，所述第二開口 211的側(cè)壁和底部形成聚合物層207，且使所述第二開口 211的底部直徑達(dá)到目標(biāo)值。優(yōu)選地，本實(shí)施例中刻蝕所述堆疊掩膜層205形成第二開口 211的刻蝕方式為豎直向下的干法刻蝕方式，其刻蝕氣體為包含氮?dú)夂蜌錃獾目涛g氣體。所述氮?dú)夂蜌錃獾捏w積比為1 1至2 1。相應(yīng)地，所述形成第二開口的過程中的刻蝕氣體的壓力在IOmT至 30mT,電源功率偏壓50至200W。本實(shí)施例中主要是通過控制電源功率可以控制刻蝕速率，即電源偏壓使電場(chǎng)方向垂直于襯底方向。在本實(shí)施例中，第二開口的上部直徑為50nm左右，其下部直徑(即目標(biāo)值)大約為40nm至50nm。如圖2D所示，去除所述第二開口 211中的底部的所述聚合物層207’，形成圖案化的堆疊掩膜層205’。其中，去除所述聚合物層207’的刻蝕方式是豎直向下的干法刻蝕方式，其刻蝕氣體為包含co、(X)2或SA和A組成的刻蝕氣體，以及所述co、o)2或SA和仏的體積比為1 6至1 10。相應(yīng)地，配合該過程的電源功率偏壓為300W至500W。當(dāng)然，圖案化的堆疊掩膜層205’中的底部直徑(如圖中第三開口 212的底部直徑)等同于該第二開口 211的下部直徑，大約為40nm至50nm。該圖2D所示得刻蝕步驟主要是用于去除第二開口 211底部的聚合物層。如圖2E所示，以所述圖案化的堆疊掩膜層205’為掩膜，刻蝕所述層間介質(zhì)層204， 形成所述半導(dǎo)體器件結(jié)構(gòu)的線接觸孔213。由上述方法形成的線接觸孔的半導(dǎo)體器件結(jié)構(gòu)能夠有效降低發(fā)生短路的幾率。另外，采用上述方法制備的線接觸孔213的直徑在實(shí)際工藝的誤差范圍之內(nèi)。如圖3所示，圖3為采用本發(fā)明的方法的一個(gè)實(shí)施例制備的具有線接觸孔的半導(dǎo)體器件的SEM示意圖；可以從圖中很明顯的看出線接觸孔是上下一致的，且該線接觸孔的直徑相對(duì)很小，符合實(shí)際的工藝要求。參照?qǐng)D4所示，圖4為通過本發(fā)明的方法制備具有線接觸孔的半導(dǎo)體器件結(jié)構(gòu)的步驟流程圖，具體步驟包括步驟401 提供前端器件層結(jié)構(gòu)，該前端器件層結(jié)構(gòu)包括具有柵極結(jié)構(gòu)的襯底，和形成襯底中位于該柵極結(jié)構(gòu)兩側(cè)的有源區(qū)，在所述襯底的表面依序形成有刻蝕停止層和層間介質(zhì)層；步驟402 在所述層間介質(zhì)層的表面形成堆疊掩膜層，在所述堆疊掩膜層中對(duì)應(yīng)于所述有源區(qū)的位置處刻蝕形成開口；步驟403 在所述開口的側(cè)壁和底部形成聚合物層，使所述開口的底部直徑達(dá)到目標(biāo)值；步驟404 去除所述開口底部的所述聚合物層，步驟405 以帶有所述開口的堆疊掩膜層為掩膜，刻蝕所述層間介質(zhì)層，形成所述半導(dǎo)體器件結(jié)構(gòu)的線接觸孔。根據(jù)如上所述的實(shí)施例制作的具有線接觸孔的半導(dǎo)體器件結(jié)構(gòu)可應(yīng)用于多種集成電路(IC)中。根據(jù)本發(fā)明的IC例如是存儲(chǔ)器電路，如隨機(jī)存取存儲(chǔ)器(RAM)、動(dòng)態(tài) RAM(DRAM)、同步DRAM (SDRAM)、靜態(tài)RAM(SRAM)、或只讀存儲(chǔ)器(ROM)、射頻電路等等。根據(jù)本發(fā)明的IC還可以是邏輯器件，如可編程邏輯陣列(PLA)、專用集成電路(ASIC)、合并式 DRAM邏輯集成電路(掩埋式DRAM)或任意其他電路器件。根據(jù)本發(fā)明的IC芯片可用于例如用戶電子產(chǎn)品，如個(gè)人計(jì)算機(jī)、便攜式計(jì)算機(jī)、游戲機(jī)、蜂窩式電話、個(gè)人數(shù)字助理、攝像機(jī)、數(shù)碼相機(jī)、手機(jī)等各種電子產(chǎn)品中，尤其是射頻產(chǎn)品中。本發(fā)明已經(jīng)通過上述實(shí)施例進(jìn)行了說明，但應(yīng)當(dāng)理解的是，上述實(shí)施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實(shí)施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實(shí)施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。本發(fā)明的保護(hù)范圍由附屬的權(quán)利要求書及其等效范圍所界定。
權(quán)利要求
1.一種制作半導(dǎo)體器件結(jié)構(gòu)的線接觸孔的方法，其特征在于提供前端器件層結(jié)構(gòu)，該前端器件層結(jié)構(gòu)包括具有柵極結(jié)構(gòu)的襯底，和形成襯底中位于該柵極結(jié)構(gòu)兩側(cè)的有源區(qū)，在所述襯底的表面依序形成有刻蝕停止層和層間介質(zhì)層；在所述層間介質(zhì)層的表面形成堆疊掩膜層，在所述堆疊掩膜層中對(duì)應(yīng)于所述有源區(qū)的位置處刻蝕形成開口；在所述開口的側(cè)壁和底部形成聚合物層，使所述開口的底部直徑達(dá)到目標(biāo)值； 去除所述開口底部的所述聚合物層；以帶有所述開口的堆疊掩膜層為掩膜，刻蝕所述層間介質(zhì)層，形成所述半導(dǎo)體器件結(jié)構(gòu)的線接觸孔。
2.如權(quán)利要求1所述的方法，其特征在于，所述堆疊掩膜層的厚度為2000埃至3500埃。
3.如權(quán)利要求1所述的方法，其特征在于，所述堆疊掩膜層包括抗反射層和ODL層，或者包括抗反射層和APF層。
4.如權(quán)利要求1所述的方法，其特征在于，所述刻蝕所述堆疊掩膜層形成開口的刻蝕方式為豎直向下的干法刻蝕方式。
5.如權(quán)利要求4所述的方法，其特征在于，所述干法刻蝕的刻蝕氣體包含氮?dú)夂蜌錃狻?br> 6.如權(quán)利要求5所述的方法，其特征在于，所述氮?dú)夂蜌錃獾捏w積比為1 1至2 1。
7.如權(quán)利要求1所述的方法，其特征在于，所述去除所述開口底部的所述聚合物層的刻蝕方式是豎直向下的干法刻蝕方式。
8.如權(quán)利要求7所述的方法，其特征在于，所述干法刻蝕的刻蝕氣體為包含CO、CO2或 SO2和&的刻蝕氣體。
9.如權(quán)利要求8所述的方法，其特征在于，所述CO、0)2或502和02的體積比為1 6 至 1 10。
10.如權(quán)利要求1所述的方法，其特征在于，所述目標(biāo)值為40nm至50nm。
全文摘要
本發(fā)明提出了一種制作半導(dǎo)體器件結(jié)構(gòu)的線接觸孔的方法，該方法包括下列步驟提供前端器件層結(jié)構(gòu)，該前端器件層結(jié)構(gòu)包括具有柵極結(jié)構(gòu)的襯底，和形成襯底中位于該柵極結(jié)構(gòu)兩側(cè)的有源區(qū)，在所述襯底的表面依序形成有刻蝕停止層和層間介質(zhì)層；在所述層間介質(zhì)層的表面形成堆疊掩膜層，在所述堆疊掩膜層中對(duì)應(yīng)于所述有源區(qū)的位置處刻蝕形成開口；在所述開口的側(cè)壁和底部形成聚合物層，使所述開口的底部直徑達(dá)到目標(biāo)值；去除所述開口底部的所述聚合物層，以帶有所述開口的堆疊掩膜層為掩膜，刻蝕所述層間介質(zhì)層，形成所述半導(dǎo)體器件結(jié)構(gòu)的線接觸孔。本發(fā)明的方法避免了現(xiàn)有器件結(jié)構(gòu)中接觸孔短路的問題，有效地提高了制備半導(dǎo)體器件結(jié)構(gòu)的良品率。
文檔編號(hào)H01L21/768GK102403266SQ20101028814
公開日2012年4月4日 申請(qǐng)日期2010年9月17日 優(yōu)先權(quán)日2010年9月17日
發(fā)明者韓秋華, 黃敬勇 申請(qǐng)人:中芯國際集成電路制造(上海)有限公司