專利名稱：半導(dǎo)體裝置及場效應(yīng)晶體管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明 涉及晶體管，尤其涉及一種具有隔離結(jié)構(gòu)的鰭式場效應(yīng)晶體管。
背景技術(shù)：
半導(dǎo)體裝置廣泛使用于例如電腦、手機(jī)等等電子裝置中。半導(dǎo)體裝置包含集成 電路，借由沉積多種形態(tài)的材料薄膜于半導(dǎo)體晶片上，并將這些材料薄膜圖案化而形成集 成電路。這些集成電路包含場效應(yīng)晶體管(FET)，例如金屬氧化物半導(dǎo)體場效應(yīng)晶體管 (MOSFET)。半導(dǎo)體產(chǎn)業(yè)的目標(biāo)為持續(xù)縮減各個(gè)金屬氧化物半導(dǎo)體場效應(yīng)晶體管的尺寸及 增進(jìn)其處理速度。為了達(dá)成此目標(biāo)，目前已發(fā)展出三維(3D)或非平面晶體管結(jié)構(gòu)，例 如鰭式場效應(yīng)晶體管，(FINFET)、多柵極晶體管或環(huán)繞式柵極晶體管(gate-all-around transistor)，以應(yīng)用于次22納米的晶體管節(jié)點(diǎn)(transistor nodes)。這些晶體管不僅增 進(jìn)單位密度，也增進(jìn)了溝道的柵極控制。然而，鰭式場晶體管的制造極為復(fù)雜且需克服許多難題，其中一項(xiàng)挑戰(zhàn)為形成無 凹陷(recess-free)的隔離結(jié)構(gòu)。在形成隔離結(jié)構(gòu)的早期階段時(shí)，凹陷即可能形成于介電 材料中。圖IA至圖IC顯示用于鰭式場效應(yīng)晶體管100的傳統(tǒng)隔離結(jié)構(gòu)于各種制造階段的 剖面圖，凹陷126b出現(xiàn)在隔離結(jié)構(gòu)120中。圖IA顯示蝕刻基材102以形成分離多個(gè)鰭式 結(jié)構(gòu)110的溝槽122，接著，再以例如高密度等離子體(HDP)氧化物、四乙氧基硅烷(TEOS) 氧化物等介電材料124填充這些溝槽122而形成隔離結(jié)構(gòu)(如圖IB所示)。由于溝槽122 的高深寬比，介電材料124可能會含有多個(gè)深細(xì)縫/凹陷(slims/recesses) 126a。圖IC 顯示在移除介電材料124的上部期間或之后，可能會沿著這些深細(xì)縫/凹陷126a形成凹陷 126b于隔離結(jié)構(gòu)120中。這些凹陷126b將會于各種情況下造成問題。例如，這些隔離結(jié)構(gòu) 120中的凹陷216b可在隨后工藝中成為多晶硅或金屬的儲存空間，因而降低裝置的穩(wěn)定性 及/或使裝置失效。

發(fā)明內(nèi)容
為了解決現(xiàn)有技術(shù)的問題，本發(fā)明提供一種半導(dǎo)體裝置，包括一基材，包含一主 要表面；多個(gè)鰭式結(jié)構(gòu)，突出此基材的此主要表面，其中每個(gè)鰭式結(jié)構(gòu)均包含一借由一過渡 位置所分離的一上部及一下部，此過渡位置位于此鰭式結(jié)構(gòu)的側(cè)壁與此基材的此主要表面 夾角85度之處，其中此上部具有與此基材的此主要表面實(shí)質(zhì)上垂直的側(cè)壁及一具有第一 寬度的頂面，其中此下部在此上部的兩側(cè)具有漸窄側(cè)壁，且此下部具有一底部，其中此底部 具有一第二寬度大于此第一寬度；以及多個(gè)隔離結(jié)構(gòu)，位于此些鰭式結(jié)構(gòu)之間，其中每個(gè)隔 離結(jié)構(gòu)均自此基材的此主要表面延伸至此過渡位置上方的一點(diǎn)。本發(fā)明也提供一種場效應(yīng)晶體管，包括一基材，包含一主要表面；一鰭式結(jié)構(gòu)， 突出此基材的此主要表面并沿一縱向延伸，其中此鰭式結(jié)構(gòu)包含一與此縱向垂直的剖面， 其中此剖面包含一借由一過渡位置所分離的一上部及一下部，此過渡位置位于此鰭式結(jié)構(gòu)的側(cè)壁與此基材的此主要表面夾角85度之處，其中此上部具有與此基材的此主要表面實(shí) 質(zhì)上垂直的側(cè)壁及一具有第一寬度的頂面，其中此下部在此上部的兩側(cè)具有漸窄側(cè)壁，且 此下部具有一底部，此底部具有一第二寬度大于此第一寬度，其中此上部包含一第一縱向 部分、一第二縱向部分及位于此第一縱向部分及此第二縱向部分之間的一第三縱向部分； 一溝道區(qū)域，位于此上部的此第三縱向部分中一柵極結(jié)構(gòu)，位于此溝道區(qū)域上；一硅化物 層，位于此第一及此第二縱向部分中，形成源極/漏極區(qū)；以及一隔離結(jié)構(gòu)，圍繞此鰭式結(jié) 構(gòu)，其中此隔離結(jié)構(gòu)自此基 材的此主要表面延伸至此過渡位置上方的一點(diǎn)。本發(fā)明可用以形成或制造用于無隔離凹陷的鰭式場效應(yīng)晶體管的鰭式結(jié)構(gòu)。為讓本發(fā)明的上述和其他目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特舉出優(yōu)選實(shí)施 例，并配合所附附圖，作詳細(xì)說明如下


圖IA 圖IC顯示用于鰭式場效應(yīng)晶體管的傳統(tǒng)隔離結(jié)構(gòu)的各種制造階段，具有 凹陷存在于隔離結(jié)構(gòu)中；圖2A至圖2H顯示依照本發(fā)明實(shí)施例在基材上制造鰭式場效應(yīng)晶體管，于各種制 造階段的剖面圖；圖21顯示使用圖2A至圖2H所示步驟所制造的鰭式場效應(yīng)晶體管的立體圖；以及圖3A至圖3D顯示使用如圖2A至圖2H的步驟制造的具有多個(gè)隔離結(jié)構(gòu)的完整鰭 式場效應(yīng)晶體管裝置，其中圖3A顯示一立體圖，且圖3B至圖3D各自顯示沿著圖3A的對應(yīng) 線段的剖面圖。其中，附圖標(biāo)記說明如下100 鰭式場效應(yīng)晶體管102 基材110 鰭式結(jié)構(gòu)120 隔離結(jié)構(gòu)122 溝槽124 介電材料126a 凹陷126b 凹陷200 鰭式場效應(yīng)晶體管202 基材202a 主要表面202b 基材表面204 墊氧化層206 硬掩模層208 開口 210 鰭式結(jié)構(gòu)210a 上部210b 下部210c 頂面2IOd 過渡位置2IOe 底部2IOg 縱向2IOga 第一縱向部分2IOgb 第二縱向部分210gc 第三縱向部分212 夾角214 夾角216a 第一寬度216b 第一偏移距離216c 第三偏移距離218a 第二寬度218b 第二偏移距離220 隔離結(jié)構(gòu)222 溝槽224 介電材料224a 點(diǎn)
226a 淺縫隙226b 淺縫隙226c 淺縫 隙300 鰭式場效應(yīng)晶體管320 柵極結(jié)構(gòu)320a 柵極電極320b 柵極絕緣層330 溝道區(qū)
具體實(shí)施例方式本發(fā)明接下來將會提供許多不同的實(shí)施例以實(shí)施本發(fā)明中不同的特征。各特定實(shí) 施例中的組成及配置將會在以下作描述以簡化本發(fā)明。這些為實(shí)施例并非用于限定本發(fā) 明。此外，一第一元件形成于一第二元件“上方”、“之上”、“之下”或“上”可包含實(shí)施例中的 該第一元件與第二元件直接接觸，或也可包含該第一元件與第二元件之間還有其他額外元 件使該第一元件與第二元件無直接接觸。此外，在本發(fā)明的各種舉例的圖示及實(shí)施例中，參 考標(biāo)記可能會有所重復(fù)以使表達(dá)能清晰簡潔，但不代表各實(shí)施例及/或圖示間有所關(guān)聯(lián)。 各種元件可能以任意不同比例顯示以使圖示清晰簡潔。圖2A至圖2H顯示依照本發(fā)明實(shí)施例在一基材上制造鰭式場效應(yīng)晶體管，于各種 制造階段的剖面圖，及圖21顯示使用圖2A至圖2H所示步驟所制造的鰭式場效應(yīng)晶體管的 立體圖?？芍氖牵捠綀鲂?yīng)晶體管200的部分元件可由一般的互補(bǔ)式金屬氧化物半導(dǎo) 體(CMOS)技術(shù)工藝制造，及因此某些工藝在此僅簡略描述。此外，圖2A至圖2H已作簡化 以使本發(fā)明的概念易于明了。例如，雖然圖示中僅顯示鰭式場效應(yīng)晶體管200，集成電路中 也可包含其他裝置，例如電阻、電容、電感、熔絲等。參見圖2A，鰭式場效應(yīng)晶體管200可包含半導(dǎo)體基材202，例如硅基材?；蛘?，基 材202可包含鍺化硅、砷化鎵或其他合適半導(dǎo)體材料。基材202可還包含其他元件，例如各 種摻雜區(qū)域、深埋層及/或外延層。此外，基材202可為絕緣層上覆半導(dǎo)體，例如絕緣層上 覆硅(SOI)。在其他實(shí)施例中，半導(dǎo)體基材202可包含摻雜的外延層、梯度半導(dǎo)體層及/或 還包含一半導(dǎo)體層覆于另一不同形態(tài)的半導(dǎo)體層上，例如硅層覆于鍺化硅層上。在其他實(shí) 施例中，化合物半導(dǎo)體基材202可包含多層的硅基材，或硅基材可包含多層的化合物半導(dǎo) 體基材。參見圖2A，墊氧化層204形成于基材202的頂面上。墊氧化層204較佳為由熱氧 化工藝所生長形成的氧化硅，厚度為約80至150人。例如，墊氧化層可由快速熱氧化(RTO) 工藝或含氧的傳統(tǒng)退火工藝生長形成。硬掩模層206，例如氮化硅或氮氧化硅層，形成于墊 氧化層204上。硬掩模層206可由例如化學(xué)氣相沉積(CVD)工藝或低壓化學(xué)氣相沉積工藝 (LPCVD)形成。所形成的硬掩模層206厚度較佳為約600至1500 A。參見圖2B，形成硬掩模層206之后，形成圖案化光敏層(未顯示)于硬掩模層206 上?？墒褂美绶磻?yīng)性離子蝕刻(RIE)或高密度等離子體(HDP)工藝以各向異性蝕刻對硬 掩模層206及墊氧化層204蝕刻，以形成開口 208于硬掩模層206及墊氧化層204中，暴露 部分的基材202。參見圖2C，可使用第一蝕刻工藝蝕刻基材202，以形成突出基材202的主要表面 202a的鰭式結(jié)構(gòu)210的上部210a。第一蝕刻工藝可在例如電源功率約550至650瓦、偏壓 功率約55至65瓦、壓力約2至IOmTorr的條件下，使用二氟甲烷、六氟化硫、氮?dú)饧昂?作為蝕刻氣體進(jìn)行?；?02包含一平行于基材表面202b的主要表面202a。每個(gè)鰭式結(jié)構(gòu)210的上部210a均具有側(cè)壁，且此側(cè)壁實(shí)質(zhì)上垂直于基材202的主要表面202a及頂面 210c。參見圖2D，可使用第二蝕刻工藝進(jìn)一步蝕刻基材202，以形成突出基材202的主要 表面202a的鰭式結(jié)構(gòu)210的下部210b。第二蝕刻工藝可例如在電源功率約1100至1250 瓦、偏壓功率約200至220瓦、壓力約10至20mTorr的條件下，使用溴化氫、六氟化硫及氦氣 作為蝕刻氣體進(jìn)行。每個(gè)鰭式結(jié)構(gòu)的上部210a及下部210b均由一過渡位置(transition location) 210d所分離，該過渡位置210d位于鰭式結(jié)構(gòu)的側(cè)壁與基材202的主要表面202a 的夾角212為85度之處。每個(gè)鰭式結(jié)構(gòu)210的下部210b，于上部210a及底部210e的兩側(cè)， 具有漸窄的(tapered)側(cè)壁。每個(gè)鰭式結(jié)構(gòu)210的下部210b的漸窄區(qū)域較佳與基材202 的主要表面202a有約60至85度的夾角214。在一實(shí)施例中，多個(gè)低深寬比的溝槽222形 成于漸窄的鰭式結(jié)構(gòu)210中，其深寬比較形成于垂直鰭式結(jié)構(gòu)110中的溝槽122低。低深 寬比的溝槽222可較高深寬比的溝槽122有較佳的填充效果。繼續(xù)參見圖2D，每個(gè)鰭式結(jié)構(gòu)210的上部210a的頂面210c具有第一寬度216a，此 第一寬度216a為約5至40nm。在一實(shí)施例中，每個(gè)鰭式結(jié)構(gòu)210的下部210b的底部210e 具有第二寬度218a，此第二寬度218a為約10至60nm。第一寬度216a與第二寬度218a的 比例較佳為約0. 3至0. 5。繼續(xù)參見圖2D，介于過渡位置210d與頂面210c之間的第一偏移距離(offset distance) 216b為約40至lOOnm。在一實(shí)施例中，介于底部210e與頂面210c之間的第二 偏移距離216b為約100至300nm。介于過渡位置210d及頂面210c之間的第一偏移距離 216b與介于底部210e及頂面210c之間的第二偏移距離216b之間的比例較佳為約0. 15至 0. 3。參見圖2E，在形成多個(gè)鰭式結(jié)構(gòu)210之后，在多個(gè)鰭式結(jié)構(gòu)210間的多個(gè)溝槽222 中形成多個(gè)隔離結(jié)構(gòu)220。襯層(未顯示)可實(shí)質(zhì)上順應(yīng)地形成于基材202上，包含沿著 溝槽222的側(cè)壁。襯層為由熱氧化或化學(xué)氣相沉積工藝形成的介電層(例如氧化物層、氮 化物層、氮氧化物層或前述的組合)。較佳地，襯層的厚度為約30至200 A。在某些實(shí)施例 中，襯層可具有減少鰭式結(jié)構(gòu)210表面因如上所述的溝槽蝕刻工藝所造成的損傷。在某些 實(shí)施例中，可不使用襯層。繼續(xù)參見圖2E，在形成襯層之后，形成具有足夠厚度的介電材料224于溝槽222中 及其上。例如，介電材料224較佳沉積至一厚度，例如自底部210e起算4000至8000人。在 一實(shí)施例中，可使用化學(xué)氣相沉積工藝，例如高密度等離子體化學(xué)氣相沉積工藝(HDP CVD process)或次大氣壓化學(xué)氣相沉積(sub-atmospheric CVD，SACVD)工藝，來形成介電材料 224。介電材料224可在低于5000W的低頻功率、低于3500W的高頻功率、壓力小于IOmTorr 及溫度介于500至1000°C之間的條件下，使用硅烷及氧氣作為反應(yīng)前驅(qū)物形成。在另一實(shí) 施例中，介電材料224包含次大氣壓無摻雜硅玻璃(sub-atmospheric undoped-siIicon glass, SAUSG)層。介電材料在壓力為約500至700torr及溫度為約500至600°C之間的條 件下，使用四乙氧基硅烷(TEOS)及臭氧(O3)作為反應(yīng)前驅(qū)物形成。由于溝槽222較低的 深寬比，介電材料224可包含多個(gè)淺縫隙/凹陷226a。繼續(xù)參見圖2E，在形成介電材料224于多個(gè)溝槽222中及其上之后，進(jìn)行退火工 藝以增加介電材料的密度。因此，襯層與介電材料224之間的界面在退火工藝后將會消失。退火工藝?yán)缈稍诩訜釥t(furnace)、快速熱工藝系統(tǒng)或其他熱系統(tǒng)中進(jìn)行，上述系統(tǒng)可提 供對介電材料的熱處理，以提供所欲的薄膜品質(zhì)。在某些實(shí)施例中，退火工藝可在快速熱退 火系統(tǒng)中的含氮?dú)?、惰性氣體或其他實(shí)質(zhì)上不會與介電材料224進(jìn)行反應(yīng)的氣體的環(huán)境下 于1000°C下進(jìn)行約20秒。圖2F顯示圖2E的基材202進(jìn)行平坦化工藝(例如化學(xué)機(jī)械研磨工藝)以移除 介電材料224超過硬掩模層206的部分，以暴露硬掩模層206，因而剩下填充于溝槽222的 介電材料224。硬掩模層206也可作為停止層，使平坦化工藝停止在硬掩模層206上。在 某些實(shí)施例中，介電材料224的頂面實(shí)質(zhì)上與硬掩模層共平面。在平坦化工藝之后，介電材 料224的多個(gè)淺縫隙226b將會變得較平坦化工藝之前的介電材料的淺縫隙226a更淺及更 覓ο參見圖2G，在平坦化工藝之后，以濕式化學(xué)蝕刻工藝移除硬掩模層206(例如以將 基材202浸至熱磷酸中)，以暴露墊氧化層204的頂面。由于濕式化學(xué)蝕刻工藝對于氮相較 于氧具有高蝕刻選擇性，此蝕刻工藝移除硬掩模層206的速率較介電材料224快。因此，剩 余的介電材料224延伸超過墊氧化層204的頂面。在硬掩模層206的移除工藝后，以濕式 蝕刻工藝移除墊氧化層204(例如將基材202浸至氫氟酸中)以暴露基材202的頂面。既 然濕式化學(xué)蝕刻工藝對于墊氧化層204及介電材料224幾乎沒有選擇性，介電材料224所 損失的厚度可能幾乎與墊氧化層204所損失的厚度相同。因此，介電材料224仍會突出超 過每個(gè)鰭式結(jié)構(gòu)210的表面，且介電材料224中的每個(gè)淺縫隙226c均幾近消失。圖2H顯示在圖2G的基材202在進(jìn)行干蝕刻工藝(例如將基材置于含四氟甲烷及 三氟甲烷的等離子體中作蝕刻)以移除介電材料224的上部以暴露每個(gè)鰭式結(jié)構(gòu)210的上 部210a之后。鰭式結(jié)構(gòu)也可為例如電阻、電容、電感、熔絲等其他裝置的一部分。因此，在 蝕刻工藝的尾端，介電材料224幾乎無凹陷且作為各個(gè)半導(dǎo)體裝置之間的隔離結(jié)構(gòu)220。每 個(gè)隔離結(jié)構(gòu)220延伸超過基材表面202a至過渡位置210d上方的一點(diǎn)224a。應(yīng)謹(jǐn)慎控制 介于隔離結(jié)構(gòu)220的點(diǎn)224a及頂面210c之間的第三偏移距離216c。如隔離結(jié)構(gòu)220的 點(diǎn)224a及頂面210c之間的第三偏移距離216c太小，淺縫隙/凹陷可能仍會存在于隔離結(jié) 構(gòu)220的點(diǎn)224a上。如隔離結(jié)構(gòu)220的點(diǎn)224a及頂面210c之間的第三偏移距離216c太 大，短溝道效應(yīng)可能會降低裝置效能。因此，介于隔離結(jié)構(gòu)220的點(diǎn)224a及頂面210c之間 的第三偏移距離216c較佳為約15至45nm。介于隔離結(jié)構(gòu)220的點(diǎn)224a及頂面210c之間 的第三偏移距離216c與介于過渡位置2IOd及頂面210c之間的第一偏移距離216b之間的 比例較佳為0. 3至0. 6。圖21顯示使用如圖2A至圖2H所制造的鰭式場效應(yīng)晶體管的立體 圖。每個(gè)鰭式結(jié)構(gòu)210沿著一縱向210g延伸。如前所述，圖21中的隔離結(jié)構(gòu)220無凹陷 存在。圖3A至圖3D顯示使用如圖2A至圖2H的步驟制造的具有多個(gè)隔離結(jié)構(gòu)220的完 整鰭式場效應(yīng)晶體管裝置300，其中圖3A顯示一立體圖，且其中圖3B至圖3D各自顯示沿著 圖3A的對應(yīng)線段的剖面圖。在圖2及圖3中，相似元件以相同標(biāo)記表示，以使圖示清晰簡潔。 參見圖3A，鰭式場效應(yīng)晶體管300包含多個(gè)由隔離結(jié)構(gòu)220分隔的鰭式結(jié)構(gòu)210。 每個(gè)鰭式結(jié)構(gòu)210沿著一縱向210g延伸。含柵極電極320a及柵極絕緣層310b的柵極結(jié) 構(gòu)320置于鰭式結(jié)構(gòu)210上。圖3A也顯示鰭式場效應(yīng)晶體管300的源極/漏極區(qū)330a、330b。圖3B顯示鰭式場效應(yīng)晶體管300沿著圖3A的線段b_b的剖面圖。每個(gè)沿著縱向 2IOg延伸的鰭式結(jié)構(gòu)210，包含由過渡位置2IOd所分離的上部2IOa及下部210b，此過渡位 置210d位在鰭式結(jié)構(gòu)210的側(cè)壁與基材202的主要表面202a夾角85度處，上部210a具 有與頂面210c及基材202的主要表面202a實(shí)質(zhì)上垂直的側(cè)壁，此上部210a包含一第一縱 向部分210ga、一第二縱向部分210gb、及位于第一縱向部分210ga與一第二縱向部分210gb 之間的第三縱向部分210gc。溝道區(qū)330可位于上部210a的第三縱向部分210gc中。含 柵極電極320a及柵極絕緣層310b的柵極結(jié)構(gòu)320可置于溝道區(qū)330上方。硅化物層(未 顯示)可置于第一縱向部分210ga與一第二縱向部分210gb中，以形成鰭式場效應(yīng)晶體管 300中的源極/漏極區(qū)。上部210a下方的下部210b具有自下而上的漸窄側(cè)壁，位于上部 210及底部2IOe的兩側(cè)。參見圖3C，其為沿著圖3A的線段c-c的剖面圖，柵極結(jié)構(gòu)320包含柵極電極320a 及柵極絕緣層320b。柵極電極320置于柵極絕緣層320b上。當(dāng)柵極絕緣層320b在鰭式結(jié) 構(gòu)320的整個(gè)表面上均具有均勻厚度時(shí)，可形成三柵極晶體管。三柵極晶體管的溝道330位于柵極結(jié)構(gòu)320下方及鰭式結(jié)構(gòu)210的上部210b的第三縱向部分2IOgc的頂面210c及 側(cè)壁中。然而，在某些實(shí)施例中，在柵極絕緣層310形成之前或之后，可形成額外的介電層 (未顯示)于上部210a的第三縱向部分210gc的頂面210c上，鰭式場效應(yīng)晶體管300的溝 道330僅沿著第三縱向部分210gc的側(cè)壁形成，形成雙柵極晶體管。圖3D為沿著圖3A的線段c_c的剖面圖。位于隔離結(jié)構(gòu)220之間的鰭式結(jié)構(gòu)210 以縱向210g在下方基材202的連續(xù)部件(continuous pieces)中延伸。在某些實(shí)施例中， 鰭式結(jié)構(gòu)210可由絕緣層(未顯示)來分離。鰭式結(jié)構(gòu)210的上部210a的第一及第二縱 向部分210ga、210gb包含重?fù)诫s區(qū)(未顯示)，且硅化物層(未顯示)可位于第一及第二縱 向部分210ga、210gb中以形成鰭式場效應(yīng)晶體管300的源極/漏極區(qū)。在各種實(shí)施例中， 重?fù)诫s區(qū)(dopant-rich region)的厚度為約0. 5nm至10nm。接著，在隨后工藝中，包含內(nèi) 連線工藝，需于形成鰭式場效應(yīng)晶體管300之后進(jìn)行，以完成集成電路的制造。雖然本發(fā)明已以數(shù)個(gè)優(yōu)選實(shí)施例揭示如上，然其并非用以限定本發(fā)明，任何本領(lǐng) 域普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作任意的更動與潤飾，因此本發(fā)明 的保護(hù)范圍當(dāng)視所附的權(quán)利要求所界定的范圍為準(zhǔn)。本發(fā)明可用以形成或制造用于無隔離 凹陷的鰭式場效應(yīng)晶體管的鰭式結(jié)構(gòu)。
權(quán)利要求
1.一種半導(dǎo)體裝置，包括一基材，包含一主要表面；多個(gè)鰭式結(jié)構(gòu)，突出該基材的該主要表面，其中每個(gè)鰭式結(jié)構(gòu)均包含一借由一過渡位 置所分離的一上部及一下部，該過渡位置位于該鰭式結(jié)構(gòu)的側(cè)壁與該基材的該主要表面夾 角85度之處，其中該上部具有與該基材的該主要表面實(shí)質(zhì)上垂直的側(cè)壁及一具有第一寬 度的頂面，其中該下部在該上部的兩側(cè)具有漸窄側(cè)壁，且該下部具有一底部，其中該底部具 有一第二寬度大于該第一寬度；以及多個(gè)隔離結(jié)構(gòu)，位于所述多個(gè)鰭式結(jié)構(gòu)之間，其中每個(gè)隔離結(jié)構(gòu)均自該基材的該主要 表面延伸至該過渡位置上方的一點(diǎn)。
2.如權(quán)利要求1所述的半導(dǎo)體裝置，其中該第一寬度為約5至40nm，該第二寬度為約 10 至 60nm。
3.如權(quán)利要求1所述的半導(dǎo)體裝置，其中該第一寬度與該第二寬度的比例為約0.3至0. 5。
4.如權(quán)利要求1所述的半導(dǎo)體裝置，其中介于該過渡位置及該頂面之間的第一偏移距 離與介于該底部及該頂面之間的第二偏移距離的比例為約0. 15至0. 3。
5.如權(quán)利要求1所述的半導(dǎo)體裝置，其中介于該點(diǎn)及該頂面之間的第三偏移距離與介 于該過渡位置及該頂面之間的第一偏移距離的比例為約0. 3至0. 6。
6.一種場效應(yīng)晶體管，包括一基材，包含一主要表面；一鰭式結(jié)構(gòu)，突出該基材的該主要表面并沿一縱向延伸，其中該鰭式結(jié)構(gòu)包含一與該 縱向垂直的剖面，其中該剖面包含一借由一過渡位置所分離的一上部及一下部，該過渡位 置位于該鰭式結(jié)構(gòu)的側(cè)壁與該基材的該主要表面夾角85度之處，其中該上部具有與該基 材的該主要表面實(shí)質(zhì)上垂直的側(cè)壁及一具有第一寬度的頂面，其中該下部在該上部的兩側(cè) 具有漸窄側(cè)壁，且該下部具有一底部，該底部具有一第二寬度大于該第一寬度，其中該上部 包含一第一縱向部分、一第二縱向部分及位于該第一縱向部分及該第二縱向部分之間的一 第三縱向部分；一溝道區(qū)域，位于該上部的該第三縱向部分中一柵極結(jié)構(gòu)，位于該溝道區(qū)域上；一硅化物層，位于該第一及該第二縱向部分中，形成源極/漏極區(qū)；以及一隔離結(jié)構(gòu)，圍繞該鰭式結(jié)構(gòu)，其中該隔離結(jié)構(gòu)自該基材的該主要表面延伸至該過渡 位置上方的一點(diǎn)。
7.如權(quán)利要求6所述的場效應(yīng)晶體管，其中該第一寬度為約5至40nm，該第二寬度為 約 10 至 60nm。
8.如權(quán)利要求6所述的場效應(yīng)晶體管，其中該第一寬度與該第二寬度的比例為約0.3 至 0. 5。
9.如權(quán)利要求6所述的場效應(yīng)晶體管，其中介于該過渡位置及該頂面之間的第一偏移 距離與介于該底部及該頂面之間的第二偏移距離的比例為約0. 15至0. 3。
10.如權(quán)利要求6所述的場效應(yīng)晶體管，其中介于該點(diǎn)及該頂面之間的第三偏移距離 與介于該過渡位置及該頂面之間的第一偏移距離的比例為約0. 3至0. 6。
全文摘要
本發(fā)明關(guān)于鰭式場效應(yīng)晶體管的隔離結(jié)構(gòu)。本發(fā)明公開了一種半導(dǎo)體裝置及場效應(yīng)晶體管，該鰭式場效應(yīng)晶體管包括含一主要表面的基材；多個(gè)鰭式結(jié)構(gòu)，突出此基材的主要表面，其中每個(gè)鰭式結(jié)構(gòu)均包含由一過渡位置所分離的上部及下部，此過渡位置位于鰭式結(jié)構(gòu)的側(cè)壁與基材主要表面夾角85度處，其中此上部具有與此基材主要表面實(shí)質(zhì)上垂直的側(cè)壁及具有第一寬度的頂面，此下部具有位于此上部的兩側(cè)錐形側(cè)壁及具有第二寬度的底部，此第二寬度大于此第一寬度；及多個(gè)隔離結(jié)構(gòu)位于此些鰭式結(jié)構(gòu)之間，其中每個(gè)隔離結(jié)構(gòu)均自此基材的此主要表面延伸至過渡位置上方的一點(diǎn)。本發(fā)明可用以形成或制造用于無隔離凹陷的鰭式場效應(yīng)晶體管的鰭式結(jié)構(gòu)。
文檔編號H01L29/06GK102034868SQ201010288100
公開日2011年4月27日 申請日期2010年9月19日 優(yōu)先權(quán)日2009年9月24日
發(fā)明者萬幸仁, 張長昀, 李宗霖, 袁鋒, 陳宏銘 申請人:臺灣積體電路制造股份有限公司