專利名稱：半導(dǎo)體器件結(jié)構(gòu)和制作該半導(dǎo)體器件結(jié)構(gòu)的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造工藝，更特別地，本發(fā)明涉及一種半導(dǎo)體器件結(jié)構(gòu)和制作該半導(dǎo)體器件結(jié)構(gòu)的方法。
背景技術(shù)：
柵極通常具有半導(dǎo)體制造工藝中的最小物理尺寸，且其寬度通常是晶片上最關(guān)鍵的臨界尺寸，因此在半導(dǎo)體器件制造過程中柵極的制作是流程中最關(guān)鍵的步驟。由于多晶硅材料具有耐高溫、能夠阻擋以離子注入所摻雜的原子進(jìn)入溝道區(qū)域等優(yōu)點(diǎn)，所以，在制作典型的互補(bǔ)金屬氧化物半導(dǎo)體晶體管時通常會使用多晶硅材料來制作晶體管的柵極。但是，多晶硅柵極具有一些缺點(diǎn)，例如，多晶硅柵極具有較高的電阻值，容易產(chǎn)生空乏效應(yīng)及硼穿透至溝道區(qū)域等。因此，對亞45納米的半導(dǎo)體晶片而言，通常采用金屬柵極來代替常規(guī)的多晶硅柵極。通常情況下，利用現(xiàn)有技術(shù)制作具有金屬柵極的半導(dǎo)體器件結(jié)構(gòu)的剖面結(jié)構(gòu)示意圖如下首先，如圖IA所示，提供前端器件層結(jié)構(gòu)101，該前端器件層結(jié)構(gòu)101的表面形成有多晶硅柵極102和側(cè)墻103 ；第二，如圖IB所示，在前端器件層結(jié)構(gòu)101的表面沉積金屬鎳以形成自對準(zhǔn)硅化物層104 ；第三，如圖IC所示，在上述結(jié)構(gòu)的表面沉積層間介電層105， 然后刻蝕掉多晶硅柵極102，形成容納金屬柵極的溝槽106;第四，如圖ID所示，沉積金屬以形成金屬柵極107，然后在金屬柵極107和層間介電層105的表面形成應(yīng)力層108。但是，上述制作半導(dǎo)體器件結(jié)構(gòu)的方法存在一些缺陷第一，由于自對準(zhǔn)硅化物層形成得較早，因此，后續(xù)工藝中的高溫將影響自對準(zhǔn)硅化物層的性能，導(dǎo)致其出現(xiàn)不希望的較高的電阻；第二，由于在形成自對準(zhǔn)硅化物層之前需要形成硅化物阻擋層，因此需要單獨(dú)使用一個掩膜板制作硅化物阻擋層，但是掩膜板的費(fèi)用很高，這就導(dǎo)致整個制作過程的成本增加；第三，由于層間介電層的隔離，導(dǎo)致應(yīng)力層與源/漏區(qū)的距離較遠(yuǎn)，使得應(yīng)力層的應(yīng)力效果不太明顯。因此，有必要對現(xiàn)有的半導(dǎo)體器件結(jié)構(gòu)的制作方法進(jìn)行改進(jìn)，以改善半導(dǎo)體器件結(jié)構(gòu)的性能和效果，從而提高半導(dǎo)體器件的質(zhì)量，并降低制造成本。

發(fā)明內(nèi)容
在發(fā)明內(nèi)容部分中引入了一系列簡化形式的概念，這將在具體實(shí)施方式
部分中進(jìn)一步詳細(xì)說明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。因此，為了在半導(dǎo)體器件結(jié)構(gòu)的制作過程中保證自對準(zhǔn)硅化物的性能、降低制作成本和增加應(yīng)力層的應(yīng)力效果，本發(fā)明提供一種制作半導(dǎo)體器件結(jié)構(gòu)的方法，包括下列步驟a)提供前端器件層結(jié)構(gòu)，其中，所述前端器件層結(jié)構(gòu)包括襯底，所述襯底的表面自下而上形成有柵氧化層和多晶硅柵極，所述多晶硅柵極由側(cè)墻環(huán)繞，所述襯底的位于所述側(cè)墻的外側(cè)的區(qū)域中形成有源/漏區(qū)；b)在所述多晶硅柵極的表面、所述側(cè)墻的表面和所述源/漏區(qū)的表面形成層間介電層；c)平坦化所述層間介電層至暴露出所述多晶硅柵極的表面；d)通過刻蝕去除所述多晶硅柵極至暴露出所述柵氧化層，以形成用于容納金屬柵極的溝槽；e)在所述溝槽中填充金屬，以形成金屬柵極結(jié)構(gòu)；f)平坦化所述金屬柵極結(jié)構(gòu)至暴露出所述側(cè)墻以形成所述金屬柵極；g)去除所述側(cè)墻的上部和所有的所述層間介電層；以及h)在所述源/漏區(qū)的表面形成自對準(zhǔn)硅化物層。進(jìn)一步地，還包括i)在所述自對準(zhǔn)硅化物層的表面、所述剩余的側(cè)墻的表面和所述金屬柵極的表面形成應(yīng)力層。進(jìn)一步地，所述金屬柵極為N型金屬柵極或P型金屬柵極。進(jìn)一步地，所述N型金屬柵極位于N型阱核心區(qū)或N型阱輸入輸出區(qū)。進(jìn)一步地，所述P型金屬柵極位于P型阱核心區(qū)或P型阱輸入輸出區(qū)。進(jìn)一步地，所述金屬為功函數(shù)適用于NMOS器件的金屬或功函數(shù)適用于PMOS器件的金屬。本發(fā)明還提供一種制作半導(dǎo)體器件結(jié)構(gòu)的方法，包括下列步驟a)提供前端器件層結(jié)構(gòu)，所述前端器件層結(jié)構(gòu)包括襯底，所述襯底至少具有在其上形成并被淺溝槽隔離的第一器件和與所述第一器件極性相反的第二器件，其中，所述第一器件的表面自下而上形成有第一柵氧化層和第一多晶硅柵極，所述第二器件的表面自下而上形成有第二柵氧化層和第二多晶硅柵極，所述第一多晶硅柵極的兩側(cè)和所述第二多晶硅柵極的兩側(cè)由側(cè)墻環(huán)繞，所述襯底的位于所述側(cè)墻的外側(cè)的區(qū)域中形成有源/漏區(qū)；b)在所述第一多晶硅柵極的表面、所述第二多晶硅柵極的表面、所述側(cè)墻的表面和所述源/漏區(qū)的表面形成層間介電層；c)平坦化所述層間介電層至暴露出所述第一多晶硅柵極的表面和所述第二多晶硅柵極的表面；d)在所述第二器件的上方形成覆蓋所述第二多晶硅柵極的覆蓋層；e)通過刻蝕去除所述第一多晶硅柵極至暴露出所述第一柵氧化層，以形成用于容納金屬柵極的溝槽；f)移除所述覆蓋層；g)在所述溝槽中填充金屬，以形成金屬柵極結(jié)構(gòu)；h)平坦化所述金屬柵極結(jié)構(gòu)至暴露出所述側(cè)墻以形成所述金屬柵極；i)去除所述側(cè)墻的上部和所有的所述層間介電層；以及j)在所述源/漏區(qū)的表面形成自對準(zhǔn)硅化物層。進(jìn)一步地，還包括k)在所述自對準(zhǔn)硅化物層的表面、所述剩余的側(cè)墻的表面、所述金屬柵極的表面和所述第二多晶硅柵極的表面形成應(yīng)力層。進(jìn)一步地，所述第一器件為NMOS器件或PMOS器件。進(jìn)一步地，所述金屬柵極為N型金屬柵極或P型金屬柵極。進(jìn)一步地，所述N型金屬柵極位于N型阱核心區(qū)或N型阱輸入輸出區(qū)。進(jìn)一步地，所述P型金屬柵極位于P型阱核心區(qū)或P型阱輸入輸出區(qū)。進(jìn)一步地，所述金屬為功函數(shù)適用于NMOS器件的金屬或功函數(shù)適用于PMOS器件的金屬。本發(fā)明還提供一種半導(dǎo)體器件結(jié)構(gòu)，包括襯底；柵氧化層，所述柵氧化層形成在所述襯底的表面；金屬柵極，所述金屬柵極形成在所述柵氧化層的表面；側(cè)墻，所述側(cè)墻環(huán)繞所述金屬柵極；源/漏區(qū)，所述源/漏區(qū)形成在所述襯底的位于所述側(cè)墻的外側(cè)的區(qū)域中；自對準(zhǔn)硅化物層，所述自對準(zhǔn)硅化物層形成在所述源/漏區(qū)的表面；應(yīng)力層，所述應(yīng)力層形成在所述金屬柵極的表面、所述側(cè)墻的表面和所述自對準(zhǔn)硅化物層的表面。進(jìn)一步地，所述金屬柵極為N型金屬柵極或P型金屬柵極。進(jìn)一步地，所述N型金屬柵極位于N型阱核心區(qū)或N型阱輸入輸出區(qū)。進(jìn)一步地，所述P型金屬柵極位于P型阱核心區(qū)或P型阱輸入輸出區(qū)。進(jìn)一步地，所述金屬柵極具有適用于NMOS器件的金屬的功函數(shù)設(shè)定金屬層或適用于PMOS器件的金屬的功函數(shù)設(shè)定金屬層。本發(fā)明該提供一種半導(dǎo)體器件結(jié)構(gòu)，包括襯底，所述襯底至少具有在其上形成并被淺溝槽隔離的第一器件和與所述第一器件極性相反的第二器件；第一柵氧化層和第二柵氧化層，所述第一柵氧化層形成在所述第一器件的表面， 所述第二柵氧化層形成在所述第二器件的表面；金屬柵極，所述金屬柵極形成在所述第一柵氧化層的表面；多晶硅柵極，所述多晶硅柵極位于所述第二柵氧化層的表面；側(cè)墻，所述側(cè)墻環(huán)繞所述金屬柵極和所述多晶硅柵極；源/漏區(qū)，所述源/漏區(qū)形成在所述襯底的位于所述側(cè)墻的外側(cè)的區(qū)域中；自對準(zhǔn)硅化物層，所述自對準(zhǔn)硅化物層形成在所述源/漏區(qū)的表面；應(yīng)力層，所述應(yīng)力層形成在所述金屬柵極的表面、所述多晶硅柵極的表面、所述側(cè)墻的表面和所述自對準(zhǔn)硅化物層的表面。進(jìn)一步地，所述第一器件為NMOS器件或PMOS器件。進(jìn)一步地，所述金屬柵極為N型金屬柵極或P型金屬柵極。進(jìn)一步地，所述N型金屬柵極位于N型阱核心區(qū)或N型阱輸入輸出區(qū)。進(jìn)一步地，所述P型金屬柵極位于P型阱核心區(qū)或P型阱輸入輸出區(qū)。進(jìn)一步地，所述金屬柵極具有適用于NMOS器件的金屬的功函數(shù)設(shè)定金屬層或適用于PMOS器件的金屬的功函數(shù)設(shè)定金屬層。
7
本發(fā)明提供一種包含上述方法制造的半導(dǎo)體器件的集成電路，其中所述集成電路選自隨機(jī)存取存儲器、動態(tài)隨機(jī)存取存儲器、同步動態(tài)隨機(jī)存取存儲器、靜態(tài)隨機(jī)存取存儲器、只讀存儲器、可編程邏輯陣列、專用集成電路、掩埋式動態(tài)隨機(jī)存取存儲器和射頻電路的其中至少一種。本發(fā)明提供一種包含上述方法制造的半導(dǎo)體器件的電子設(shè)備，其中所述電子設(shè)備選自個人計算機(jī)、便攜式計算機(jī)、游戲機(jī)、蜂窩式電話、個人數(shù)字助理、攝像機(jī)、數(shù)碼相機(jī)和手機(jī)的其中至少一種。本發(fā)明提供一種包含上述半導(dǎo)體器件結(jié)構(gòu)的集成電路，其中所述集成電路選自隨機(jī)存取存儲器、動態(tài)隨機(jī)存取存儲器、同步動態(tài)隨機(jī)存取存儲器、靜態(tài)隨機(jī)存取存儲器、只讀存儲器、可編程邏輯陣列、專用集成電路、掩埋式動態(tài)隨機(jī)存取存儲器和射頻電路的其中至少一種。本發(fā)明提供一種包含上述半導(dǎo)體器件結(jié)構(gòu)的電子設(shè)備，其中所述電子設(shè)備選自個人計算機(jī)、便攜式計算機(jī)、游戲機(jī)、蜂窩式電話、個人數(shù)字助理、攝像機(jī)、數(shù)碼相機(jī)和手機(jī)的其中至少一種。綜上所述，本發(fā)明的制作半導(dǎo)體器件結(jié)構(gòu)的方法在金屬柵極形成之后才形成自對準(zhǔn)硅化物層，因此不存在后續(xù)工藝中的高溫對自對準(zhǔn)硅化物層的性能產(chǎn)生影響的情況，從而保證了器件的性能；第二，本發(fā)明的制作半導(dǎo)體器件結(jié)構(gòu)的方法，可以根據(jù)元器件的特點(diǎn)選擇對多晶硅柵極的處理方式，既可以保留該多晶硅柵極，也可以將其制作成金屬柵極，還可以將其處理成高阻，這樣可以增加器件的功能，或者節(jié)省掩膜板進(jìn)而降低制造成本；第三，本發(fā)明的制作半導(dǎo)體器件結(jié)構(gòu)的方法，應(yīng)力層與源/漏區(qū)之間的距離較近，使得應(yīng)力層的應(yīng)力效果比較明顯，從而增加了載流子的遷移速率，提高了半導(dǎo)體器件的整體性能；第四，本發(fā)明的制作半導(dǎo)體器件結(jié)構(gòu)的方法，充分利用現(xiàn)有設(shè)備、材料和工藝，不會增加生產(chǎn)線的復(fù)雜度，而且制作方法簡單易行，不需要耗費(fèi)額外的人力和物力；第五，本發(fā)明的半導(dǎo)體器件結(jié)構(gòu)的自對準(zhǔn)硅化物層具有較好的性能、不會出現(xiàn)較高的電阻；第六，本發(fā)明的半導(dǎo)體器件結(jié)構(gòu)的應(yīng)力層與源/漏區(qū)的距離較近，具有較好的應(yīng)力效果。


本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來解釋本發(fā)明的原理。在附圖中，圖IA至ID示出了利用現(xiàn)有技術(shù)制作半導(dǎo)體器件結(jié)構(gòu)的剖面結(jié)構(gòu)示意圖；圖2A至2G示出了根據(jù)本發(fā)明第一個實(shí)施方式的制作半導(dǎo)體器件結(jié)構(gòu)的剖面結(jié)構(gòu)示意圖；圖3所示為根據(jù)本發(fā)明第一個實(shí)施方式的制作半導(dǎo)體器件結(jié)構(gòu)的方法流程圖；圖4所示為根據(jù)本發(fā)明第一個實(shí)施方式制作出的半導(dǎo)體器件結(jié)構(gòu)的示意圖；圖5A至圖51示出了根據(jù)本發(fā)明第二個實(shí)施方式的制作半導(dǎo)體器件結(jié)構(gòu)的剖面結(jié)構(gòu)示意圖；圖6所示為根據(jù)本發(fā)明第二個實(shí)施方式的制作半導(dǎo)體器件結(jié)構(gòu)的方法流程圖；圖7所示為根據(jù)本發(fā)明第二個實(shí)施方式制作出的半導(dǎo)體器件結(jié)構(gòu)的示意圖。
具體實(shí)施例方式在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領(lǐng)域技術(shù)人員來說顯而易見的是，本發(fā)明可以無需一個或多個這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。為了徹底了解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟，以便說明本發(fā)明是半導(dǎo)體器件結(jié)構(gòu)和制作該半導(dǎo)體器件結(jié)構(gòu)的方法。顯然，本發(fā)明的施行并不限定于半導(dǎo)體領(lǐng)域的技術(shù)人員所熟習(xí)的特殊細(xì)節(jié)。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。需要注意的是，這里所使用的術(shù)語僅是為了描述具體實(shí)施例，而非意圖限制根據(jù)本發(fā)明的示例性實(shí)施例。如在這里所使用的，除非上下文另外明確指出，否則單數(shù)形式也意圖包括復(fù)數(shù)形式。此外，還應(yīng)當(dāng)理解的是，當(dāng)在本說明書中使用術(shù)語“包含”和/或“包括” 時，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個或多個其他特征、整體、步驟、操作、元件、組件和/或它們的組合。為了便于描述，在這里可以使用空間相對術(shù)語，如“在......之下”、“在......之
上”、“下面的”、“在......上方”、“上面的”等，用來描述如在圖中所示的一個元件或特征與
其他元件或特征的空間位置關(guān)系。應(yīng)當(dāng)理解的是，空間相對術(shù)語旨在包含除了器件在圖中所描繪的方位之外的在使用或操作中的不同方位。例如，如果附圖中的器件被倒置，則描述為“在其他元件或特征下方”或“在其他元件或特征之下”的元件之后將被定位為“在其他
元件或特征上方”或“在其他元件或特征之上”。因而，示例性術(shù)語“在......下方”可以包
括“在......上方”和“在......下方”兩種方位。該器件也可以其他不同方式定位(旋
轉(zhuǎn)90度或處于其他方位)，并且對這里所使用的空間相對描述符做出相應(yīng)解釋。現(xiàn)在，將參照附圖更詳細(xì)地描述根據(jù)本發(fā)明的示例性實(shí)施例。然而，這些示例性實(shí)施例可以多種不同的形式來實(shí)施，并且不應(yīng)當(dāng)被解釋為只限于這里所闡述的實(shí)施例。應(yīng)當(dāng)理解的是，提供這些實(shí)施例是為了使得本發(fā)明的公開徹底且完整，并且將這些示例性實(shí)施例的構(gòu)思充分傳達(dá)給本領(lǐng)域普通技術(shù)人員。在附圖中，為了清楚起見，夸大了層和區(qū)域的厚度，并且使用相同的附圖標(biāo)記表示相同的元件，因而將省略對它們的描述。[第一實(shí)施方式]以下結(jié)合圖2A至2G以及圖3詳細(xì)說明根據(jù)本發(fā)明第一個實(shí)施方式的制作半導(dǎo)體器件結(jié)構(gòu)的方法步驟。圖2A至2G所示為根據(jù)本發(fā)明第一個實(shí)施方式的制作半導(dǎo)體器件結(jié)構(gòu)的剖面結(jié)構(gòu)示意圖。首先，如圖2A所示，提供前端器件層結(jié)構(gòu)。在通常情況下，前端器件層結(jié)構(gòu)包括前序工藝中所形成的器件結(jié)構(gòu)層。作為示例，前端器件層結(jié)構(gòu)包括襯底201，襯底201的表面自下而上形成有柵氧化層202和多晶硅柵極203，多晶硅柵極203由側(cè)墻204環(huán)繞，襯底201的位于側(cè)墻204的外側(cè)的區(qū)域中還形成有源/漏區(qū)205/206。所述源/漏區(qū)205/206中可以具有通過離子注入等方式摻雜形成的P型雜質(zhì)或N型雜質(zhì)。進(jìn)一步地，構(gòu)成襯底201的材料可以是未摻雜的單晶硅、摻雜有雜質(zhì)的單晶硅或者絕緣體上硅(SOI)，還可以包括其他的材料，例如銻化銦、碲化鉛、砷化銦、砷化鎵或銻化鎵等。此外，需要注意的是，本文所述的前端器件層結(jié)構(gòu)并非是限制性的，而是還可以具有其他結(jié)構(gòu)。例如，襯底201的表面還可以具有形成有鍺硅應(yīng)力層的凹槽(未示出)；源/ 漏區(qū)205/206還可以被形成為具有輕摻雜漏區(qū)(LDD)結(jié)構(gòu)；多晶硅柵極203的表面還可以
具有掩膜層；等。第二，如圖2B所示，在多晶硅柵極203的表面、側(cè)墻204的表面和源/漏區(qū)205/206 的表面形成層間介電層207 ；然后，平坦化層間介電層207至暴露出多晶硅柵極203的表面；然后，通過刻蝕去除多晶硅柵極203至暴露出柵氧化層202，以形成用于容納金屬柵極的溝槽208。作為示例，采用化學(xué)機(jī)械研磨(CMP)方法對層間介電層207進(jìn)行平坦化。作為示例，采用干法刻蝕工藝去除多晶硅柵極203。在優(yōu)選的情況下，恰好將層間介電層207平坦化到多晶硅柵極203的頂部表面，并且恰好將多晶硅柵極203完全去除至柵氧化層202的表面。但是，應(yīng)當(dāng)注意的是，由于半導(dǎo)體晶體管的尺寸越來越小，很難且沒有必要過于精確地確定平坦化和去除后的具體位置， 因此，可以將層間介電層207平坦化到多晶硅柵極203的頂部表面以下或以上，也可以將多晶硅柵極203去除到柵氧化層202的頂部表面以下，這對于本領(lǐng)域技術(shù)人員來講是顯而易見的。另外，需要注意的是，為了便于理解附圖和使附圖能夠更清晰地表達(dá)不同的層結(jié)構(gòu)，以下圖2C 2G中不再標(biāo)記出襯底201、柵氧化層202、多晶硅柵極203、側(cè)墻204和源/ 漏區(qū)205/206的附圖標(biāo)記。第三，如圖2C所示，在溝槽208中填充金屬209，以形成金屬柵極結(jié)構(gòu)；作為示例，填充的金屬209可以自下而上依次為高介電常數(shù)(k)的柵極電介質(zhì)層 209a、功函數(shù)設(shè)定金屬層209b和柵極電極層209c。進(jìn)一步地，對于N型金屬柵極結(jié)構(gòu)而言，其功函數(shù)設(shè)定金屬層209b的金屬為適用于NMOS器件的金屬，材料可以包括諸如鈦、鉭、鋁、鋯、鉿及其合金，例如包括這些元素的金屬碳化物、氮化物等。形成該N型功函數(shù)設(shè)定金屬層的方法可以是PVD (物理氣相沉積)或 CVD (化學(xué)氣相沉積)法。在優(yōu)選的情況下，N型金屬柵極結(jié)構(gòu)的功函數(shù)設(shè)定金屬層209b自下而上依次為鉭、氮化鈦層和鋁化鈦層；或者為氮化鉭層、氮化鈦層和鋁化鈦層。又進(jìn)一步地，對于P型金屬柵極結(jié)構(gòu)而言，其功函數(shù)設(shè)定金屬層209b的金屬為適用于PMOS器件的金屬，材料可以包括諸如釕、鈀、鉬以及金屬氮化物，例如鈦、鎢、鉭、釕和鈦鋁的氮化物。形成該P(yáng)型功函數(shù)設(shè)定金屬層的方法可以是PVD(物理氣相沉積)或CVD(化學(xué)氣相沉積)法。在優(yōu)選的情況下，P型金屬柵極結(jié)構(gòu)的功函數(shù)設(shè)定金屬層209b自下而上依次為氮化鈦層、鉭和鋁化鈦層；或者為氮化鈦層、氮化鉭層和鋁化鈦層。進(jìn)一步地，柵極電極層209c的材料為鋁或鋁合金。在優(yōu)選的情況下，柵極電極層 209c自下而上依次為鋁化鈦和鋁。第四，如圖2D所示，平坦化金屬柵極結(jié)構(gòu)至暴露出側(cè)墻204以形成金屬柵極210。作為示例，采用化學(xué)機(jī)械研磨(CMP)方法對金屬柵極結(jié)構(gòu)進(jìn)行平坦化。
在優(yōu)選的情況下，恰好將金屬柵極結(jié)構(gòu)平坦化到溝槽208的頂部表面以暴露出側(cè)墻204。但是，應(yīng)當(dāng)注意的是，由于半導(dǎo)體晶體管的尺寸越來越小，很難且沒有必要過于精確地確定平坦化后的具體位置，因此，可以將金屬柵極結(jié)構(gòu)平坦化到溝槽208的頂部表面以下，這對于本領(lǐng)域技術(shù)人員來講是顯而易見的。作為示例，金屬柵極210可以為N型金屬柵極，也可以為P型金屬柵極。其中，N 型金屬柵極可以位于N型阱核心區(qū)或N型阱輸入輸出區(qū)；P型金屬柵極可以位于P型阱核心區(qū)或P型阱輸入輸出區(qū)。進(jìn)一步地，N型金屬柵極的金屬為功函數(shù)適用于NMOS器件的金屬，P型金屬柵極的金屬為功函數(shù)適用于PMOS器件的金屬。第五，如圖2E所示，去除側(cè)墻204的上部和所有層間介電層207。作為示例，可以去除側(cè)墻204的全部，例如使用刻蝕工藝。但是，為了節(jié)省時間和優(yōu)化工藝過程，在優(yōu)選的情況下，僅去除側(cè)墻204的上部，如圖2E所示，保留下部的側(cè)墻 204，。第六，如圖2F所示，在源/漏區(qū)205/206的表面形成自對準(zhǔn)硅化物層211。作為示例，在剩余的側(cè)墻204(下部的側(cè)墻204’ )的表面、源/漏區(qū)205/206的表面、金屬柵極210的表面沉積例如金屬鎳或鉬化鎳的材料，以最終在源/漏區(qū)205/206的表面形成自對準(zhǔn)硅化物層211。最后，如圖2G所示，在剩余的側(cè)墻204(下部的側(cè)墻204’ )的表面、金屬柵極210 的表面和自對準(zhǔn)硅化物層211的表面形成應(yīng)力層212。如圖3所示，為根據(jù)本發(fā)明第一個實(shí)施方式的制作半導(dǎo)體器件結(jié)構(gòu)的方法流程圖。在步驟S301中，提供前端器件層結(jié)構(gòu)。在通常情況下，前端器件層結(jié)構(gòu)包括前序工藝中所形成的器件結(jié)構(gòu)層。作為示例，前端器件層結(jié)構(gòu)包括襯底，襯底的表面自下而上依次形成有柵氧化層和多晶硅柵極，多晶硅柵極由側(cè)墻環(huán)繞，襯底位于側(cè)墻的外側(cè)的區(qū)域還形成有源/漏區(qū)。所述源/漏區(qū)中可以具有通過離子注入等方式摻雜形成的P型雜質(zhì)或N型雜質(zhì)。進(jìn)一步地，構(gòu)成襯底的材料可以是未摻雜的單晶硅、摻雜有雜質(zhì)的單晶硅或者絕緣體上硅(SOI)，還可以包括其他的材料，例如銻化銦、碲化鉛、砷化銦、砷化鎵或銻化鎵等。此外，應(yīng)當(dāng)注意，本文所述的前端器件層結(jié)構(gòu)并非是限制性的，而是還可以具有其他結(jié)構(gòu)。例如，襯底的表面還可以具有形成有鍺硅應(yīng)力層的凹槽(未示出)；前端器件層結(jié)構(gòu)中的源/漏區(qū)還可以被形成為具有輕摻雜漏區(qū)(LDD)結(jié)構(gòu)；多晶硅柵極的表面還可以具有掩膜層；等。在步驟S302中，在多晶硅柵極的表面、側(cè)墻的表面和源/漏區(qū)的表面形成層間介電層；然后，平坦化層間介電層至暴露出多晶硅柵極的表面；然后，通過刻蝕去除多晶硅柵極至暴露出柵氧化層，以形成用于容納金屬柵極的溝槽。作為示例，采用化學(xué)機(jī)械研磨(CMP)方法對層間介電層進(jìn)行平坦化。作為示例，采用干法刻蝕工藝去除多晶硅柵極。在優(yōu)選的情況下，恰好將層間介電層平坦化到多晶硅柵極的頂部表面，并且恰好將多晶硅柵極完全去除至柵氧化層的表面。但是，應(yīng)當(dāng)注意的是，由于半導(dǎo)體晶體管的尺寸越來越小，很難且沒有必要過于精確地確定平坦化后的具體位置，因此，可以將層間介電層平坦化到多晶硅柵極的頂部表面以下或以上，也可以將多晶硅柵極去除到柵氧化層的頂部表面以下，這對于本領(lǐng)域技術(shù)人員來講是顯而易見的。在步驟S303中，在溝槽中填充金屬，以形成金屬柵極結(jié)構(gòu)。作為示例，填充的金屬可以自下而上依次為高介電常數(shù)(k)的柵極電介質(zhì)層、功函數(shù)設(shè)定金屬層和柵極電極層。進(jìn)一步地，對于N型金屬柵極結(jié)構(gòu)而言，其功函數(shù)設(shè)定金屬層的金屬為適用于 NMOS器件的金屬，材料可以包括諸如鈦、鉭、鋁、鋯、鉿及其合金，例如包括這些元素的金屬碳化物、氮化物等。形成該N型功函數(shù)設(shè)定金屬層的方法可以是PVD(物理氣相沉積)或 CVD (化學(xué)氣相沉積)法。在優(yōu)選的情況下，N型金屬柵極結(jié)構(gòu)的功函數(shù)設(shè)定金屬層自下而上依次為鉭、氮化鈦層和鋁化鈦層；或者為氮化鉭層、氮化鈦層和鋁化鈦層。又進(jìn)一步地，對于P型金屬柵極結(jié)構(gòu)而言，其功函數(shù)設(shè)定金屬層的金屬為適用于 PMOS器件的金屬，材料可以包括諸如釕、鈀、鉬以及金屬氮化物，例如鈦、鎢、鉭、釕和鈦鋁的氮化物。形成該P(yáng)型功函數(shù)設(shè)定金屬層的方法可以是PVD(物理氣相沉積)或CVD(化學(xué)氣相沉積)法。在優(yōu)選的情況下，P型金屬柵極結(jié)構(gòu)的功函數(shù)設(shè)定金屬層自下而上依次為氮化鈦層、鉭和鋁化鈦層；或者為氮化鈦層、氮化鉭層和鋁化鈦層。進(jìn)一步地，柵極電極層的材料為鋁或鋁合金。在優(yōu)選的情況下，柵極電極層自下而上依次為鋁化鈦和鋁。在步驟S304中，平坦化金屬柵極結(jié)構(gòu)以形成金屬柵極。作為示例，采用化學(xué)機(jī)械研磨(CMP)方法對金屬柵極結(jié)構(gòu)進(jìn)行平坦化。在優(yōu)選的情況下，恰好將金屬柵極結(jié)構(gòu)平坦化到溝槽的頂部表面以暴露出側(cè)墻。 但是，應(yīng)當(dāng)注意的是，由于半導(dǎo)體晶體管的尺寸越來越小，很難且沒有必要過于精確地確定平坦化后的具體位置，因此，可以將金屬柵極結(jié)構(gòu)平坦化到溝槽的頂部表面以下，這對于本領(lǐng)域技術(shù)人員來講是顯而易見的。作為示例，金屬柵極可以為N型金屬柵極，也可以為P型金屬柵極。其中，N型金屬柵極可以位于N型阱核心區(qū)或N型阱輸入輸出區(qū)；P型金屬柵極可以位于P型阱核心區(qū)或P型阱輸入輸出區(qū)。進(jìn)一步地，N型金屬柵極的金屬為功函數(shù)適用于NMOS器件的金屬，P 型金屬柵極的金屬為功函數(shù)適用于PMOS器件的金屬。在步驟S305中，去除側(cè)墻的上部和所有的層間介電層。作為示例，可以去除側(cè)墻的全部，例如使用刻蝕工藝。但是，為了節(jié)省時間和優(yōu)化工藝過程，在優(yōu)選的情況下，僅去除側(cè)墻的上部而保留下部的側(cè)墻。在步驟S306中，在源/漏區(qū)的表面形成自對準(zhǔn)硅化物層。作為示例，在剩余的側(cè)墻的表面、源/漏區(qū)的表面、金屬柵極的表面沉積例如金屬鎳或鉬化鎳的材料，以最終在源/漏區(qū)的表面形成自對準(zhǔn)硅化物層。在步驟S307中，在剩余的側(cè)墻的表面、金屬柵極的表面和自對準(zhǔn)硅化物層的表面形成應(yīng)力層。綜上所述，本發(fā)明的制作半導(dǎo)體器件結(jié)構(gòu)的方法在金屬柵極形成之后才形成自對準(zhǔn)硅化物，因此不存在后續(xù)工藝中的高溫對自對準(zhǔn)硅化物層的性能產(chǎn)生影響的情況，從而保證了器件的性能；第二，本發(fā)明的制作半導(dǎo)體器件結(jié)構(gòu)的方法，應(yīng)力層與源/漏區(qū)之間的距離較近，使得應(yīng)力層的應(yīng)力效果比較明顯，從而增加載流子的遷移速率，提高了半導(dǎo)體器件的整體性能；第三，本發(fā)明的制作半導(dǎo)體器件結(jié)構(gòu)的方法，充分利用現(xiàn)有設(shè)備和材料，不會增加生產(chǎn)線的復(fù)雜度，而且制作方法簡單易行，不需要耗費(fèi)額外的人力和物力。如圖4所示，為根據(jù)本發(fā)明第一個實(shí)施方式制作出的半導(dǎo)體器件結(jié)構(gòu)的示意圖。 如圖所示，半導(dǎo)體器件結(jié)構(gòu)包括襯底401、柵氧化層402、金屬柵極403、側(cè)墻404、源/漏區(qū) 405/406、自對準(zhǔn)硅化物層407和應(yīng)力層408。作為示例，柵氧化層402形成在襯底401的表面；作為示例，金屬柵極403形成在柵氧化層402的表面；作為示例，側(cè)墻404環(huán)繞金屬柵極403 ；作為示例，源/漏區(qū)405/406形成在襯底401的位于側(cè)墻404的外側(cè)的區(qū)域中；作為示例，自對準(zhǔn)硅化物層407形成在源/漏區(qū)405/406的表面；作為示例，應(yīng)力層408形成在金屬柵極403的表面、側(cè)墻404的表面和自對準(zhǔn)硅化物層407的表面。更進(jìn)一步地，根據(jù)不同工藝的需求，金屬柵極403可以是N型金屬柵極，也可以是 P型金屬柵極。其中，N型金屬柵極可以位于N型阱核心區(qū)或N型阱輸入輸出區(qū)，P型金屬柵極可以位于P型阱核心區(qū)或P型阱輸入輸出區(qū)。又進(jìn)一步地，根據(jù)金屬柵極極性的不同，N型金屬柵極具有適用于NMOS器件的金屬的功函數(shù)設(shè)定金屬層；P型金屬柵極具有適用于PMOS器件的金屬的功函數(shù)設(shè)定金屬層。作為示例，對于N型金屬柵極結(jié)構(gòu)而言，其功函數(shù)設(shè)定金屬層的材料可以包括鈦、 鉭、鋁、鋯、鉿及其合金，例如包括這些元素的金屬碳化物、氮化物等。在優(yōu)選的情況下，N型金屬柵極結(jié)構(gòu)的功函數(shù)設(shè)定金屬層自下而上依次為鉭、氮化鈦層和鋁化鈦層；或者為氮化鉭層、氮化鈦層和鋁化鈦層。作為示例，對于P型金屬柵極結(jié)構(gòu)而言，其功函數(shù)設(shè)定金屬層的材料可以包括釕、 鈀、鉬以及金屬氮化物，例如鈦、鎢、鉭、釕和鈦鋁的氮化物。在優(yōu)選的情況下，P型金屬柵極結(jié)構(gòu)的功函數(shù)設(shè)定金屬層自下而上依次為氮化鈦層、鉭和鋁化鈦層；或者為氮化鈦層、氮化鉭層和鋁化鈦層。綜上所述，本發(fā)明的制作半導(dǎo)體器件結(jié)構(gòu)的方法在金屬柵極形成之后才形成自對準(zhǔn)硅化物層，因此不存在后續(xù)工藝中的高溫對自對準(zhǔn)硅化物層的性能產(chǎn)生影響的情況，從而保證了器件的性能；第二，本發(fā)明的制作半導(dǎo)體器件結(jié)構(gòu)的方法，應(yīng)力層與源/漏區(qū)之間的距離較近，使得應(yīng)力層的應(yīng)力效果比較明顯，從而增加了載流子的遷移速率，提高了半導(dǎo)體器件的整體性能；第三，本發(fā)明的制作半導(dǎo)體器件結(jié)構(gòu)的方法，充分利用現(xiàn)有設(shè)備、材料和工藝，不會增加生產(chǎn)線的復(fù)雜度，而且制作方法簡單易行，不需要耗費(fèi)額外的人力和物力；第四，本發(fā)明的半導(dǎo)體器件結(jié)構(gòu)的自對準(zhǔn)硅化物層具有較好的性能、不會出現(xiàn)較高的電阻；第五，本發(fā)明的半導(dǎo)體器件結(jié)構(gòu)的應(yīng)力層與源/漏區(qū)的距離較近，具有較好的應(yīng)力效^ ο[第二實(shí)施方式]以下結(jié)合圖5A至51以及圖6詳細(xì)說明根據(jù)本發(fā)明第二個實(shí)施方式的制作半導(dǎo)體器件結(jié)構(gòu)的方法步驟。圖5A至51所示為根據(jù)本發(fā)明第二個實(shí)施方式的制作半導(dǎo)體器件結(jié)
13構(gòu)的剖面結(jié)構(gòu)示意圖。首先，如圖5A所示，提供前端器件層結(jié)構(gòu)。在通常情況下，前端器件層結(jié)構(gòu)包括前序工藝中所形成的器件結(jié)構(gòu)層。作為示例，前端器件層結(jié)構(gòu)包括襯底501，所述襯底501至少具有在其上形成并被淺溝槽502隔離的第一器件503和與第一器件503極性相反的第二器件504。其中，所述第一器件503的表面自下而上形成有第一柵氧化層50 和第一多晶硅柵極506a，所述第二器件504的表面自下而上形成有第二柵氧化層50 和第二多晶硅柵極506b，所述第一多晶硅柵極506a的兩側(cè)和所述第二多晶硅柵極506b的兩側(cè)由側(cè)墻507環(huán)繞，襯底501的位于所述側(cè)墻507的外側(cè)的區(qū)域中形成有源/漏區(qū)508/509。其中，第一器件503可以為NMOS器件，也可以為PMOS器件。進(jìn)一步地，構(gòu)成襯底501的材料可以是未摻雜的單晶硅、摻雜有雜質(zhì)的單晶硅或者絕緣體上硅(SOI)，還可以包括其他的材料，例如銻化銦、碲化鉛、砷化銦、砷化鎵或銻化鎵等。此外，需要注意的是，本文所述的前端器件層結(jié)構(gòu)并非是限制性的，而是還可以具有其他結(jié)構(gòu)。例如，襯底501的表面還可以具有形成有鍺硅應(yīng)力層的凹槽(未示出)；源/ 漏區(qū)508/509還可以被形成為具有輕摻雜漏區(qū)(LDD)結(jié)構(gòu)；第一多晶硅柵極506a和第二多晶硅柵極506b的表面還可以分別具有掩膜層；等。第二，如圖5B所示，在第一多晶硅柵極506a的表面、第二多晶硅柵極506b的表面、側(cè)墻507的表面和源/漏區(qū)508/509的表面形成層間介電層510 ；然后，平坦化層間介電層510至暴露出第一多晶硅柵極506a的表面和第二多晶硅柵極506b的表面。作為示例，采用化學(xué)機(jī)械研磨(CMP)方法對層間介電層510進(jìn)行平坦化。在優(yōu)選的情況下，恰好將層間介電層510平坦化到第一多晶硅柵極506a和第二多晶硅柵極506b的頂部表面。但是，應(yīng)當(dāng)注意的是，由于半導(dǎo)體晶體管的尺寸越來越小，很難且沒有必要過于精確地確定平坦化后的具體位置，因此，可以將層間介電層510平坦化到第一多晶硅柵極506a和第二多晶硅柵極506b的頂部表面以下或以上，這對于本領(lǐng)域技術(shù)人員來講是顯而易見的。第三，如圖5C所示，在第二器件504的上方形成覆蓋第二多晶硅柵極506b的覆蓋層 511。作為示例，在第二器件504的上方涂敷光刻膠層，并進(jìn)行曝光及顯影等工藝以使光刻膠層覆蓋第二器件504區(qū)，而暴露出第一器件503區(qū)。需要注意的是，基于半導(dǎo)體器件的特點(diǎn)，只需要對形成金屬柵極的多晶硅柵極進(jìn)行去除。對于需要保留的多晶硅柵極而言，如果該多晶硅柵極是半導(dǎo)體器件上的必要元件， 則無需進(jìn)行特別處理，作為示例，可以用光刻膠對其進(jìn)行阻擋；而如果該多晶硅柵極不是半導(dǎo)體器件上的必要元件，也可以將其處理成高阻，這樣由于無需形成硅化物阻擋層從而節(jié)省了一個掩膜板?；谏鲜銮闆r，本發(fā)明的方法可以使多晶硅柵極增加一種新用途并且節(jié)省了掩膜板，從而增強(qiáng)了半導(dǎo)體器件的功能并降低了制造成本。第四，如圖5D所示，通過刻蝕去除第一多晶硅柵極506a至暴露出第一柵氧化層 505a,以形成用于容納金屬柵極的溝槽512 ；然后，移除覆蓋層511。作為示例，采用干法刻蝕工藝去除第一多晶硅柵極506a。
在優(yōu)選的情況下，恰好將第一多晶硅柵極506a完全去除至第一柵氧化層50 的表面。但是，應(yīng)當(dāng)注意的是，由于半導(dǎo)體晶體管的尺寸越來越小，很難且沒有必要過于精確地確定去除后的具體位置，因此，可以將多晶硅柵極506a去除到柵氧化層50 的頂部表面以下，這對于本領(lǐng)域技術(shù)人員來講是顯而易見的。應(yīng)該注意的是，為了便于理解附圖和使附圖能夠更清晰地表達(dá)不同的層結(jié)構(gòu)，以下圖5E 21中不再標(biāo)記出襯底501、淺溝槽502、第一柵氧化層50 、第二柵氧化層50恥、 第一多晶硅柵極506a、第二多晶硅柵極506b、側(cè)墻507和源/漏區(qū)508/509的附圖標(biāo)記。第五，如圖5E所示，在溝槽512中填充金屬513，以形成金屬柵極結(jié)構(gòu)；作為示例，填充的金屬513可以自下而上依次為高介電常數(shù)(k)的柵極電介質(zhì)層 513a、功函數(shù)設(shè)定金屬層51 和柵極電極層513c。進(jìn)一步地，對于N型金屬柵極結(jié)構(gòu)而言，其功函數(shù)設(shè)定金屬層51 的金屬為適用于NMOS器件的金屬，材料可以包括諸如鈦、鉭、鋁、鋯、鉿及其合金，例如包括這些元素的金屬碳化物、氮化物等。形成該N型功函數(shù)設(shè)定金屬層的方法可以是PVD (物理氣相沉積)或 CVD (化學(xué)氣相沉積)法。在優(yōu)選的情況下，N型金屬柵極結(jié)構(gòu)的功函數(shù)設(shè)定金屬層51 自下而上依次為鉭、氮化鈦層和鋁化鈦層；或者為氮化鉭層、氮化鈦層和鋁化鈦層。又進(jìn)一步地，對于P型金屬柵極結(jié)構(gòu)而言，其功函數(shù)設(shè)定金屬層51 的金屬為適用于PMOS器件的金屬，材料可以包括諸如釕、鈀、鉬以及金屬氮化物，例如鈦、鎢、鉭、釕和鈦鋁的氮化物。形成該P(yáng)型功函數(shù)設(shè)定金屬層的方法可以是PVD(物理氣相沉積)或CVD(化學(xué)氣相沉積)法。在優(yōu)選的情況下，P型金屬柵極結(jié)構(gòu)的功函數(shù)設(shè)定金屬層51 自下而上依次為氮化鈦層、鉭和鋁化鈦層；或者為氮化鈦層、氮化鉭層和鋁化鈦層。進(jìn)一步地，柵極電極層513c的材料為鋁或鋁合金。在優(yōu)選的情況下，柵極電極層 513c自下而上依次為鋁化鈦和鋁。第六，如圖5F所示，平坦化金屬柵極結(jié)構(gòu)至暴露出側(cè)墻507以形成金屬柵極514。作為示例，采用化學(xué)機(jī)械研磨(CMP)方法對金屬柵極結(jié)構(gòu)進(jìn)行平坦化。在優(yōu)選的情況下，恰好將金屬柵極結(jié)構(gòu)平坦化到溝槽512的頂部表面以暴露出側(cè)墻507。但是，應(yīng)當(dāng)注意的是，由于半導(dǎo)體晶體管的尺寸越來越小，很難且沒有必要過于精確地確定平坦化后的具體位置，因此，可以將金屬柵極結(jié)構(gòu)平坦化到溝槽512的頂部表面以下，這對于本領(lǐng)域技術(shù)人員來講是顯而易見的。作為示例，金屬柵極514可以為N型金屬柵極，也可以為P型金屬柵極。其中，N 型金屬柵極可以位于N型阱核心區(qū)或N型阱輸入輸出區(qū)；P型金屬柵極可以位于P型阱核心區(qū)或P型阱輸入輸出區(qū)。進(jìn)一步地，N型金屬柵極的金屬為功函數(shù)適用于NMOS器件的金屬，P型金屬柵極的金屬為功函數(shù)適用于PMOS器件的金屬。第七，如圖5G所示，去除側(cè)墻507的上部和所有層間介電層510。作為示例，可以去除側(cè)墻507的全部，例如使用刻蝕工藝。但是，為了節(jié)省時間和優(yōu)化工藝過程，在優(yōu)選的情況下，僅去除側(cè)墻507的上部，如圖5G所示，保留下部的側(cè)墻 507，。第八，如圖5H所示，在源/漏區(qū)508/509的表面形成自對準(zhǔn)硅化物層515。
作為示例，在第二多晶硅柵極506b的表面、剩余的側(cè)墻507(下部的側(cè)墻507’)的表面、源/漏區(qū)508/509的表面和金屬柵極514的表面沉積例如金屬鎳或鉬化鎳的材料，以最終在源/漏區(qū)508/509的表面形成自對準(zhǔn)硅化物層515。最后，如圖51所示，在第二多晶硅柵極506b的表面、剩余的側(cè)墻507 (下部的側(cè)墻 507’ )的表面、金屬柵極514的表面和自對準(zhǔn)硅化物層515的表面形成應(yīng)力層516。如圖6所示，為根據(jù)本發(fā)明第二個實(shí)施方式的制作半導(dǎo)體器件結(jié)構(gòu)的方法流程圖。在步驟S601中，提供前端器件層結(jié)構(gòu)。在通常情況下，前端器件層結(jié)構(gòu)包括前序工藝中所形成的器件結(jié)構(gòu)層。作為示例，前端器件層結(jié)構(gòu)包括襯底，所述襯底至少具有在其上形成并被淺溝槽隔離的第一器件和與所述第一器件極性相反的第二器件。其中，所述第一器件的表面自下而上形成有第一柵氧化層和第一多晶硅柵極，所述第二器件的表面自下而上形成有第二柵氧化層和第二多晶硅柵極，所述第一多晶硅柵極的兩側(cè)和所述第二多晶硅柵極的兩側(cè)由側(cè)墻環(huán)繞，襯底位于所述側(cè)墻的外側(cè)的區(qū)域中形成有源/漏區(qū)。第一器件為NMOS器件或PMOS 器件。進(jìn)一步地，構(gòu)成襯底的材料可以是未摻雜的單晶硅、摻雜有雜質(zhì)的單晶硅或者絕緣體上硅(SOI)，還可以包括其他的材料，例如銻化銦、碲化鉛、砷化銦、砷化鎵或銻化鎵等。此外，需要注意的是，本文所述的前端器件層結(jié)構(gòu)并非是限制性的，而是還可以具有其他結(jié)構(gòu)。例如，襯底的表面還可以具有形成有鍺硅應(yīng)力層的凹槽(未示出)；源/漏區(qū)還可以被形成為具有輕摻雜漏區(qū)(LDD)結(jié)構(gòu)；第一多晶硅柵極和第二多晶硅柵極的表面還可以分別具有掩膜層；等。在步驟S602中，在第一多晶硅柵極的表面、第二多晶硅柵極的表面、側(cè)墻的表面和源/漏區(qū)的表面形成層間介電層；然后，平坦化層間介電層至暴露出第一多晶硅柵極的表面和第二多晶硅柵極的表面。作為示例，采用化學(xué)機(jī)械研磨(CMP)方法對層間介電層進(jìn)行平坦化。在優(yōu)選的情況下，恰好將層間介電層平坦化到第一多晶硅柵極和第二多晶硅柵極的頂部表面。但是，應(yīng)當(dāng)注意的是，由于半導(dǎo)體晶體管的尺寸越來越小，很難且沒有必要過于精確地確定平坦化后的具體位置，因此，可以將層間介電層平坦化到第一多晶硅柵極和第二多晶硅柵極的頂部表面以下或以上，這對于本領(lǐng)域技術(shù)人員來講是顯而易見的。在步驟S603中，在第二器件的上方形成覆蓋第二多晶硅柵極的覆蓋層。作為示例，在第二器件的上方涂敷光刻膠層，并進(jìn)行曝光及顯影等工藝以使光刻膠層覆蓋第二器件區(qū)，而暴露出第一器件區(qū)。需要注意的是，基于半導(dǎo)體器件的特點(diǎn)，只需要對形成金屬柵極的多晶硅柵極進(jìn)行去除。對于需要保留的多晶硅柵極而言，如果該多晶硅柵極是半導(dǎo)體器件上的必要元件， 則無需進(jìn)行特別處理，作為示例，可以用光刻膠對其進(jìn)行阻擋；而如果該多晶硅柵極不是半導(dǎo)體器件上的必要元件，也可以將其處理成高阻，這樣由于無需形成硅化物阻擋層從而節(jié)省了一個掩膜板?；谏鲜銮闆r，本發(fā)明的方法可以使多晶硅柵極增加一種新用途并且節(jié)省了掩膜板，從而增強(qiáng)了半導(dǎo)體器件的功能并降低了制造成本。在步驟S604中，通過刻蝕去除第一多晶硅柵極至暴露出第一柵氧化層，以形成用于容納金屬柵極的溝槽；然后，移除覆蓋層。作為示例，采用干法刻蝕工藝去除第一多晶硅柵極。在優(yōu)選的情況下，恰好將第一多晶硅柵極完全去除至第一柵氧化層的表面。但是， 應(yīng)當(dāng)注意的是，由于半導(dǎo)體晶體管的尺寸越來越小，很難且沒有必要過于精確地確定去除后的具體位置，因此，可以將第一多晶硅柵極去除到第一柵氧化層的頂部表面以下，這對于本領(lǐng)域技術(shù)人員來講是顯而易見的。在步驟S605中，在溝槽中填充金屬，以形成金屬柵極結(jié)構(gòu)；作為示例，填充的金屬可以自下而上依次為高介電常數(shù)(k)的柵極電介質(zhì)層、功函數(shù)設(shè)定金屬層和柵極電極層。進(jìn)一步地，對于N型金屬柵極結(jié)構(gòu)而言，其功函數(shù)設(shè)定金屬層的金屬為適用于 NMOS器件的金屬，材料可以包括諸如鈦、鉭、鋁、鋯、鉿及其合金，例如包括這些元素的金屬碳化物、氮化物等。形成該N型功函數(shù)設(shè)定金屬層的方法可以是PVD(物理氣相沉積)或 CVD(化學(xué)氣相沉積)法。在優(yōu)選的情況下，N型金屬柵極結(jié)構(gòu)的功函數(shù)設(shè)定金屬層自下而上依次為鉭、氮化鈦層和鋁化鈦層；或者為氮化鉭層、氮化鈦層和鋁化鈦層。又進(jìn)一步地，對于P型金屬柵極結(jié)構(gòu)而言，其功函數(shù)設(shè)定金屬層的金屬為適用于 PMOS器件的金屬，材料可以包括諸如釕、鈀、鉬以及金屬氮化物，例如鈦、鎢、鉭、釕和鈦鋁的氮化物。形成該P(yáng)型功函數(shù)設(shè)定金屬層的方法可以是PVD(物理氣相沉積)或CVD(化學(xué)氣相沉積)法。在優(yōu)選的情況下，P型金屬柵極結(jié)構(gòu)的功函數(shù)設(shè)定金屬層自下而上依次為氮化鈦層、鉭和鋁化鈦層；或者為氮化鈦層、氮化鉭層和鋁化鈦層。進(jìn)一步地，柵極電極層的材料為鋁或鋁合金。在優(yōu)選的情況下，柵極電極層自下而上依次為鋁化鈦和鋁。在步驟S606中，平坦化金屬柵極結(jié)構(gòu)至暴露出側(cè)墻以形成金屬柵極。作為示例，采用化學(xué)機(jī)械研磨(CMP)方法對金屬柵極結(jié)構(gòu)進(jìn)行平坦化。在優(yōu)選的情況下，恰好將金屬柵極結(jié)構(gòu)平坦化到溝槽的頂部表面以暴露出側(cè)墻。 但是，應(yīng)當(dāng)注意的是，由于半導(dǎo)體晶體管的尺寸越來越小，很難且沒有必要過于精確地確定平坦化后的具體位置，因此，可以將金屬柵極結(jié)構(gòu)平坦化到溝槽的頂部表面以下，這對于本領(lǐng)域技術(shù)人員來講是顯而易見的。作為示例，金屬柵極可以為N型金屬柵極，也可以為P型金屬柵極。其中，N型金屬柵極可以位于N型阱核心區(qū)或N型阱輸入輸出區(qū)；P型金屬柵極可以位于P型阱核心區(qū)或P型阱輸入輸出區(qū)。進(jìn)一步地，N型金屬柵極的金屬為功函數(shù)適用于NMOS器件的金屬，P 型金屬柵極的金屬為功函數(shù)適用于PMOS器件的金屬。在步驟S607中，去除側(cè)墻的上部和所有層間介電層。作為示例，可以去除側(cè)墻的全部，例如使用刻蝕工藝。但是，為了節(jié)省時間和優(yōu)化工藝過程，在優(yōu)選的情況下，僅去除側(cè)墻的上部，如圖5G所示，保留下部的側(cè)墻。在步驟S608中，在源/漏區(qū)的表面形成自對準(zhǔn)硅化物層。作為示例，在第二多晶硅柵極的表面、剩余的側(cè)墻(下部的側(cè)墻)的表面、源/漏區(qū)的表面和金屬柵極的表面沉積例如金屬鎳或鉬化鎳的材料，以最終在源/漏區(qū)的表面形成自對準(zhǔn)硅化物層。在步驟S609中，在第二多晶硅柵極的表面、剩余的側(cè)墻(下部的側(cè)墻)的表面、金屬柵極的表面和自對準(zhǔn)硅化物層的表面形成應(yīng)力層。如圖7所示，為根據(jù)本發(fā)明第二個實(shí)施方式制作出的半導(dǎo)體器件結(jié)構(gòu)的示意圖。 如圖所示，半導(dǎo)體器件結(jié)構(gòu)包括襯底701、至少一個第一器件703和至少一個第二器件704。 更具體地，所述襯底701至少具有在其上形成并被淺溝槽702隔離的第一器件703和與所述第一器件703極性相反的第二器件704。其中，第一器件703可以為匪OS器件，也可以是 PMOS器件。進(jìn)一步地，第一器件703具有第一柵氧化層70 ，第一柵氧化層70 形成在襯底701的第一器件703的表面；金屬柵極706a，金屬柵極706a形成在第一柵氧化層70 的表面；側(cè)墻707a，側(cè)墻707a環(huán)繞金屬柵極706a ；源/漏區(qū)708a/709a，源/漏區(qū)708a/709a形成在襯底701的第一器件703的位于側(cè)墻707a的外側(cè)的區(qū)域中；自對準(zhǔn)硅化物層710a，自對準(zhǔn)硅化物層710a形成在源/漏區(qū)708a/709a的表面； 以及應(yīng)力層711a，應(yīng)力層711a形成在金屬柵極706a的表面、側(cè)墻707a的表面和自對準(zhǔn)硅化物層710a的表面。進(jìn)一步地，第二器件704具有第二柵氧化層70 ，第二柵氧化層70 形成在襯底701的第二器件704的表面；多晶硅柵極706b，多晶硅柵極706b形成在第二柵氧化層70 的表面；側(cè)墻707b，側(cè)墻707b環(huán)繞多晶硅柵極70 ；源/漏區(qū)708b/709b，源/漏區(qū)708b/709b形成在襯底701的第二器件704的位于側(cè)墻707b的外側(cè)的區(qū)域中；自對準(zhǔn)硅化物層710b，自對準(zhǔn)硅化物層710b形成在源/漏區(qū)708b/709b的表面； 以及應(yīng)力層711b，應(yīng)力層711b形成在多晶硅柵極706b的表面、側(cè)墻707b的表面和自對準(zhǔn)硅化物層710b的表面。更進(jìn)一步地，根據(jù)不同工藝的需求，金屬柵極706a可以是N型金屬柵極，也可以是 P型金屬柵極；其中，N型金屬柵極706a可以位于N型阱核心區(qū)或N型阱輸入輸出區(qū)，P型金屬柵極706a可以位于P型阱核心區(qū)或P型阱輸入輸出區(qū)；多晶硅柵極706b可以形成在 N型阱核心區(qū)或N型阱輸入輸出區(qū)。又進(jìn)一步地，根據(jù)金屬柵極極性的不同，N型金屬柵極具有適用于NMOS器件的金屬的功函數(shù)設(shè)定金屬層；P型金屬柵極具有適用于PMOS器件的金屬的功函數(shù)設(shè)定金屬層。作為示例，對于N型金屬柵極結(jié)構(gòu)而言，其功函數(shù)設(shè)定金屬層的材料可以包括鈦、 鉭、鋁、鋯、鉿及其合金，例如包括這些元素的金屬碳化物、氮化物等。在優(yōu)選的情況下，N型金屬柵極結(jié)構(gòu)的功函數(shù)設(shè)定金屬層自下而上依次為鉭、氮化鈦層和鋁化鈦層；或者為氮化鉭層、氮化鈦層和鋁化鈦層。作為示例，對于P型金屬柵極結(jié)構(gòu)而言，其功函數(shù)設(shè)定金屬層可以包括釕、鈀、鉬以及金屬氮化物，例如鈦、鎢、鉭、釕和鈦鋁的氮化物。在優(yōu)選的情況下，P型金屬柵極結(jié)構(gòu)的功函數(shù)設(shè)定金屬層自下而上依次為氮化鈦層、鉭和鋁化鈦層；或者為氮化鈦層、氮化鉭層和鋁化鈦層。綜上所述，本發(fā)明的制作半導(dǎo)體器件結(jié)構(gòu)的方法在金屬柵極形成之后才形成自對準(zhǔn)硅化物層，因此不存在后續(xù)工藝中的高溫對自對準(zhǔn)硅化物層的性能產(chǎn)生影響的情況，從而保證了器件的性能；第二，本發(fā)明的制作半導(dǎo)體器件結(jié)構(gòu)的方法，可以根據(jù)元器件的特點(diǎn)選擇對多晶硅柵極的處理方式，既可以保留該多晶硅柵極，也可以將其制作成金屬柵極，還可以將其處理成高阻，這樣可以增加器件的功能，或者節(jié)省掩膜板進(jìn)而降低制造成本；第三，本發(fā)明的制作半導(dǎo)體器件結(jié)構(gòu)的方法，應(yīng)力層與源/漏區(qū)之間的距離較近，使得應(yīng)力層的應(yīng)力效果比較明顯，從而增加了載流子的遷移速率，提高了半導(dǎo)體器件的整體性能；第四，本發(fā)明的制作半導(dǎo)體器件結(jié)構(gòu)的方法，充分利用現(xiàn)有設(shè)備、材料和工藝，不會增加生產(chǎn)線的復(fù)雜度，而且制作方法簡單易行，不需要耗費(fèi)額外的人力和物力；第五，本發(fā)明的半導(dǎo)體器件結(jié)構(gòu)的自對準(zhǔn)硅化物層具有較好的性能、不會出現(xiàn)較高的電阻；第六，本發(fā)明的半導(dǎo)體器件結(jié)構(gòu)的應(yīng)力層與源/漏區(qū)的距離較近，具有較好的應(yīng)力效果。[本發(fā)明的有益效果]綜上所述，本發(fā)明的制作半導(dǎo)體器件結(jié)構(gòu)的方法在金屬柵極形成之后才形成自對準(zhǔn)硅化物層，因此不存在后續(xù)工藝中的高溫對自對準(zhǔn)硅化物層的性能產(chǎn)生影響的情況，從而保證了器件的性能；第二，本發(fā)明的制作半導(dǎo)體器件結(jié)構(gòu)的方法，可以根據(jù)元器件的特點(diǎn)選擇對多晶硅柵極的處理方式，既可以保留該多晶硅柵極，也可以將其制作成金屬柵極，還可以將其處理成高阻，這樣可以增加器件的功能，或者節(jié)省掩膜板進(jìn)而降低制造成本；第三，本發(fā)明的制作半導(dǎo)體器件結(jié)構(gòu)的方法，應(yīng)力層與源/漏區(qū)之間的距離較近，使得應(yīng)力層的應(yīng)力效果比較明顯，從而增加了載流子的遷移速率，提高了半導(dǎo)體器件的整體性能；第四，本發(fā)明的制作半導(dǎo)體器件結(jié)構(gòu)的方法，充分利用現(xiàn)有設(shè)備、材料和工藝，不會增加生產(chǎn)線的復(fù)雜度，而且制作方法簡單易行，不需要耗費(fèi)額外的人力和物力；第五，本發(fā)明的半導(dǎo)體器件結(jié)構(gòu)的自對準(zhǔn)硅化物層具有較好的性能、不會出現(xiàn)較高的電阻；第六，本發(fā)明的半導(dǎo)體器件結(jié)構(gòu)的應(yīng)力層與源/漏區(qū)的距離較近，具有較好的應(yīng)力效果。[本發(fā)明的工業(yè)實(shí)用性]如上所述的半導(dǎo)體器件結(jié)構(gòu)以及具有根據(jù)如上所述的實(shí)施方式制造的半導(dǎo)體器件結(jié)構(gòu)可應(yīng)用于多種集成電路(IC)中。根據(jù)本發(fā)明的IC例如是存儲器電路，如隨機(jī)存取存儲器(RAM)、動態(tài)RAM(DRAM)、同步DRAM (SDRAM)、靜態(tài)RAM(SRAM)、或只讀存儲器(ROM)等等。根據(jù)本發(fā)明的IC還可以是邏輯器件，如可編程邏輯陣列(PLA)、專用集成電路(ASIC)、 合并式DRAM邏輯集成電路(掩埋式DRAM)、射頻電路或任意其他電路器件。根據(jù)本發(fā)明的 IC芯片可用于例如用戶電子產(chǎn)品，如個人計算機(jī)、便攜式計算機(jī)、游戲機(jī)、蜂窩式電話、個人數(shù)字助理、攝像機(jī)、數(shù)碼相機(jī)、手機(jī)等各種電子產(chǎn)品中，尤其是射頻產(chǎn)品中。本發(fā)明已經(jīng)通過上述實(shí)施例進(jìn)行了說明，但應(yīng)當(dāng)理解的是，上述實(shí)施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實(shí)施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實(shí)施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。本發(fā)明的保護(hù)范圍由附屬的權(quán)利要求書及其等效范圍所界定。
19
權(quán)利要求
1.一種制作半導(dǎo)體器件結(jié)構(gòu)的方法，其特征在于，包括下列步驟a)提供前端器件層結(jié)構(gòu)，其中，所述前端器件層結(jié)構(gòu)包括襯底，所述襯底的表面自下而上形成有柵氧化層和多晶硅柵極，所述多晶硅柵極由側(cè)墻環(huán)繞，所述襯底的位于所述側(cè)墻的外側(cè)的區(qū)域中形成有源/漏區(qū)；b)在所述多晶硅柵極的表面、所述側(cè)墻的表面和所述源/漏區(qū)的表面形成層間介電層；c)平坦化所述層間介電層至暴露出所述多晶硅柵極的表面；d)通過刻蝕去除所述多晶硅柵極至暴露出所述柵氧化層，以形成用于容納金屬柵極的溝槽；e)在所述溝槽中填充金屬，以形成金屬柵極結(jié)構(gòu)；f)平坦化所述金屬柵極結(jié)構(gòu)至暴露出所述側(cè)墻以形成所述金屬柵極；g)去除所述側(cè)墻的上部和所有的所述層間介電層；以及h)在所述源/漏區(qū)的表面形成自對準(zhǔn)硅化物層。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，還包括i)在所述剩余的側(cè)墻的表面、所述金屬柵極的表面和所述自對準(zhǔn)硅化物層的表面形成應(yīng)力層。
3.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述金屬柵極為N型金屬柵極或P型金屬柵極。
4.根據(jù)權(quán)利要求3所述的方法，其特征在于，所述N型金屬柵極位于N型阱核心區(qū)或N 型阱輸入輸出區(qū)。
5.根據(jù)權(quán)利要求3所述的方法，其特征在于，所述P型金屬柵極位于P型阱核心區(qū)或P 型阱輸入輸出區(qū)。
6.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述金屬為功函數(shù)適用于NMOS器件的金屬或功函數(shù)適用于PMOS器件的金屬。
7.一種制作半導(dǎo)體器件結(jié)構(gòu)的方法，其特征在于，包括下列步驟a)提供前端器件層結(jié)構(gòu)，所述前端器件層結(jié)構(gòu)包括襯底，所述襯底至少具有在其上形成并被淺溝槽隔離的第一器件和與所述第一器件極性相反的第二器件，其中，所述第一器件的表面自下而上形成有第一柵氧化層和第一多晶硅柵極，所述第二器件的表面自下而上形成有第二柵氧化層和第二多晶硅柵極，所述第一多晶硅柵極的兩側(cè)和所述第二多晶硅柵極的兩側(cè)由側(cè)墻環(huán)繞，所述襯底的位于所述側(cè)墻的外側(cè)的區(qū)域中形成有源/漏區(qū)；b)在所述第一多晶硅柵極的表面、所述第二多晶硅柵極的表面、所述側(cè)墻的表面和所述源/漏區(qū)的表面形成層間介電層；c)平坦化所述層間介電層至暴露出所述第一多晶硅柵極的表面和所述第二多晶硅柵極的表面；d)在所述第二器件的上方形成覆蓋所述第二多晶硅柵極的覆蓋層；e)通過刻蝕去除所述第一多晶硅柵極至暴露出所述第一柵氧化層，以形成用于容納金屬柵極的溝槽；f)移除所述覆蓋層；g)在所述溝槽中填充金屬，以形成金屬柵極結(jié)構(gòu)；h)平坦化所述金屬柵極結(jié)構(gòu)至暴露出所述側(cè)墻以形成所述金屬柵極；i)去除所述側(cè)墻的上部和所有的所述層間介電層；以及 j)在所述源/漏區(qū)的表面形成自對準(zhǔn)硅化物層。
8.根據(jù)權(quán)利要求7所述的方法，其特征在于，還包括k)在所述第二多晶硅柵極的表面、所述剩余的側(cè)墻的表面、所述金屬柵極的表面和所述自對準(zhǔn)硅化物層的表面形成應(yīng)力層。
9.根據(jù)權(quán)利要求7所述的方法，其特征在于，所述第一器件為NMOS器件或PMOS器件。
10.根據(jù)權(quán)利要求7所述的方法，其特征在于，所述金屬柵極為N型金屬柵極或P型金屬柵極。
11.根據(jù)權(quán)利要求10所述的方法，其特征在于，所述N型金屬柵極位于N型阱核心區(qū)或 N型阱輸入輸出區(qū)。
12.根據(jù)權(quán)利要求10所述的方法，其特征在于，所述P型金屬柵極位于P型阱核心區(qū)或 P型阱輸入輸出區(qū)。
13.根據(jù)權(quán)利要求7所述的方法，其特征在于，所述金屬為功函數(shù)適用于NMOS器件的金屬或功函數(shù)適用于PMOS器件的金屬。
14.一種半導(dǎo)體器件結(jié)構(gòu)，其特征在于，包括 襯底；柵氧化層，所述柵氧化層形成在所述襯底的表面； 金屬柵極，所述金屬柵極形成在所述柵氧化層的表面； 側(cè)墻，所述側(cè)墻環(huán)繞所述金屬柵極；源/漏區(qū)，所述源/漏區(qū)形成在所述襯底的位于所述側(cè)墻的外側(cè)的區(qū)域中； 自對準(zhǔn)硅化物層，所述自對準(zhǔn)硅化物層形成在所述源/漏區(qū)的表面； 應(yīng)力層，所述應(yīng)力層形成在所述金屬柵極的表面、所述側(cè)墻的表面和所述自對準(zhǔn)硅化物層的表面。
15.根據(jù)權(quán)利要求14所述的方法，其特征在于，所述金屬柵極為N型金屬柵極或P型金屬柵極。
16.根據(jù)權(quán)利要求15所述的方法，其特征在于，所述N型金屬柵極位于N型阱核心區(qū)或 N型阱輸入輸出區(qū)。
17.根據(jù)權(quán)利要求15所述的方法，其特征在于，所述P型金屬柵極位于P型阱核心區(qū)或 P型阱輸入輸出區(qū)。
18.根據(jù)權(quán)利要求14所述的方法，其特征在于，所述金屬柵極具有適用于NMOS器件的金屬的功函數(shù)設(shè)定金屬層或適用于PMOS器件的金屬的功函數(shù)設(shè)定金屬層。
19.一種半導(dǎo)體器件結(jié)構(gòu)，其特征在于，包括襯底，所述襯底至少具有在其上形成并被淺溝槽隔離的第一器件和與所述第一器件極性相反的第二器件；第一柵氧化層和第二柵氧化層，所述第一柵氧化層形成在所述第一器件的表面，所述第二柵氧化層形成在所述第二器件的表面；金屬柵極，所述金屬柵極形成在所述第一柵氧化層的表面； 多晶硅柵極，所述多晶硅柵極位于所述第二柵氧化層的表面；側(cè)墻，所述側(cè)墻環(huán)繞所述金屬柵極和所述多晶硅柵極；源/漏區(qū)，所述源/漏區(qū)形成在所述襯底的位于所述側(cè)墻的外側(cè)的區(qū)域中；自對準(zhǔn)硅化物層，所述自對準(zhǔn)硅化物層形成在所述源/漏區(qū)的表面；應(yīng)力層，所述應(yīng)力層形成在所述金屬柵極的表面、所述多晶硅柵極的表面、所述側(cè)墻的表面和所述自對準(zhǔn)硅化物層的表面。
20.根據(jù)權(quán)利要求19所述的方法，其特征在于，所述第一器件為NMOS器件或PMOS器件。
21.根據(jù)權(quán)利要求19所述的方法，其特征在于，所述金屬柵極為N型金屬柵極或P型金屬柵極。
22.根據(jù)權(quán)利要求21所述的方法，其特征在于，所述N型金屬柵極位于N型阱核心區(qū)或 N型阱輸入輸出區(qū)。
23.根據(jù)權(quán)利要求21所述的方法，其特征在于，所述P型金屬柵極位于P型阱核心區(qū)或 P型阱輸入輸出區(qū)。
24.根據(jù)權(quán)利要求19所述的方法，其特征在于，所述金屬柵極具有適用于NMOS器件的金屬的功函數(shù)設(shè)定金屬層或適用于PMOS器件的金屬的功函數(shù)設(shè)定金屬層。
25.一種包含通過如權(quán)利要求1或7所述的方法制造的半導(dǎo)體器件的集成電路，其中所述集成電路選自隨機(jī)存取存儲器、動態(tài)隨機(jī)存取存儲器、同步動態(tài)隨機(jī)存取存儲器、靜態(tài)隨機(jī)存取存儲器、只讀存儲器、可編程邏輯陣列、專用集成電路、掩埋式動態(tài)隨機(jī)存取存儲器和射頻電路的其中至少一種。
26.一種包含通過如權(quán)利要求1或7所述的方法制造的半導(dǎo)體器件的電子設(shè)備，其中所述電子設(shè)備選自個人計算機(jī)、便攜式計算機(jī)、游戲機(jī)、蜂窩式電話、個人數(shù)字助理、攝像機(jī)、 數(shù)碼相機(jī)和手機(jī)的其中至少一種。
27.一種包含權(quán)利要求14或19所述的半導(dǎo)體器件結(jié)構(gòu)的集成電路，其中所述集成電路選自隨機(jī)存取存儲器、動態(tài)隨機(jī)存取存儲器、同步動態(tài)隨機(jī)存取存儲器、靜態(tài)隨機(jī)存取存儲器、只讀存儲器、可編程邏輯陣列、專用集成電路、掩埋式動態(tài)隨機(jī)存取存儲器和射頻電路的其中至少一種。
28.一種包含權(quán)利要求14或19所述的半導(dǎo)體器件結(jié)構(gòu)的電子設(shè)備，其中所述電子設(shè)備選自個人計算機(jī)、便攜式計算機(jī)、游戲機(jī)、蜂窩式電話、個人數(shù)字助理、攝像機(jī)、數(shù)碼相機(jī)和手機(jī)的其中至少一種。
全文摘要
本發(fā)明提供一種半導(dǎo)體器件結(jié)構(gòu)和制作該半導(dǎo)體器件結(jié)構(gòu)的方法。其中，制作半導(dǎo)體器件結(jié)構(gòu)的方法包括a)提供前端器件層結(jié)構(gòu)，其中，前端器件層結(jié)構(gòu)包括襯底，襯底的表面形成有柵氧化層和多晶硅柵極，多晶硅柵極由側(cè)墻環(huán)繞，襯底的位于側(cè)墻的外側(cè)的區(qū)域中形成有源/漏區(qū)；b)在多晶硅柵極、側(cè)墻和源/漏區(qū)的表面形成層間介電層；c)平坦化層間介電層至暴露出多晶硅柵極的表面；d)通過刻蝕去除多晶硅柵極至暴露出柵氧化層，以形成用于容納金屬柵極的溝槽；e)在溝槽中填充金屬，以形成金屬柵極結(jié)構(gòu)；f)平坦化金屬柵極結(jié)構(gòu)至暴露出側(cè)墻以形成金屬柵極；g)去除側(cè)墻的上部和所有的層間介電層；和h)在源/漏區(qū)的表面形成自對準(zhǔn)硅化物層。
文檔編號H01L27/092GK102376582SQ20101026756
公開日2012年3月14日 申請日期2010年8月24日 優(yōu)先權(quán)日2010年8月24日
發(fā)明者寧先捷 申請人:中芯國際集成電路制造(上海)有限公司