專利名稱：半導(dǎo)體器件及其制作方法
技術(shù)領(lǐng)域：
本申請(qǐng)一般地涉及集成電路制造領(lǐng)域，更為具體地，涉及一種半導(dǎo)體器件及其制作方法，特別是在絕緣體上半導(dǎo)體(Semiconductor-onHnsulator，SOI)襯底上形成的具有體接觸的半導(dǎo)體器件。
背景技術(shù)：
在制作半導(dǎo)體器件時(shí)，經(jīng)常使用絕緣體上半導(dǎo)體(Semiconductor On Insulator, SOI)襯底。SOI襯底由于能夠提供良好的半導(dǎo)體器件隔離，并能夠在半導(dǎo)體器件內(nèi)提供均勻的較薄溝道區(qū)，從而受到青睞。盡管SOI如上所述能夠提供優(yōu)越性能，但是其也存在著一些缺點(diǎn)。特別是，由于 SOI襯底卓越的隔離能力，使用SOI襯底制作的半導(dǎo)體器件通常會(huì)遭受到浮體效應(yīng)。半導(dǎo)體器件內(nèi)的浮體效應(yīng)通常會(huì)導(dǎo)致半導(dǎo)體器件的閾值電壓漂移。這種浮體效應(yīng)也會(huì)在使用SOI 襯底制作的場(chǎng)效應(yīng)器件(如，金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管M0SFET)中導(dǎo)致軟誤差。有鑒于此，需要提供一種新穎的半導(dǎo)體器件及其制作方法，改善器件由于浮體效應(yīng)而造成的閾值電壓漂移問題。

發(fā)明內(nèi)容
鑒于上述問題，本發(fā)明的目的在于提供一種半導(dǎo)體器件及其制作方法，以克服上述現(xiàn)有技術(shù)中的問題。根據(jù)本發(fā)明的一個(gè)方面，提供了一種半導(dǎo)體器件，形成于半導(dǎo)體襯底上，所述半導(dǎo)體器件包括柵極、源區(qū)、漏區(qū)和體接觸區(qū)，其中，半導(dǎo)體襯底包括有源區(qū)，該有源區(qū)包括位于柵極內(nèi)側(cè)的第一區(qū)，位于柵極外側(cè)、與柵極相鄰的第二區(qū)，以及與第二區(qū)相接的第三區(qū)， 所述漏區(qū)分布于所述第一區(qū)中，所述源區(qū)分布于所述第二區(qū)中，以及所述體接觸區(qū)分布于
第三區(qū)中。優(yōu)選地，所述半導(dǎo)體襯底還包括有源區(qū)之外的介質(zhì)區(qū)，在柵極的內(nèi)側(cè)進(jìn)一步包括與所述第一區(qū)鄰接且遠(yuǎn)離所述第三區(qū)的一部分介質(zhì)區(qū)。其中，所述介質(zhì)區(qū)可以由淺溝槽隔離形成。優(yōu)選地，所述源區(qū)與漏區(qū)為第一導(dǎo)電類型；所述體接觸區(qū)為第二導(dǎo)電類型。優(yōu)選地，所述柵極的兩側(cè)包括側(cè)墻。優(yōu)選地，所述柵極通過側(cè)墻轉(zhuǎn)移形成。優(yōu)選地，所述半導(dǎo)體器件進(jìn)一步包括源/漏延伸區(qū)，位于所述源區(qū)和漏區(qū)與溝道區(qū)的連接處，所述溝道區(qū)位于所述柵極下方的半導(dǎo)體襯底中。進(jìn)一步優(yōu)選地，所述半導(dǎo)體器件進(jìn)一步包括暈環(huán)注入?yún)^(qū)，位于所述溝道區(qū)中或所述溝道區(qū)下方的半導(dǎo)體襯底中。優(yōu)選地，所述半導(dǎo)體襯底包括SOI襯底。優(yōu)選地，所述第三區(qū)與柵極邊緣部分交迭。優(yōu)選地，在所述源區(qū)、漏區(qū)和體接觸區(qū)上有金屬硅化物，所述金屬硅化物將所述源區(qū)和體接觸區(qū)電連接。根據(jù)本發(fā)明的另一方面，提供了一種制作半導(dǎo)體器件的方法，包括提供半導(dǎo)體襯底，該半導(dǎo)體襯底包括有源區(qū)；在半導(dǎo)體襯底上形成柵極，從而將有源區(qū)分為位于柵極內(nèi)側(cè)的第一區(qū)，位于柵極外側(cè)、與柵極相鄰的第二區(qū)，以及與第二區(qū)相接的第三區(qū)；對(duì)所述第一區(qū)以及所述第二區(qū)進(jìn)行源/漏延伸注入；在所述第三區(qū)中形成體接觸區(qū)；以及在所述第一區(qū)中形成漏區(qū)，且在所述第二區(qū)中形成源區(qū)。優(yōu)選地，所述半導(dǎo)體襯底還包括有源區(qū)之外的介質(zhì)區(qū)，在半導(dǎo)體襯底上形成柵極步驟中形成的柵極使得在柵極的內(nèi)側(cè)進(jìn)一步包括與所述第一區(qū)鄰接且遠(yuǎn)離所述第三區(qū)的一部分介質(zhì)區(qū)。優(yōu)選地，形成源區(qū)和漏區(qū)的步驟包括對(duì)所述第一區(qū)以及所述第二區(qū)注入第一導(dǎo)電類型的離子；形成體接觸區(qū)的步驟包括對(duì)所述第三區(qū)注入第二導(dǎo)電類型的離子。優(yōu)選地，在形成源區(qū)和漏區(qū)之前，所述方法進(jìn)一步包括在所述柵極的兩側(cè)形成側(cè)
掉丄回ο優(yōu)選地，形成柵極的步驟包括在半導(dǎo)體襯底上形成作為柵極掩模的介質(zhì)層；環(huán)繞所述介質(zhì)層形成多晶硅側(cè)墻；去除所述介質(zhì)層，從而使得留下的多晶硅側(cè)墻形成柵極。優(yōu)選地，形成體接觸區(qū)之前，所述方法進(jìn)一步包括對(duì)所述第一區(qū)以及所述第二區(qū)進(jìn)行傾角離子注入，從而在柵極下方的溝道區(qū)中或溝道區(qū)下方的半導(dǎo)體襯底中形成暈環(huán)注入?yún)^(qū)。優(yōu)選地，在形成源區(qū)和漏區(qū)之后，所述方法進(jìn)一步包括在所述柵極、源區(qū)、漏區(qū)和體接觸區(qū)上形成金屬硅化物，從而使得源區(qū)和體接觸區(qū)電連接。本發(fā)明的實(shí)施例提供的半導(dǎo)體器件以及制作半導(dǎo)體器件的方法，實(shí)現(xiàn)了源區(qū)和半導(dǎo)體襯底的體接觸，從而能夠有效穩(wěn)定源區(qū)電位，改善器件的閾值電壓漂移問題，提高了器件的性能。


通過以下參照附圖對(duì)本發(fā)明實(shí)施例的描述，本發(fā)明的上述以及其他目的、特征和優(yōu)點(diǎn)將更為清楚，在附圖中圖1 9示出了根據(jù)本發(fā)明實(shí)施例的制作半導(dǎo)體器件的工藝流程中各個(gè)步驟中器件結(jié)構(gòu)的示意圖，其中各圖中(a)視圖表示俯視圖，(b)視圖表示沿A-A'線的剖面圖。
具體實(shí)施例方式以下，通過附圖中示出的具體實(shí)施例來描述本發(fā)明。但是應(yīng)該理解，這些描述只是示例性的，而并非要限制本發(fā)明的范圍。此外，在以下說明中，省略了對(duì)公知結(jié)構(gòu)和技術(shù)的描述，以避免不必要地混淆本發(fā)明的概念。在附圖中示出了根據(jù)本發(fā)明實(shí)施例的層結(jié)構(gòu)示意圖。這些圖并非是按比例繪制的，其中為了清楚的目的，放大了某些細(xì)節(jié)，并且可能省略了某些細(xì)節(jié)。圖中所示出的各種區(qū)域、層的形狀以及它們之間的相對(duì)大小、位置關(guān)系僅是示例性的，實(shí)際中可能由于制造公差或技術(shù)限制而有所偏差，并且本領(lǐng)域技術(shù)人員根據(jù)實(shí)際所需可以另外設(shè)計(jì)具有不同形狀、大小、相對(duì)位置的區(qū)域/層。盡管在以下描述中利用絕緣體上半導(dǎo)體(SOI)襯底來進(jìn)行說明，這是因?yàn)楸景l(fā)明在SOI襯底應(yīng)用中將實(shí)現(xiàn)極大的優(yōu)點(diǎn)(大大減小浮體效應(yīng))。但是本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，本發(fā)明不限于此，而是可以應(yīng)用于其他類型的襯底。圖1示出了一個(gè)示例性的SOI襯底，包括半導(dǎo)體襯底1001、位于半導(dǎo)體襯底1001 上的埋入介質(zhì)層1002、以及位于埋入介質(zhì)層1002上的半導(dǎo)體層1003。半導(dǎo)體襯底1001和半導(dǎo)體層1003例如可以包括硅(Si)。埋入介質(zhì)層1002可以包括氧化物、氮化物等，特別是 Si的氧化物、氮化物等。這里需要指出的是，SOI襯底本身及其制作在本領(lǐng)域中是公知的，并且與本發(fā)明的主旨并無直接關(guān)聯(lián)。在此，省略對(duì)于SOI襯底的進(jìn)一步詳細(xì)描述。接下來，在該SOI襯底上，進(jìn)一步形成柵結(jié)構(gòu)。這里，以側(cè)墻轉(zhuǎn)移技術(shù)為例，來描述柵結(jié)構(gòu)的制作。具體地，首先，如圖2所示，可以在SOI襯底中形成淺溝槽隔離(STI) 1004，以便實(shí)現(xiàn)各器件區(qū)域之間的隔離，并限定了襯底上的有源區(qū)(被STI圍繞)。圖2(a)中的虛線框示出了有源區(qū)。例如，STI1004可以通過在SOI襯底中刻蝕溝槽，并在溝槽中填充SW2來形成。本領(lǐng)域技術(shù)人員也可以想到其他方法來形成STI。這種STI的形成以及有源區(qū)的限定本身在本領(lǐng)域中是公知的，在此不再詳細(xì)描述。這里需要指出的是，在圖2所示的實(shí)施例中，有源區(qū)被STI所包圍。但是，在半導(dǎo)體襯底上除了有源區(qū)之外，還可以存在不同于STI的其他介質(zhì)層。這種介質(zhì)層例如是在有源區(qū)外圍不同于STI另外形成的，或者是形成在如圖2所示的STI之上?？偠灾?，半導(dǎo)體襯底可以包括有源區(qū)以及有源區(qū)外圍的介質(zhì)層(包括STI)。之后，在SOI襯底上依次淀積氧化物層1005和氮化物層1006，氧化物層1005的厚度可以為1 5nm，例如可以是Sih ；氮化物層1006的厚度可以為20 90nm，例如可以 Si3N4。在此，氧化物層1005用來在隨后的工藝中保護(hù)半導(dǎo)體襯底，在完成一定的工藝后將被去除。氮化物層1006用作柵極圖案掩模，以便在隨后通過側(cè)墻轉(zhuǎn)移來形成所需的柵極圖案。隨后，在氮化物層1006上涂覆光刻膠1007，并對(duì)其進(jìn)行構(gòu)圖，使之與將要形成的柵極圖案相對(duì)應(yīng)。接著，如圖3所示，以上述構(gòu)圖后的光刻膠1007為掩模，對(duì)氮化物層1006 進(jìn)行刻蝕(例如，RIE)，然后去除光刻膠1007。在此，優(yōu)選地，氮化物層1006有一部分位于有源區(qū)外的介質(zhì)層(在此，是氧化物層100 上。接著，對(duì)氧化物層1005進(jìn)行刻蝕(例如，RIE)，去除氧化物層1005暴露在外的部分，具體地為不被氮化物層1006遮蓋的部分。然后，對(duì)由于去除氧化物層1005而露出的半導(dǎo)體層1003的表面進(jìn)行熱氧化，以形成新的氧化物層1005'，如圖4所示。該氧化物層 1005'的厚度例如約1 5nm，隨后用作所形成半導(dǎo)體器件的柵介質(zhì)層。柵介質(zhì)層還可以是高 k 材料，例如 HfO2^HfSiO, HfSiON, HfTaO, HfTiO, HfZrO, A1203、La2O3> ZrO2, LaAlO 中的任一種。如果采用高k介質(zhì)材料，那么柵極需要采用金屬材料。在形成了氧化物層1005‘(柵介質(zhì)層)之后，如圖4所示，在氮化物層1006 (柵極圖案掩模)周圍形成多晶硅側(cè)墻1008，例如厚度約10 30nm。例如，可以通過在SOI襯底上淀積多晶硅，并對(duì)多晶硅進(jìn)行選擇性刻蝕(例如，RIE)，使得多晶硅僅留在氮化物層1006的側(cè)壁處，從而形成多晶硅側(cè)墻1008。該多晶硅側(cè)墻1008連同其下通過熱氧化而形成的氧化物層1005'構(gòu)成半導(dǎo)體器件的柵堆疊。除了采用多晶硅形成柵極之外，還可以采用其它導(dǎo)電材料形成柵極，例如Ti、Co、 Ni、Al、W、金屬合金或其它導(dǎo)電材料。如果采用金屬柵，則柵介質(zhì)層采用高k柵介質(zhì)材料。接下來，如圖5所示，通過刻蝕(如，RIE)，去除氮化物層1006。最終，得到了如圖 5所示的帶狀閉合的柵堆疊。即，利用柵極圖案掩模1006，通過側(cè)墻轉(zhuǎn)移技術(shù)，得到了柵極圖案1008。柵極圖案1008將襯底上的有源區(qū)劃分為兩個(gè)部分位于柵極圖案1008內(nèi)側(cè)的區(qū)域(對(duì)應(yīng)于第一區(qū))，以及位于柵極圖案1008外側(cè)的區(qū)域(對(duì)應(yīng)于第二區(qū)以及第三區(qū))。 之后，將在第一區(qū)中形成半導(dǎo)體器件的漏區(qū)，在第二區(qū)中形成半導(dǎo)體器件的源區(qū)，且在第三區(qū)中形成體接觸區(qū)。在此需要指出的是，在上述示例中，通過矩形的柵極圖案掩模1006，最終得到了四邊形的閉合柵堆疊。但是需要指出的是，柵堆疊的形狀不限于這種四邊形，而是可以為任何合適的閉合曲線形狀。在此需要指出的是，以上通過側(cè)墻轉(zhuǎn)移來形成柵極圖案的技術(shù)本身是公知的。以上僅描述了這種技術(shù)的一個(gè)示例，本領(lǐng)域技術(shù)人員可以設(shè)想其他方式來形成柵極圖案。本發(fā)明并不限于側(cè)墻轉(zhuǎn)移的具體實(shí)現(xiàn)方式。而且，也可以以側(cè)墻轉(zhuǎn)移技術(shù)之外的其他方式來形成柵極圖案。在如上所述通過側(cè)墻轉(zhuǎn)移技術(shù)得到柵極圖案1008之后，可以進(jìn)行各種注入，以便進(jìn)一步形成半導(dǎo)體器件的其余結(jié)構(gòu)。通常通過傾角離子注入，在半導(dǎo)體器件的溝道區(qū)中或溝道區(qū)下方的半導(dǎo)體襯底中形成暈環(huán)注入?yún)^(qū)。例如，首先可以如圖5所示，進(jìn)行暈環(huán)(halo) 注入(如圖5中箭頭所示)。優(yōu)選地，對(duì)于ρ型場(chǎng)效應(yīng)晶體管(pFET)，利用As或P來進(jìn)行暈環(huán)注入；而對(duì)于η型場(chǎng)效應(yīng)晶體管(nFET)，利用B或h來進(jìn)行暈環(huán)注入。暈環(huán)注入對(duì)于半導(dǎo)體器件的形成而言，并非是必要的。接著，如圖6所示，進(jìn)行源/漏延伸區(qū)(extension)注入。在此，為了在隨后形成體接觸，利用掩模層(例如，光刻膠)1009將與待形成的體接觸區(qū)相對(duì)應(yīng)的區(qū)域(即，第三區(qū))覆蓋住，以避免在體接觸區(qū)中進(jìn)行源/漏延伸區(qū)注入。然后，在有源區(qū)中位于柵極內(nèi)側(cè)的第一區(qū)、以及位于柵極外側(cè)、且與柵極相鄰的第二區(qū)(圖中柵極外側(cè)未被掩模層1009覆蓋的有源區(qū)部分)中，進(jìn)行源/漏延伸區(qū)注入(如圖6中箭頭所示)。優(yōu)選地，對(duì)于pFET， 利用B或h來進(jìn)行源/漏延伸區(qū)注入；而對(duì)于nFET，利用As或P來進(jìn)行源/漏延伸區(qū)注入。由于第三區(qū)被掩模層1009覆蓋，因此沒有在第三區(qū)中進(jìn)行源/漏延伸區(qū)注入。在源/ 漏延伸區(qū)注入之后，去除掩模層1009。在這個(gè)步驟中，如圖6所示，體接觸區(qū)位于柵極圖案的一側(cè)，且與帶狀柵極圖案的邊緣部分地重疊，但不能進(jìn)入柵極圖案環(huán)繞的區(qū)域，也不能與柵極圖案完全沒有重合。如果體接觸區(qū)完全與柵極圖案沒有重疊，那么同樣會(huì)出現(xiàn)這樣的問題在圖6(a)所示的柵極底部?jī)蓚?cè)的柵長(zhǎng)變長(zhǎng)，從而不利于穩(wěn)定器件的性能。在此需要指出的是，盡管在圖6中示出第三區(qū)位于有源區(qū)下方，且與柵極圖案的下邊緣部分重疊。但是第三區(qū)的位置不限于此。例如，第三區(qū)可以位于有源區(qū)左側(cè)或右側(cè)， 且與柵極圖案的左邊緣或右邊緣部分重疊。當(dāng)然，第三區(qū)的其他位置也是可以的，例如與柵極圖案的一條邊緣的一部分、兩條相鄰邊緣的一部分、乃至三條相鄰邊緣的一部分相接。之后，如圖7所示，在第三區(qū)形成體接觸區(qū)。這種體接觸區(qū)例如可以通過進(jìn)行反型延伸區(qū)注入來形成。具體地，首先利用掩模層(例如，光刻膠)1010將器件中第三區(qū)之外的區(qū)域(特別是，第一區(qū)和第二區(qū))覆蓋住，露出第三區(qū)。然后，進(jìn)行反型延伸區(qū)注入(如圖 7中箭頭所示)。優(yōu)選地，對(duì)于pFET，利用As或P來進(jìn)行反型延伸區(qū)注入；而對(duì)于nFET，利用B或h來進(jìn)行反型延伸區(qū)注入。在反型延伸區(qū)注入之后，去除掩模層1010。這里需要指出的是，以上兩個(gè)延伸區(qū)注入步驟的順序可以顛倒。即，可以先在第三區(qū)進(jìn)行反型延伸區(qū)注入，然后再在第一區(qū)和第二區(qū)進(jìn)行源/漏延伸區(qū)注入。在如上所述進(jìn)行了暈環(huán)注入和延伸區(qū)注入之后，同常規(guī)技術(shù)中一樣，在柵極1008 兩側(cè)形成側(cè)墻1011(例如可以由氮化物形成)，如圖8所示。這種柵極側(cè)墻1011的形成在本領(lǐng)域是公知的，在此不再贅述。在形成側(cè)墻1011之后，在第一區(qū)和第二區(qū)進(jìn)行源/漏區(qū)注入，以形成源/漏區(qū)。為此，利用掩模層(例如，光刻膠)1012將第三區(qū)覆蓋住，以避免在第三區(qū)中進(jìn)行源/漏區(qū)注入。然后，進(jìn)行源/漏區(qū)注入(如圖8中箭頭所示)。優(yōu)選地，對(duì)于pFET，利用8或^1來進(jìn)行源/漏延伸區(qū)注入；而對(duì)于nFET，利用As或P來進(jìn)行源/漏延伸區(qū)注入。在源/漏區(qū)注入之后，去除掩模層1012。這樣，就在柵極圖案1008兩側(cè)分別形成了源/漏區(qū)。最后，如圖9所示，通過刻蝕(例如，RIE)去除暴露在外的氧化物層1005'。然后，可以通過金屬硅化反應(yīng)，在源/漏區(qū)、柵極和體接觸區(qū)上形成金屬硅化物層1013。例如， 可以在整個(gè)半導(dǎo)體結(jié)構(gòu)上形成一層金屬層，例如Ti、Co、Cu、Ni等，然后高溫退火，使得金屬與Si形成金屬硅化物，最后將未反應(yīng)的金屬去除。這種硅化反應(yīng)本身在本領(lǐng)域是公知的， 在此不再贅述。附圖9(a)中的虛線B-B'示出了最終形成的半導(dǎo)體器件的源區(qū)(對(duì)應(yīng)于第二區(qū)) 與體接觸區(qū)(對(duì)應(yīng)于第三區(qū))之間的邊界?？梢钥吹?，通過體接觸區(qū)，將源區(qū)與半導(dǎo)體體區(qū)連接在一起，從而形成體接觸。這樣，它們的電位就可以保持一致。在此，優(yōu)選地，由于氮化物層1006有一部分位于有源區(qū)外的介質(zhì)層上，從而形成的柵極圖案1008在其內(nèi)側(cè)除了包括作為有源區(qū)一部分的第一區(qū)之外，還包括一部分介質(zhì)層(在此，是STI 1004)，該部分介質(zhì)層與第一區(qū)鄰接。這樣的構(gòu)造有助于改善器件的性能。 如果將整個(gè)柵極形成于有源區(qū)上，則會(huì)導(dǎo)致位于圖9(a)中頂部的柵極的左右兩側(cè)的柵長(zhǎng)發(fā)生變化，對(duì)器件的性能產(chǎn)生不利影響。在本發(fā)明的上述實(shí)施例中，在進(jìn)行延伸區(qū)注入時(shí)，對(duì)體接觸區(qū)進(jìn)行了反型注入 (對(duì)于PFET，進(jìn)行η型注入；對(duì)于nFET，進(jìn)行ρ型注入)；而且，對(duì)于體接觸區(qū)，并不進(jìn)行源/ 漏區(qū)注入。最終得到了如圖9(a)和圖9(b)所示的根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件。這種半導(dǎo)體器件，形成于半導(dǎo)體襯底上，該半導(dǎo)體器件包括柵極1008、源區(qū)1014、漏區(qū)1015和體接觸區(qū)1016。半導(dǎo)體襯底包括有源區(qū)，該有源區(qū)包括位于柵極內(nèi)側(cè)的第一區(qū)，位于柵極外側(cè)、 與柵極相鄰的第二區(qū)，以及與第二區(qū)相接的第三區(qū)。漏區(qū)1015分布于第一區(qū)中，源區(qū)1014 分布于第二區(qū)中，以及體接觸區(qū)1016分布于第三區(qū)中。其中，在柵極1008內(nèi)側(cè)，優(yōu)選地還包括一部分介質(zhì)區(qū)(在此，為STI 1005)，該部分介質(zhì)區(qū)與第一區(qū)鄰接且遠(yuǎn)離第三區(qū)?？蛇x地，其中，源區(qū)1014與漏區(qū)1015為第一導(dǎo)電類型；體接觸區(qū)1016為第二導(dǎo)電類型。第一導(dǎo)電類型和第二導(dǎo)電類型分別為P型和η型，或者為η型和P型。
優(yōu)選地，柵極1008的兩側(cè)包括側(cè)墻1011。根據(jù)本發(fā)明的實(shí)施例，柵極1008通過側(cè)墻轉(zhuǎn)移形成?？蛇x地，在源區(qū)1014、漏區(qū)1015與溝道區(qū)(位于柵極下方的半導(dǎo)體襯底中)連接處，該半導(dǎo)體器件進(jìn)一步包括源/漏延伸區(qū)；在所述溝道區(qū)中或所述溝道區(qū)下方的半導(dǎo)體襯底中，該半導(dǎo)體器件進(jìn)一步包括暈環(huán)注入?yún)^(qū)(圖中未示出)。優(yōu)選地，半導(dǎo)體襯底為SOI襯底。在本發(fā)明的實(shí)施例中，在源區(qū)1014、漏區(qū)1015和體接觸區(qū)1016上有金屬硅化物 1013，金屬硅化物1013將源區(qū)1014和體接觸區(qū)1016電連接。由于體接觸區(qū)與源區(qū)電連接，從而能夠有效穩(wěn)定源區(qū)的電位，抑制閾值電壓漂移， 提高器件的性能。這里需要指出的是，在以上描述中提到的各種注入，如暈環(huán)注入、延伸區(qū)注入、源/ 漏區(qū)注入，本身在本領(lǐng)域中是公知的。關(guān)于它們的工藝條件和參數(shù)，可以參照現(xiàn)有技術(shù)。在以上的描述中，對(duì)于各層的構(gòu)圖、刻蝕等技術(shù)細(xì)節(jié)并沒有做出詳細(xì)的說明。但是本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，可以通過現(xiàn)有技術(shù)中的各種手段，來形成所需形狀的層、區(qū)域等。另外，為了形成同一結(jié)構(gòu)，本領(lǐng)域技術(shù)人員還可以設(shè)計(jì)出與以上描述的方法并不完全相同的方法。以上參照本發(fā)明的實(shí)施例對(duì)本發(fā)明予以了說明。但是，這些實(shí)施例僅僅是為了說明的目的，而并非為了限制本發(fā)明的范圍。本發(fā)明的范圍由所附權(quán)利要求及其等價(jià)物限定。 不脫離本發(fā)明的范圍，本領(lǐng)域技術(shù)人員可以做出多種替換和修改，這些替換和修改都應(yīng)落在本發(fā)明的范圍之內(nèi)。
權(quán)利要求
1.一種半導(dǎo)體器件，形成于半導(dǎo)體襯底上，所述半導(dǎo)體器件包括柵極、源區(qū)、漏區(qū)和體接觸區(qū)，其中，半導(dǎo)體襯底包括有源區(qū)，該有源區(qū)包括位于柵極內(nèi)側(cè)的第一區(qū)，位于柵極外側(cè)、 與柵極相鄰的第二區(qū)，以及與第二區(qū)相接的第三區(qū)，所述漏區(qū)分布于所述第一區(qū)中，所述源區(qū)分布于所述第二區(qū)中，以及所述體接觸區(qū)分布于第三區(qū)中。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述半導(dǎo)體襯底還包括有源區(qū)之外的介質(zhì)區(qū)，在柵極的內(nèi)側(cè)進(jìn)一步包括與所述第一區(qū)鄰接且遠(yuǎn)離所述第三區(qū)的一部分介質(zhì)區(qū)。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述源區(qū)與漏區(qū)為第一導(dǎo)電類型；所述體接觸區(qū)為第二導(dǎo)電類型。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述柵極的兩側(cè)包括側(cè)墻。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述柵極通過側(cè)墻轉(zhuǎn)移形成。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述半導(dǎo)體器件進(jìn)一步包括源/漏延伸區(qū)，位于所述源區(qū)和漏區(qū)與溝道區(qū)的連接處，所述溝道區(qū)位于所述柵極下方的半導(dǎo)體襯底中。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，其中，所述半導(dǎo)體器件進(jìn)一步包括暈環(huán)注入?yún)^(qū)， 位于所述溝道區(qū)中或所述溝道區(qū)下方的半導(dǎo)體襯底中。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述半導(dǎo)體襯底包括SOI襯底。
9.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述第三區(qū)與柵極的邊緣部分地交迭。
10.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其中，所述介質(zhì)區(qū)包括淺溝槽隔離。
11.根據(jù)權(quán)利要求1至10中任一項(xiàng)所述的半導(dǎo)體器件，其中，在所述源區(qū)、漏區(qū)和體接觸區(qū)上有金屬硅化物，所述金屬硅化物將所述源區(qū)和體接觸區(qū)電連接。
12.—種制作半導(dǎo)體器件的方法，包括提供半導(dǎo)體襯底，該半導(dǎo)體襯底包括有源區(qū)；在半導(dǎo)體襯底上形成柵極，從而將有源區(qū)分為位于柵極內(nèi)側(cè)的第一區(qū)，位于柵極外側(cè)、 與柵極相鄰的第二區(qū)，以及與第二區(qū)相接的第三區(qū)；對(duì)所述第一區(qū)以及所述第二區(qū)進(jìn)行源/漏延伸注入； 在所述第三區(qū)中形成體接觸區(qū)；以及在所述第一區(qū)中形成漏區(qū)，且在所述第二區(qū)中形成源區(qū)。
13.根據(jù)權(quán)利要求12所述的方法，其中，所述半導(dǎo)體襯底還包括有源區(qū)之外的介質(zhì)區(qū)， 在半導(dǎo)體襯底上形成柵極的步驟中形成的柵極使得在柵極的內(nèi)側(cè)進(jìn)一步包括與所述第一區(qū)鄰接且遠(yuǎn)離所述第三區(qū)的一部分介質(zhì)區(qū)。
14.根據(jù)權(quán)利要求12所述的方法，其中，形成源區(qū)和漏區(qū)的步驟包括對(duì)所述第一區(qū)以及所述第二區(qū)注入第一導(dǎo)電類型的離子；形成體接觸區(qū)的步驟包括對(duì)所述第三區(qū)注入第二導(dǎo)電類型的離子。
15.根據(jù)權(quán)利要求12所述的方法，其中，在形成源區(qū)和漏區(qū)之前，所述方法進(jìn)一步包括在所述柵極的兩側(cè)形成側(cè)墻。
16.根據(jù)權(quán)利要求12所述的方法，其中，形成柵極的步驟包括在半導(dǎo)體襯底上形成作為柵極掩模的介質(zhì)層；環(huán)繞所述介質(zhì)層形成多晶硅側(cè)墻；去除所述介質(zhì)層，從而使得留下的多晶硅側(cè)墻形成柵極。
17.根據(jù)權(quán)利要求12所述的方法，其中，形成體接觸區(qū)之前，所述方法進(jìn)一步包括對(duì)所述第一區(qū)以及所述第二區(qū)進(jìn)行傾角離子注入，從而在柵極下方對(duì)應(yīng)的溝道區(qū)中或溝道區(qū)下方的半導(dǎo)體襯底中形成暈環(huán)注入?yún)^(qū)。
18.根據(jù)權(quán)利要求12至17中任一項(xiàng)所述的方法，其中，在形成源區(qū)和漏區(qū)之后，所述方法進(jìn)一步包括在所述柵極、源區(qū)、漏區(qū)和體接觸區(qū)上形成金屬硅化物，從而使得源區(qū)和體接觸區(qū)電連接。
全文摘要
本發(fā)明公開了一種半導(dǎo)體器件及其制作方法。該半導(dǎo)體器件形成于半導(dǎo)體襯底上，所述半導(dǎo)體器件包括柵極、源區(qū)、漏區(qū)和體接觸區(qū)，其中，半導(dǎo)體襯底包括有源區(qū)，該有源區(qū)包括位于柵極內(nèi)側(cè)的第一區(qū)，位于柵極外側(cè)、與柵極相鄰的第二區(qū)，以及與第二區(qū)相接的第三區(qū)，所述漏區(qū)分布于所述第一區(qū)中，所述源區(qū)分布于所述第二區(qū)中，以及所述體接觸區(qū)分布于第三區(qū)中。
文檔編號(hào)H01L29/78GK102315271SQ201010227268
公開日2012年1月11日 申請(qǐng)日期2010年7月7日 優(yōu)先權(quán)日2010年7月7日
發(fā)明者尹海洲, 朱慧瓏, 駱志炯 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所, 北京北方微電子基地設(shè)備工藝研究中心有限責(zé)任公司