專利名稱：半導體裝置及半導體結(jié)構(gòu)的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及包括一半導體結(jié)晶材料的制作與結(jié)構(gòu)。例如涉及形成于包括一半導 體結(jié)晶材料的平坦化表面上的較佳的外延成長情形或結(jié)構(gòu)。
背景技術(shù)：
本節(jié)中提供了背景資料并介紹了于下文中所描述及/或所主張權(quán)利范圍所相關(guān) 的多個方向的相關(guān)信息。此些背景資料的陳述并非為公知技術(shù)的解說。
基于晶格不匹配半導體材料(lattice-mismatchedsemiconductor materials)所具有 的高載子遷移率(high carrier mobility)，晶格不匹配半導體材料的整合系為形成如互補型 金屬氧化物半導體(CMOS)場效應(yīng)晶體管(FET)的高效裝置(high performance device)的 一種方法。舉例來說，晶格不匹配半導體材料與硅的異質(zhì)整合情形于許多的裝置應(yīng)用中 極為有用。
于如互補型金屬氧化物半導體(CMOS)裝置中的一異質(zhì)整合方法采用高遷移率 材料以替代硅通道，因而可得到超越裝置尺寸限制的高效裝置。然而，于裝置制造中通 常需要進行平坦化，由于非平坦表面可能導致了裝置錯誤及/或于一集成電路的不同裝 置特性，或于同時制造的裝置之間產(chǎn)生不同的裝置特性。對于特定的晶格不對稱半導體 材料的化學機械研磨(CMP)為平滑化材料表面的選擇之一。然而，上物化學機械研磨表 面需要平滑，且需要避免表面雜質(zhì)的形成。于制備過程中對于一研磨表面的額外潔凈大 體不能傷害其表面粗糙度。因此，便需要于一限定或選擇性成長的區(qū)域(如結(jié)晶材料的 主動區(qū))內(nèi)的制造晶格不對稱材料的一表面，其可包括適用于后續(xù)工藝的平坦化材料。
再者，亦需要降低半導體結(jié)晶材料的表面粗糙度(surface roughness)。舉例來 說，需要于相關(guān)半導體裝置中降低關(guān)于不同深寬比捕捉技術(shù)所形成的半導體結(jié)晶材料的 表面粗糙度。發(fā)明內(nèi)容
本發(fā)明提供了適用于裝置制造的半導體結(jié)晶材料的方法與設(shè)備及/或其制作形 成的裝置。
—方面，本發(fā)明的一實施例可提供適用于裝置制作的經(jīng)平坦化的異質(zhì)外延區(qū)域 (如晶片)及/或包括其的裝置。
另一方面，本發(fā)明的一實施例可提供適用于裝置制作的潔凈的平坦化異質(zhì)外延 區(qū)域及/或包括其的裝置。
另一方面，本發(fā)明的一實施例可提供具有減少或低的雜質(zhì)的平坦化異質(zhì)外延區(qū) 域及/或包括其的裝置。
另一方面，本發(fā)明的一實施例可提供具有選擇特性的的平坦化異質(zhì)外延區(qū)域及/ 或包括其的裝置。
另一方面，本發(fā)明的一實施例可提供適用于裝置制作的具有選擇特性的的平坦4化異質(zhì)外延區(qū)域及/或包括其的裝置。
如此，本發(fā)明的一實施例的目的之一在于提供了具有減少表面粗糙度的外延成 長的半導體結(jié)晶材料。
本發(fā)明的一實施例的另一目的在于一平坦化(例如不同的)半導體結(jié)晶材料處提 供具有較少表面粗糙度一半導體結(jié)晶材料。
本發(fā)明的一實施例的另一目的在于形成具有一減少的表面粗糙度的一外延成長 材料于面對另一成長結(jié)晶材料的具有較少雜質(zhì)的一界面上。
本發(fā)明的一實施例的又一目的在于提供用于一平坦化半導體結(jié)晶材料處的經(jīng)應(yīng) 變的低缺陷的結(jié)晶材料的外延成長的工藝。
本發(fā)明的一實施例的另一目的在于提供用于后續(xù)程序的具有減少表面粗糙度的 一半導體結(jié)晶材料的準備程序及/或包括上述表面的半導體裝置。
上述目的可特別應(yīng)用于采用深寬比捕捉技術(shù)(ART)的裝置中，其包括但非 限定于一混合信號應(yīng)用(mixed signal application)裝置、一場效應(yīng)晶體管、一量子穿 隧(quantum tunneling)裝置、一發(fā)光二極管、一激光二極管、一共振穿隧(resonant tunneling) 二極管與一光電(photovoltaic)裝置。此些深寬比捕捉裝置可具有成長于具有 高于一的深寬比(深度/寬度)的開口或限制區(qū)域內(nèi)的結(jié)晶材料，其適用于捕捉大多數(shù)的 缺陷。
為讓本發(fā)明的上述目的、特征及優(yōu)點能更明顯易懂，下文特舉一較佳實施例， 并配合所附的附圖，作詳細說明如下。


圖Ia為一示意圖，顯示了采用深寬比捕捉(ART)技術(shù)而形成于位于溝槽內(nèi)的硅 鍺MiGe)材料上的應(yīng)變鍺(StrainedGe)的剖面情形；
圖Ib為一示意圖，顯示了另一深寬比捕捉結(jié)構(gòu)(如用于結(jié)晶材料的限制區(qū)域) 內(nèi)的限制區(qū)域的剖面情形；
圖2包括了圖&與圖2b，而圖&與圖2b分別顯示了 (a)于溝槽內(nèi)成長Sia2Gea8 后以及(b)其于經(jīng)過化學機械研磨后的掃描式電子顯微鏡6EM)影像；
圖3包括了圖3a-圖北，而圖3a-圖北分別顯示了于成長鍺之前未施行預(yù)烤步驟 而于位于溝槽內(nèi)的^l2Gea8上所形成鍺(Ge)的(a)掃描式電子顯微鏡6EM)影像(b)穿 透式電子顯微鏡(TEM)影像及(c)于GoZSia2Gea8界面處的放大穿透式電子顯微鏡(TEM) 影像；
圖4包括了圖4a-圖4c，而圖4a-圖4c分別顯示了于成長鍺之前施行750°C預(yù) 烤步驟而于位于溝槽內(nèi)的Sia2Gea8上所形成鍺(Ge)的(a)掃描式電子顯微鏡6EM)影像 (b)穿透式電子顯微鏡(TEM)影像及(c)于GoZSia2Gea8界面處的放大穿透式電子顯微鏡 (TEM)影像；
圖5包括了圖5a-圖&，而圖5a-圖k分別顯示了于成長鍺之前施行810°C預(yù) 烤步驟而于位于溝槽內(nèi)的Sia2Gea8上所形成鍺(Ge)的(a)掃描式電子顯微鏡6EM)影像 (b)穿透式電子顯微鏡(TEM)影像及(c)于GoZSia2Gea8界面處的放大穿透式電子顯微鏡 (TEM)影像；
圖6包括了圖6a_圖6b，而圖6a_圖6b顯示了于Ge成長之前(a)未經(jīng)過預(yù)烤及 (b)經(jīng)過810°C預(yù)烤步驟的坦覆的GoZSia2Gea8內(nèi)的二次離子質(zhì)譜儀輪廓6IMS profiles)；
圖7包括了圖7a-圖7c，而圖7a-圖7c分別顯示了于成長鍺之前施行870°C預(yù) 烤步驟而于位于溝槽內(nèi)的Sia2Gea8上所形成鍺(Ge)的(a)掃描式電子顯微鏡6EM)影像 (b)穿透式電子顯微鏡(TEM)影像及(c)于GoZSia2Gea8界面處的放大穿透式電子顯微鏡 (TEM)影像；
圖8包括圖8a與圖8b，而圖8a_圖8b顯示于Ge成長之前經(jīng)過(a) 810°C預(yù)烤步 驟及(b)870°C預(yù)烤步驟的坦覆的Gez^ia2Gea8內(nèi)的原子力顯微鏡(AFM)影像；
圖9包括圖如與圖9b，其中圖如顯示了經(jīng)過采用810°C預(yù)烤的位于溝槽內(nèi) Si0.2G%.8上的薄鍺的倒置空間圖譜(reciprocal space map，RSM)的(224)峰值(peak)，而 圖9b顯示了采用不同預(yù)烤條件的Si、Sia2Gea8以及位于溝槽內(nèi)Sia2Gea8的上方鍺的峰位 置(peak positions)。
并且，上述附圖中的附圖標記說明如下
100 〃基板；
110 〃側(cè)壁；
120 研口 ；
130 〃絕緣物；
140 〃晶格不匹配材料/結(jié)晶材料；
150 〃缺陷；
155 〃缺陷捕捉區(qū)；
160 〃露出的部分；
180 〃絕緣層；
190 〃另一半導體結(jié)晶材料；
205 )Si0,Ge0.8 的接合；
215 ；Si0.2Ge0.8的未接合部分；
305 〃SiQ.2G%.8/^i界面的貫穿差排；
315 〃介于Ge與Sia2Gea8的一清楚界面；
415 〃介于Ge與Sia2G%.8的干凈界面與雜質(zhì)
515 〃輕微的界面雜質(zhì)；
615 〃位于Ge/Sia2G%.8界面的氧濃度；
625 〃位于Gez^Sia2Gea8處的氧濃度；
635 〃塊狀Sia2G%.8層上的鍺內(nèi)的組成；
715 ‘Ge/Si0.2Ge0.8 界面具體實施方式
本發(fā)明通過以下一般發(fā)明概念的實施例并配合相關(guān)圖示的繪示而加以解說，其 中相同標號代表相同元件。以下描述的實施例通過參考附圖以解釋下述的一般發(fā)明概ο
晶格不匹配材料的形成具有許多實際應(yīng)用。例如，于如硅的一結(jié)晶化基板6上的IV族材料或化合物及具有III-V族、III-N族及II-VI族化合物的異質(zhì)外延成長 (heteroepitaxial growth)具有于如光電方面、共振穿隧二極管(RTD)、晶體管(如平坦化 或三維(如鰭型場效應(yīng)晶體管)的場效應(yīng)晶體管，高電子遷移率晶體管(HEMT)、發(fā)光二 極管以及激光二極管等眾多應(yīng)用。舉例來說，位于硅上的鍺的異質(zhì)外延可作為用于高效 能ρ通道金屬氧化物半導體場效應(yīng)晶體管的一可行方案并可用于整合具有硅互補型金屬 氧化物半導體( CM0S)技術(shù)的光電裝置。其他材料(如III-IV族、III-N族及II-VI族 化合物及其他IV族材料或化合物)的異質(zhì)外延成長亦有利于上述應(yīng)用或其他的應(yīng)用。
鍺(Ge)為一種IV族材料，由于其相較于硅具有較高的載子遷移率 (carriermobility),故其為用于CMOS裝置的高遷移率通道的可能選擇材料之一。此外， 經(jīng)記載，于鍺內(nèi)的壓縮應(yīng)變(compressive strain)顯示出可能由于價帶分裂(band splitting) 以及空穴有效質(zhì)量(hole effective mass)的降低而造成載子遷移的改善。采用壓縮應(yīng)變的 鍺通道對于裝置表現(xiàn)的顯著改善則已經(jīng)過證實。然而，用于形成如此結(jié)構(gòu)的方法及/或 如此結(jié)構(gòu)仍存在有無法達成的難處。
舉例來說，外延成長材料的差排密度(dislocation density)可能過高而于許多應(yīng)用 中將不能被接受。舉例來說，基于兩種材料之間的4.2%的晶格不匹配情形，直接成長于 硅上的鍺的差排密度可能高如IO8-IO9cm2,如此于大多數(shù)裝置應(yīng)用中將不適用。目前以 發(fā)展出降低缺陷密度的多種方法，包括梯度組成物(composition grading)以及外延后高溫 回火(post-epi high-temperatureanneaKng)。 然而，由于需要厚的外延層及/或高溫熱預(yù) 算，或者是基于不相容CMOS整合情形的一密度的選擇性成長，此些方法可能不是用于 整合硅基互補型金屬氧化物半導體(silicon-based CMOS)技術(shù)的最佳方法。
深寬比捕捉(aspect ratio trapping，ART)技術(shù)為用于減緩上述問題的一缺陷減少 技術(shù)。于下文中將采用ART或深寬比捕捉以泛指用于造成缺陷終止于如介電層、側(cè)壁的 非結(jié)晶處的技術(shù)，其中上述側(cè)壁相對于成長區(qū)域的尺寸為夠高，以于非完全捕捉情形中 捕捉大多數(shù)的缺陷。深寬比捕捉技術(shù)利用了如溝槽或孔洞的高深寬比開口以捕捉差排并 避免其抵達外延層的表面，且其極佳地降低于ART開口處的表面差排密度。
圖Ia為一示意圖，顯示了采用深寬比捕捉(ART)于高于一缺陷捕捉區(qū)155上所 形成的高品質(zhì)的晶格不匹配材料140的剖面情形。如圖所示，結(jié)晶材料140是外延成長 于基板100之上(在此例如為硅基板的(001)表面)。通過于位于絕緣物130的具有一足 夠高深寬比(例如不小于1或0.5)的開口 120(如溝槽凹口或相似物)內(nèi)的限制結(jié)晶成長 情形，于外延成長結(jié)晶材料140時所形成的缺陷150 (如貫穿差排threading dislocation)將 遷移并終止于側(cè)壁(如絕緣層的側(cè)壁)110處。因此，結(jié)晶材料140將繼續(xù)成長，而缺陷 150則不會繼續(xù)成長，進而于高于缺陷捕捉區(qū)155以上的區(qū)域形成具有減少缺陷的結(jié)晶。 結(jié)晶材料140內(nèi)的缺陷150的密度則可隨著距開口 120的底部的距離的增加而減少。如 此，第二結(jié)晶半導體材料140的底部包括結(jié)晶(晶格)缺陷，而此結(jié)晶材料的上部大體則 不具有結(jié)晶缺陷。如貫穿差排(threading dislocation)、堆疊錯誤(stacking fault)、雙晶邊 界(twin boundaries)、或反向邊界(anti-phaseboundaries)的多種結(jié)晶缺陷150可因此于結(jié) 晶材料的上部大體消除。上述技術(shù)已顯示了可于位于硅上的具有如200-450nm寬及任意 長度的溝槽或適用于如場效應(yīng)晶體管的裝置的足夠大區(qū)域內(nèi)成長如鍺、磷化銦與砷化鎵 的低缺陷材料。上述溝槽亦可為更寬或更窄。
于一實施例中，上述開口 120的寬度可能不小于400nm、350nm、200nm、 IOOnm或50nm。上述尺寸經(jīng)過證實為適用于ART (當然此些尺寸未必需要用于ART)的 尺寸。或者，開口的寬度可為不小于5微米。于其他實施例中，開口的寬度可不小于1 微米。開口可依照溝槽形式(具有延伸至圖Ia內(nèi)的前方的溝槽長度)而形成，其中寬度 可垂直于其長度與寬度的方向。溝槽的長度可為任意?；蛘撸瑴喜鄣拈L度可大體大于溝 槽的寬度，例如是10倍大于或百倍大于其寬度。于一實施例中，溝槽的長度可為20微 米。
較佳但非必要地，當采用深寬比捕捉技術(shù)而外延成長結(jié)晶材料140時，開口 120可用于捕捉缺陷。(溝槽的深寬比(aspect ration, AR)定義為溝槽的高度/溝槽的 寬度的比率)。于如此的實施例中，深寬比可高于1，雖然深寬比于深寬比捕捉技術(shù)裝 置中可能為更低，例如為0.5。于一實施例中，結(jié)晶材料可包括兩種不同的半導體材料 或多于一種的半導體材料(例如GaAs/InPAnGaAs)，例如第一、第二與第三材料中的 第一材料可為Ge或GaAs、可少于IOOnm或可具有與基板的結(jié)合特性且第三材料經(jīng)過 研磨?？烧嫌诒景l(fā)明中的深寬比捕捉裝置與技術(shù)的范例與細節(jié)則已公開于2006年5 月17日申請的第11/436,198號、2006年7月26日申請的第11/493,365號、與2007年 9月7日申請的第11/852,078號等美國專利申請案，以及公開于2009年6月2日申請 的第 12/476,460 號(代理人編號為 ASC-3001XX)，標題為 “Improved Epitaxial Growth of Crystalline Material”，以及2009年7月15日申請的第12/503,597號(代理人編號為 ASC-3003XX),標題為 “Polishing ofSmall Composite Semiconductor Materials” 等美國專 利申請案，于下文中以提及方式將上述文件并入于本文中。
于上述實施例中的基板100可包括一 IV族元素或化合物，例如鍺及/或如(001) 硅的硅。結(jié)晶材料140可包括至少一 IV族元素或化合物、一 III-V族或III-N族化合 物，或一 II-VI化合物之一。IV族元素的范例包括了鍺Be)、硅，而IV族化合物的范 例則包括了硅鍺6iGe)。III-V族化合物的范例包括了 AlP、GaP> InP> AlAs> GaAs> InAs、AlSb、GaSb、InSb,及其三元(ternary)或四元(quaternary)化合物。III-N 族化 合物的范例包括了 A1N、GaN、InN、及其三元或四元化合物。II_VI族化合物的范例包 括了 Ζη&、ZnTe> CdSe、CdTe> ZnS>及其三元或四元化合物。
絕緣物的膜層并不需要形成一大體平坦膜層。舉例來說，絕緣物可形成于一薄 膜層內(nèi)，于其制造時其可一致于基板的波浪狀表面。圖Ib顯示了一范例，其包括蝕刻進 入于基板100內(nèi)的開口 /凹口 /溝槽120的一基板。一絕緣層180形成沿著基板100而 順應(yīng)地形成經(jīng)蝕刻的基板100的表面輪廓上。絕緣層180并未設(shè)置于上述開口 /溝槽的 底部。以露出用于后續(xù)晶格不匹配結(jié)晶材料的基板100的部分。于此實施例中，絕緣層 180的側(cè)壁110可形成通過沉積于基板100上或通過氧化基板100而形成，而不需要采用 另一光刻工藝。在此繪示的開口 120與露出的部分160為示意情形，然而本發(fā)明的實施 例并不以圖示情形而加以限制，開口 120與露出的部分160亦可具有如線性(linear)、階 梯型(tiered)、或非線性(nonKnear)的剖面情形。
本發(fā)明的一實施例是關(guān)于包括于平坦化的第二結(jié)晶半導體的一表面上外延成長 的一第一結(jié)晶半導體材料的一裝置。較佳地，成長的第一結(jié)晶半導體材料具有經(jīng)減少 的表面粗糙度的一頂面。較佳地，成長的第一結(jié)晶半導體材料為壓縮或彈性應(yīng)變。較佳地，成長的第一結(jié)晶半導體材料具有相似于下方第二結(jié)晶半導體材料的低缺陷率(low defectivity)。較佳地，第二結(jié)晶半導體材料不同于第一結(jié)晶半導體材料。較佳地， 平坦化的第二結(jié)晶半導體表面可于不損害其表面的減少粗糙度的前提下經(jīng)過潔凈。較 佳地，可更降低于第二結(jié)晶半導體材料與該第一結(jié)晶半導體材料間的一界面處的雜質(zhì) (impurities)。
本發(fā)明的一實施例是關(guān)于包括位于一絕緣物內(nèi)的一開口內(nèi)的平坦化晶格不匹配 材料上的一半導體結(jié)晶材料的一裝置。圖Ia顯示了一范例，并圖式了一示范裝置的一部 的剖面情形。如圖Ia所示，一范例中包括了形成于位于基板100上的絕緣物130的開 口 120內(nèi)的結(jié)晶材料140(如SiGe合金、SixGe1^ Si0.2Ge0.8)以用于一非硅通道裝置(如 MOSFET)?；?00可為一結(jié)晶材料例如為硅、鍺或藍寶石。絕緣物130較佳地為如 包括氮化硅、二氧化硅或相似物的一介電材料的一非結(jié)晶材料。結(jié)晶材料140至少于部 分階段中具有高于絕緣物130的頂面的一表面。平坦化表面較佳地包括至少結(jié)晶材料140 的部分以及絕緣物130的表面。于結(jié)晶材料140之上/之處較佳地形成有另一半導體結(jié) 晶材料190。
于下文中配合于圖Ia-圖9b等附圖以說明了如何使得位于或成長于一經(jīng)研磨結(jié) 構(gòu)(例如一 ART結(jié)構(gòu))上的低缺陷應(yīng)變結(jié)晶材料的表面具有減少的表面粗糙度的范例。 下文中更描述了如何將位于一限制空間的晶格不匹配或結(jié)晶半導體材料(如位于絕緣物 130內(nèi)的結(jié)晶材料140的表面)具有減少的表面粗糙度的表面。雖然以下描述是相關(guān)于特 定材料與特定參數(shù)，可以理解的是以下描述僅為解說用，而不應(yīng)視為用于限定本發(fā)明所 應(yīng)用的材料與工藝參數(shù)。
下文將配合圖Ia-圖9b以解說用于Ge成長的材料與工藝參數(shù)。于本實施例中 所使用的起使基板為結(jié)晶硅材質(zhì)、具有200mm直徑以及(001)晶面的基板。于基板上成 長500nm厚的熱氧化物。接著沿著硅基板的[110]方向以將此氧化物層圖案化成為具有 200nm寬的數(shù)個溝槽。此些溝槽可采用公知光刻技術(shù)與反應(yīng)性離子蝕刻(RIE)而形成。 接著依序使用Pinma、SC2與經(jīng)稀釋HF溶液等程序以清洗經(jīng)圖案化的基板。通過采用 25nm厚的犧牲氧化物以及后續(xù)的HF潔凈(例如HF氧化物蝕刻)以移除由前述反應(yīng)性離 子蝕刻所形成的氟碳殘留物。于上述潔凈程序施行后，最終的溝槽高度為490nm。于一 商用級ASM Epsilon E2000系統(tǒng)中通過化學氣相沉積(CVD)以于露出的硅基板(如位于溝 槽內(nèi)的硅基板)上成長高于500nm的SiGe層。上述CVD系統(tǒng)為水平、冷墻(cold_wall)、 單晶片、具有位于石英管反中的燈泡加熱的旋轉(zhuǎn)石墨感受器的真空反應(yīng)器(load-locked reactor with a lamp-heated graphite susceptor in aquartz tube)。
于溝槽內(nèi)采用ASM Epsilon E2000商用等級外延反應(yīng)器以于600°C與80托爾成長 &Q.2G%.81200秒。于氫氣內(nèi)稀釋的25%鍺烷以及100%的二氯硅烷系分別作為鍺與硅的前 趨物，而氫系作為稀釋氣體之用。采用StrasbaugheEC施行^l2Gea8的化學機械研磨，使 得^iGe膜層與氧化物的側(cè)壁共平面。其采用Nalco 2360研磨漿(70nm膠態(tài)二氧化硅)。 Nalco 2360研磨漿為具有于水性溶液中次微米硅粒子的商用膠態(tài)二氧化硅研磨漿?？捎?經(jīng)稀釋的研磨漿內(nèi)添加NaOCl、NH4OH或Pi2O2溶液以增加相對于氧化物側(cè)壁的SiGe的 移除率。因此，各研磨漿混合物皆包含部分的Nalco 2360、部分的化學添加物、而其剩 余部分則為去離子水，并將之加至研磨漿混合物的100%。采用Strasbaugh 6EC 一示范性化學機械研磨工藝包括加速(ramp-up)、研磨、減速(ramp down)與清洗(rinse)等程序。
化學機械研磨后的潔凈的一范例為如采用Verteq Goldfinger單晶片超音波化學 機械研磨后機臺的潔凈程序，其包括一污染物旋轉(zhuǎn)去除(contamination spte-off)、工藝時 間、清洗(rinse)時間與旋干(sptedry)時間。于一范例中，可使用能量為125W的超音 波及依照1.7-3公升/每分鐘的速率所供應(yīng)的去離子水(DI water)。于超音波化學機械研 磨后潔凈程序之后，接著采用經(jīng)稀釋的HF溶液清洗基板。接著于350°C及相同壓力下采 用成長Sia2G%.8的相同反應(yīng)腔體以于共平面的Sia2G%.8上成長一 Ge膜層(如42nm厚)。 于成長腔體內(nèi)的Ge成長步驟之前，晶片是于相同成長壓力下于氫氣氣氛中經(jīng)過750°C、 810°C或870°C的溫度烘烤一分鐘。為了比較，于相同晶片上成長的鍺但不施行預(yù)烤步 驟。位于SiQ.2G%.8(140)上的鍺(190)的應(yīng)變則通過采用一 Panalytical X，Pert繞射儀的 非對稱(224)峰的高解析度倒置空間圖譜而判定。使用掃描式電子顯微鏡6EM)與穿透 式電子顯微鏡(TEM)以描述膜層特性。采用&iss supra 40場發(fā)射SEM以觀察SEM分 析試樣剖面。通過機械研磨以及氬離子研磨以準備TEM分析試樣剖面，而TEM影像是 由一 JEOL JEM2100顯微鏡于200kV操作下所得到。
圖&與圖沈分別顯示了經(jīng)化學機械研磨前與后的位于氧化物溝槽內(nèi)的 Si0.2Ge0.8O所成長的Sia2Gea8的表面高于氧化物溝槽的頂面。如圖&所示，由于Sia2Gea8 的接合并未完全均勻，成長于氧化物溝槽上W^K2Gea8的表面為非常粗糙。舉例來說， Sia2Gea8的接合(coalescence)顯示為箭頭205，然而Sia2Gea8的一未接合部分顯示為箭 頭215。如圖沈所示，經(jīng)過化學機械研磨之后，可得到共平面于氧化物溝槽的平滑的 Si0.2Ge0.8,其可適用于應(yīng)變鍺(strained-Ge)成長與裝置應(yīng)用。
圖3a為一圖片，顯示了于鍺成長之前未經(jīng)過預(yù)烤步驟的位于氧化物溝槽內(nèi)的共 平面^l2Gea8上的薄鍺的SEM影像。如圖3a所示，鍺的成長為選擇性的而不會于氧化 物的上面形成鍺島。為了評估鍺的結(jié)晶特性以及GoZSia2Gea8界面，便進行TEM試驗。 圖3b為一圖片，顯示了于圖3a內(nèi)位于溝槽內(nèi)Sia2Gea8 IGe的剖面TEM影像。如圖3b 所示，為深寬比捕捉(ART)技術(shù)所捕捉的來自于Sia2Gea8Z^i界面的貫穿差排(threading dislocations)如箭頭305所顯示，而位于溝槽內(nèi)的Sia2Gea8的頂部大體具有減少缺陷或者 完全沒有貫穿差排。有趣的是為位于^K2Gea8上方的薄鍺并不平滑。圖北為一圖片， 顯示了圖3b內(nèi)剖面TEM影像的放大情形。圖北所示的放大影像顯示了如箭頭315所示 的介于Ge與^l2Gea8的一清楚界面?？v使于研磨與潔凈程序之后，仍于如圖3a-圖北 所示于^l2Gea8上成長形成了具有包括粗糙表面的不良結(jié)晶品質(zhì)的鍺。
為了判定預(yù)烤溫度與于位于Sitl,上的薄鍺品質(zhì)的相關(guān)關(guān)系，于鍺成長之前 于750°C下施行預(yù)烤(pre-bake)約一分鐘，且其結(jié)果如圖4a_圖如所示。圖如為一圖 片，顯示了經(jīng)過750°C預(yù)烤的位于氧化物溝槽內(nèi)的共平面^l2Gea8上的鍺的SEM影像， 圖4b為于圖乜內(nèi)的位于SiQ.2G%.8上的鍺的剖面SEM影像，而圖如顯示了圖4b內(nèi)的放 大部分。于圖如中，SEM影像顯示了試樣表面為潔凈的且具有良好的鍺成長選擇性。 于圖4b中，TEM剖面影像顯示了鍺層相較于如圖北所示的未經(jīng)過預(yù)烤步驟的鍺層為平 滑。然而，相較于無缺陷的下方Sa2Gea8，圖4c內(nèi)所示的鍺層具有較多缺陷且此些缺陷 系大體來自于Ge/Sia2Gea8界面處。于圖4c的放大影像顯示了如箭頭415所顯示的介于 Ge與Sia2Gea8的干凈界面與雜質(zhì)。因此，相較于如圖3a-圖北所示的位于Sia2Gea8上的鍺(Ge)，上述750°C的預(yù)烤顯示出對于位于^l2Gea8上的薄鍺的品質(zhì)的部分改良。然 而，如圖4c所示的位于界面處如水氣與氧氣的雜質(zhì)的移除可能不太足夠，因此產(chǎn)生了來 自于上述界面雜質(zhì)的缺陷。
為了判定界面雜質(zhì)的移除與鍺的結(jié)晶品質(zhì)，便于鍺成長之前于810°C下施行預(yù)烤 程序，而圖5a-圖&顯示了相關(guān)結(jié)果。圖5a為一圖片，顯示了經(jīng)上述810°C預(yù)烤的于氧 化物溝槽內(nèi)共平面SiQ.2G%.8上的鍺的一 SEM影像，圖恥則為圖5a內(nèi)所示的位于SiQ.2G%.8 上的鍺的一剖面TEM影像，而圖k顯示了圖恥內(nèi)的一放大部分。如圖5a所示，參照 SEM影像，鍺試樣表面顯示了良好的成長選擇性。如圖恥內(nèi)所示，鍺層并未顯示出顯 著缺陷且其于缺陷率(defectivity)方面相似于其下方的無缺陷的Sia2Gea8。圖k內(nèi)顯示 了輕微的界面雜質(zhì)并標示為箭頭515。然而，圖&內(nèi)的界面雜質(zhì)遠少于未經(jīng)過預(yù)烤或經(jīng) 過750°C預(yù)烤的情形，且相較于未經(jīng)過預(yù)烤或經(jīng)過750°C預(yù)烤情形，其不會造成缺陷的產(chǎn) 生。如此，于較高溫度(如810°C )的預(yù)烤可導致于GaZSia2Gea8界面的界面雜質(zhì)的較佳 移除，其可使得鍺的結(jié)晶品質(zhì)更佳。
為了評估預(yù)烤對于界面雜質(zhì)的移除情形(如減少情形)，采用二次離子質(zhì)譜儀 6IMS)量測于GoZSia2Gea8處的氧氣濃度605。圖虹與圖6b為圖表，分別顯示了成長于 塊狀Sia2G%.8上具有380nm厚的鍺層經(jīng)810°C預(yù)烤以及未經(jīng)預(yù)烤的SIMS深度輪廓情形。 如圖6a-圖6b所示，早于鍺層成長之前經(jīng)810°C預(yù)烤情形的位于Ge/Sia2Ge(l.8界面的氧濃 度615峰值約為4X109atomS/Cm3，但是未施行預(yù)烤情形的位于GeZSia2Gea8處的氧濃度625 峰值為&1021atom/Cm3。如此顯示了界面處的氧濃度于經(jīng)過810°C預(yù)烤之后降低了約兩次 方。此外，亦如圖虹與圖6b所示情形，位于塊狀Sia2Gea8層上的380nm厚的鍺內(nèi)的組 成635采用深度繪示于圖上。
為了判定的界面雜質(zhì)的移除以及鍺的結(jié)晶品質(zhì)，于鍺成長之前于870°C下施行預(yù) 烤，而圖7a-圖7c顯示了其結(jié)果。于870°C的預(yù)烤可判定了預(yù)烤溫度的上限。圖7a為 一圖片，顯示了經(jīng)870°C預(yù)烤的于氧化物溝槽內(nèi)共平面^l2Gea8上的鍺的SEM影像。圖 7b則為圖7a的SiQ.2G%.8上方的鍺的剖面TEM影像，而圖7c顯示了圖7b內(nèi)的一放大部 分。圖7a顯示了于溝槽內(nèi)GoZSia2Gea8結(jié)構(gòu)于經(jīng)過870°C預(yù)烤與鍺成長之后表現(xiàn)出了沿 溝槽的起伏情形(undulation)。圖7b與圖7c顯示了于Ge/SiQ.2G%.8界面715處為彎曲或 圓滑化且大體于鍺/Sia2Gea8界面處沒有發(fā)現(xiàn)到界面雜質(zhì)。如圖7a-圖7c所示的結(jié)果顯 示了相較于低溫預(yù)烤情形，870°C預(yù)烤對于移除了界面雜質(zhì)的表現(xiàn)非常棒。然而，如圖7a 所示，GoZSia2Gea8界面的起伏情形并不適用于裝置應(yīng)用。因此，當烘烤溫度過高時，上 述GaZSia2Gea8表面并不適用于裝置應(yīng)用。
試樣的粗糙度則利用Veeco Dimension 3 100的捕捉模式的原子力顯微鏡 (trapping-mode atomic force microscopy)以描繪其特性。圖8a與圖8b為圖片，分別顯示了采用810°C與870°C預(yù)烤的于溝槽內(nèi)的GoZSia2Gea8的原子力顯微鏡影像。經(jīng)810°C預(yù) 烤的試樣顯示出經(jīng)由AFM影像計算得到的0.54nm的均方根粗糙度(RMS roughness)，而 經(jīng)870°C預(yù)烤的試樣則顯示出9.64nm的均方根粗糙度，基于沿著溝槽的起伏情形而其高 出約20倍。
如前所述，結(jié)晶材料的鍺層至少于其成長過程中的部分階段具有一表面。于一 實施例中，鍺層(190)的表面較佳地具有少于7nm、5nm、3nm、Inm或0.3nm的一表面11均方根粗糙度(surface RMS roughness)。
通過上述工藝條件的解說，可成功地于溝槽內(nèi)制作出應(yīng)變鍺/Sia2Gea8的結(jié) 構(gòu)。于上述實驗范例內(nèi)的鍺(Ge)與硅鍺MiGe)內(nèi)的應(yīng)變可采用高解析度倒置空間圖譜 (reciprocal space map, RSM)的(224)峰值(peak)而評估。圖 9 顯示了于溝槽內(nèi) Sia2G%.8 上具有42nm厚的鍺于鍺成長之前經(jīng)810°C烘烤的倒置空間圖譜的(224)峰值。于圖9a 內(nèi)顯示于溝槽內(nèi)的薄鍺與^l2Gea8以及硅基板(224)峰值。是沿著及垂直于溝槽進行X 光折射量測以評估于上述兩方向上的鍺與^K2Gea8的應(yīng)變。于不同條件下烘烤的試樣的 (224)峰值則參照倒置空間圖譜而繪示并用于比較，如圖9b所示。如圖9b所示，已標示 了硅與鍺的理論(224)峰值。當硅鍺完全地松散(relaxed)時，其峰值會落于圖9b中所 示的介于硅與鍺的峰值之間的一虛線(dashed line)上，但其完全地應(yīng)變(strained)時將會 位于沿著表面正交于其膜層的點狀線(dotted line)之上。因此，部分松散的外延層的峰 值將會位于此兩條線之間。參照圖8b，可以發(fā)現(xiàn)到Sa2Gea8與鍺沿著溝槽方向系為較應(yīng) 變，但沿著垂直于溝槽方向為較為松散的。此外，縱使未經(jīng)過烘烤，Sia2Gea8于垂直于 溝槽方向上幾乎完全松散，但位于較高烘烤溫度中^l2Gea8的沿著溝槽方向的峰位置較為 接近虛線處，如此顯示了其通過高溫烘烤而較為松散。經(jīng)由鍺(224)峰的位置的晶格常 數(shù)計算，于一實施例中，42nm厚的鍺分別具有沿著及垂直于溝槽方向的與0.45%彈 性應(yīng)變。
如前所述，結(jié)晶材料的鍺層形成于或位于下方的晶格不匹配半導體結(jié)晶硅鍺合 金上。硅具有約少于鍺4%的較小晶格常數(shù)。于本實施例中的晶格不匹配情形是按照硅鍺 材料內(nèi)的硅與鍺的百分比而近似線性地改變。鍺層的厚度可改變，但較佳地足夠地薄使 得應(yīng)變得以維持。于一實施例中，鍺層(190)較佳地至少20nm、40nm、IOOnm或200nm厚。
于一實施例中，結(jié)晶材料190具有至少沿著一第一方向，沿垂直于第一方向的 一第二方向或沿著第一方向與第二方向的彈性應(yīng)變。上述應(yīng)變較佳地是沿著第一方向的 至少0.5%、1%, 2%、或4%的壓縮應(yīng)變或沿著第二方向的至少0.5%、1%, 2%,或 4%的壓縮應(yīng)變。
當此些范例是關(guān)于于硅鍺上的鍺的化學氣相沉積成長時，亦可使用其他材料。 例如，當外延成長是采用III族(如Al、Ga、In)與V族(P、As)的化學氣相沉積化合 物時，如 GaAs、AlGaAs、InGaAs> InAlAs、InGaAlAs、InP、GaP、InGaP、InAlGaP等，通常采用約500-800°C的一成長溫度以一塊狀基板上得到足夠的成長率。依據(jù)另一 實施例，此些材料可通過化學氣相沉積方式于少于500°C或400-500°C之間的一成長溫度 下成長于經(jīng)平坦化的第一結(jié)晶材料上。然而，上述早于成長步驟的用于預(yù)烤或準備程序 (如于較高溫度的氫氣氣氛中的潔凈程序)的溫度較佳地不同于用于所使用的半導體結(jié)晶 材料的成長溫度。
于另一實施例中，如GaSb> AlSb 與 biSb 的 III 族(Al、Ga、In)與 V 族 6b)的化合物可通過化學氣相沉積方式于400-700°C的成長溫度范圍內(nèi)外延成長于一塊狀基板 上。依據(jù)又一實施例中，于經(jīng)平坦化第一結(jié)晶材料上成長時，此些材料可成長通過化學 氣相沉積于一低于400°C或介于300-400°C的一溫度下成長。然而，上述早于成長步驟的 用于預(yù)烤或準備程序(如于較高溫度的氫氣氣氛中的潔凈程序)的溫度較佳地不同于用于12所使用的半導體結(jié)晶材料的成長溫度。
于另一實施例中，III族-N的化合物可通過化學氣相沉積方式于500-1100°C的 成長溫度范圍內(nèi)外延成長于一塊狀基板上。依據(jù)又一實施例中，于經(jīng)平坦化第一結(jié)晶材 料上成長時，此些材料可成長通過化學氣相沉積于一低于500°C或介于400-50(TC的一溫 度下成長。然而，上述早于成長步驟的用于預(yù)烤或準備程序(如于較高溫度的氫氣氣氛 中的潔凈程序)的溫度較佳地不同于用于所使用的半導體結(jié)晶材料的成長溫度。
于另一實施例中，II-VI族化合物可通過化學氣相沉積方式于250-600°C的成長 溫度范圍內(nèi)外延成長于一塊狀基板上。依據(jù)又一實施例中，于經(jīng)平坦化第一結(jié)晶材料上 成長時，此些材料可成長通過化學氣相沉積于一低于250°C或介于200-250°C的一溫度下 成長。然而，上述早于成長步驟的用于預(yù)烤或準備程序(如于較高溫度的氫氣氣氛中的 潔凈程序)的溫度較佳地不同于用于所使用的半導體結(jié)晶材料的成長溫度。
于另一實施例中，IV族元素及化合物可通過化學氣相沉積方式于400-1000°C的 成長溫度范圍內(nèi)外延成長于一塊狀基板上。依據(jù)又一實施例中，于經(jīng)平坦化深寬比捕捉 結(jié)晶材料上成長時，此些材料可成長通過化學氣相沉積于一低于400°C或介于300-400°C 的一溫度下成長。然而，上述早于成長步驟的用于預(yù)烤或準備程序(如于較高溫度的氫 氣氣氛中的潔凈程序)的溫度較佳地不同于用于所使用的半導體結(jié)晶材料的成長溫度。
如此，對于上述IV、III-V、III-N與II-VI族材料而言，較佳地但非必要地，依 據(jù)前述不同的實施方式而可形成具有降低的表面粗糙度的彈性應(yīng)變與低缺陷的膜層。
依據(jù)本發(fā)明的實施例，可于采用深寬比捕捉技術(shù)于氧化物溝槽內(nèi)制造形成的經(jīng) 研磨Sa2Gea9上形成低缺陷率、壓縮應(yīng)變的鍺。然而，于一實施例中，經(jīng)增加的較高預(yù) 烤溫度雖有利于界面特性，但超過裝置或經(jīng)限制的結(jié)晶材料的一熱容忍度時將導致不可 接受的高表面(均方根)粗糙度。如此高表面粗糙的一可能因素為于經(jīng)限制的結(jié)晶材料 內(nèi)的晶格不匹配應(yīng)變無法通過其他機制而釋放，其可能導致了用于一潔凈或預(yù)烤工藝的 熱預(yù)算限制情形。
如前所述，依據(jù)本發(fā)明的部分實施例于結(jié)晶成長之前使用了化學機械研磨以及 一準備或預(yù)烤程序，以改善表面特性或以獲得高品質(zhì)大體無缺陷及平滑的半導體結(jié)晶材 料，然而實施例并非以上述程序而加以限制，其可使用不同的氣體及/或時間。于一實 施例中，早于結(jié)晶材料190成長之前，預(yù)烤或潔凈程序持續(xù)了一分鐘之久。于另一實施 例中，預(yù)烤程序可持續(xù)10秒、30秒、2分鐘、5分鐘或10分鐘之久。于又一實施例中， 預(yù)烤溫度范圍可為介于整體成長溫度范圍的一較小范圍或稍微高于整體成長溫度范圍的 一范圍。于一實施例中，采用包括氫氣的氣體。舉例來說，可使用氫氣與鈍氣的結(jié)合。 于一實施例中，可使用氫氣與氬氣或氮氣的結(jié)合。依據(jù)其他實施例，預(yù)烤程序可降低于 一平坦化表面上的雜質(zhì)程度。
依據(jù)本發(fā)明的實施例，可采用深寬比捕捉技術(shù)形成位于氧化物溝槽內(nèi)的經(jīng)研 磨Sia2Gea8上的低缺陷率及壓縮應(yīng)變的鍺。于一實施例中，可于約為760-860°C的對應(yīng) 溫度下施行一預(yù)烤程序。于另一實施例中，上述預(yù)烤程序可于介于780°C-84(TC、介 于800-820°C或約為810°C的一溫度下應(yīng)用，然而上述溫度范圍并非用于限制本發(fā)明， 其可依據(jù)材料及或?qū)嶋H應(yīng)用條件而變化一溫度范圍。舉例來說，當硅成分降低時(如 Si0,Ge0.9),可更增加其對應(yīng)溫度范圍。
上述實施例的低缺陷及應(yīng)變半導體結(jié)晶材料具有減少的表面粗糙度，故于半導 體裝置及其制造方法以其應(yīng)用方法中可采用此未摻雜的半導體材料。然而，目前的一般 發(fā)明概念可應(yīng)用用于裝置的具有已知濃度的η型摻雜半導體材料或ρ型摻雜半導體材料， 例如是具有相似結(jié)果的前述材料。
于一實施例中，結(jié)晶材料140可具有少于約IxlO6的線缺陷/平方厘米(如位于 缺陷捕捉區(qū)155上)。或者，結(jié)晶材料140可具有約為IxlO7缺陷/平方厘米或更少的一 線缺陷密度?；蛘撸Y(jié)晶材料140可能為大體不具有線缺陷及/或平面缺陷。依據(jù)一實 施例，結(jié)晶材料190可具有匹配于下方結(jié)晶材料140的一缺陷率特性。如公知所知，通 ?？捎谝话雽w材料增加摻質(zhì)，以增加其電荷載子(電子或空穴)，而本應(yīng)用的目的，上 述缺陷并不包括摻質(zhì)。
如前所述，依據(jù)本發(fā)明的實施例，可采用深寬比捕捉技術(shù)形成位于氧化物溝槽 內(nèi)的經(jīng)研磨Sitl,上的低缺陷率及壓縮應(yīng)變的鍺。于位于氧化物溝槽內(nèi)Sia2G%.8的共 面的薄鍺形成前于氫氣中施行預(yù)烤步驟可形成大體無缺陷與平滑的鍺。當潔凈或烘烤 溫度過度低于750°C時，位于Gez^ia2Gea8處的界面雜質(zhì)移除將不夠，導致了缺陷鍺的形 成。通過810°C的預(yù)烤，氧濃度自2xl021Cm3降至^1019cm3。當潔凈或烘烤溫度過度高 于870°C時，硅鍺表面將沿著溝槽產(chǎn)生起伏情形，且經(jīng)過采用原子力顯微鏡的5微米x5微 米掃描情形可得知，其粗糙度將自0.54nm增至9.64nm。利用最佳化試驗的810°C預(yù)烤， 所成長的42nm厚的壓縮應(yīng)變鍺具有沿著與垂直于溝槽方向分別為與0.45%的彈性應(yīng) 變。因此，由于低缺陷密度、較小膜層厚度與較低熱預(yù)算，依據(jù)本發(fā)明的實施例與硅互 補型金屬氧化物半導體(CMOS)具有極佳的匹配性。
可制造硅CMOS裝置以包括本發(fā)明的實施例，因此依據(jù)本發(fā)明與CMOS工藝的 整合可制作出如發(fā)光二極管或光電裝置等裝置。例如，為了整合，可于本發(fā)明的實施例 施行之前或之后采用硅CMOS工藝以制造半導體裝置(如晶體管)或元件(如電極、接 觸洞、接觸物)。再者，基于下一世代CMOS以及用廣泛的其他應(yīng)用，前述實施例的結(jié) 構(gòu)及/或方法可用于非硅的通道或主動區(qū)的整合
如前所述，本發(fā)明具有極為廣泛的應(yīng)用。非僅限定于深寬比捕捉技術(shù)，本發(fā) 明具有許多關(guān)于深寬比捕捉技術(shù)的應(yīng)用。舉例來說，本發(fā)明的使用可用于于成長于一 絕緣物內(nèi)的開口內(nèi)硅鍺合金的上產(chǎn)生應(yīng)變鍺。依據(jù)本發(fā)明可成長鍺與硅鍺膜層其中之 一或兩者及/或可具有經(jīng)減少粗糙度的一表面。多種裝置可采用本發(fā)明。非僅限定于 上述裝置，本發(fā)明可特別的應(yīng)用于混合信號應(yīng)用、場效應(yīng)晶體管、量子穿隧裝置、發(fā)光 二極管、激光二極管、共振穿隧二極管與光電裝置，特別是有采用ART技術(shù)的應(yīng)用。 于2007年9月18日申請的編號第11/857,047號以及標題為“Aspect Ratio Trapping for Mixed SingalApplications”、于 2007 年 9 月 26 日申請的編號第 11/861,931 號以及 標題為"Tri-Gate Field-Effect Transistors formed by Aspect Ratio Trapping"、于 2007 年 9 月 27 日申請的編號第 11/147862,850 號以及標題為 “Quantum TunnelingDevices and Circuits with Lattice-mismatched Semiconductor Structures”、于 2007 年 10 月 19 日申請的 編號第 Il/875,38I 號以及標題為 “Light-Emitter-BasedDevices with Lattice-mismatched SemiconductorStructures"以及于2007年4月9日申請的編號第12/100,131號以及標題為"Photovoltaics on Silicon"等美國專利申請案以提及方式并入于本文中，其提供了本發(fā)明14的目的所特別適用的實施例。
本說明書關(guān)于“一個實施例”、“一實施例”、“示范實施例”等描述是指相 關(guān)于可包括或結(jié)合本發(fā)明的至少一實施例內(nèi)的一特定特征、結(jié)構(gòu)或特性。于說明書中的 不同位置所出現(xiàn)的上述描述并非關(guān)于同一實施例。再者，當相關(guān)于任一實施例中描述到 一特定特征、結(jié)構(gòu)、或特性時，可以認為是于本領(lǐng)域普通技術(shù)人員范圍內(nèi)以影醒其對相 關(guān)于其他實施例內(nèi)的特征、結(jié)構(gòu)或特性。再者，為了方便了解，特定方法步驟可能依照 分別步驟而解說，然而此些分別步驟并非按照其表現(xiàn)而依照必要次序而運用。此即為， 此些步驟可依照其他次序、同時等情形而實行。此外，解說用圖片顯示了依據(jù)本發(fā)明的 不同實施例的不同方法。如此的解說用方法在此描述且可應(yīng)用作為對應(yīng)裝置實施例，然 而此些方法實施例并非用于限制本發(fā)明。
雖然本發(fā)明已以少數(shù)實施例公開如上，可以理解的是本領(lǐng)域普通技術(shù)人員于此 些實施例中可于不脫離本發(fā)明的精神與范圍內(nèi)當可作更動。前述實施例因此可視為于所 有方面的考量而非用于限制本發(fā)明。本發(fā)明的范疇因此通過權(quán)利要求所指出，而非通過 前述描述，而于權(quán)利要求中包括所出現(xiàn)的意義與范圍的對等情形。如于公開情形中所使 用，“較佳地”描述是為非封閉描述-且意味著“較佳地但以其為限”。于權(quán)利要求內(nèi) 的描述需采用其相符于其說明書中的一般發(fā)明概念的最廣意解釋。舉例來說，“耦接” 與“接觸”等描述意味著直接與非直接的連接/耦合。另一范例中，“具有”與“包 括”、其衍生詞及轉(zhuǎn)變詞語或字句是同義于“包括”(即所有皆視為“開放式”描述)， 僅“由..組成”與“實質(zhì)上由...組成”將被視為“封閉式”描述。權(quán)利要求并非為112 第6段所阻礙，除非“用于...裝置”以及于一權(quán)利要求中出現(xiàn)了相關(guān)功能且上述權(quán)利要 求無法提供足夠結(jié)構(gòu)以施行上述功能。
權(quán)利要求
1.一種半導體裝置，包括一復合基板，包括相對于一第二材料具有高深寬比的一第一半導體結(jié)晶材料，該復 合基板具有一平坦表面；以及經(jīng)應(yīng)變的一第二半導體結(jié)晶材料，位于該平坦表面的該第一半導體結(jié)晶材料上，其 中該第一半導體結(jié)晶材料的該平坦表面具有不高于5nm的一表面均方根粗糙度，且其中 介于該第一半導體結(jié)晶材料與該第二半導體結(jié)晶材料間的一界面具有減少的雜質(zhì)濃度。
2.如權(quán)利要求1所述的半導體裝置，其中該第二半導體結(jié)晶材料的該表面具有不高于 4nm、3nm、lnm、0.5或0.3nm的一表面均方根粗糙度。
3.如權(quán)利要求1所述的半導體裝置，其中該界面具有減少的氧雜質(zhì)濃度。
4.如權(quán)利要求1所述的半導體裝置，其中應(yīng)變是沿著該開口的一縱長方向、垂直于該 縱長方向的一方向、或同時沿著該縱長方向與垂直于該縱長方向的方向而延伸。
5.如權(quán)利要求1所述的半導體裝置，其中該復合基板包括一半導體結(jié)晶基板；一絕緣物，具有相對于該基板的一開口 ；該第一半導體結(jié)晶材料，位于該絕緣物的該開口內(nèi)，該第一半導體結(jié)晶材料是晶格 不匹配于該半導體結(jié)晶基板。
6.如權(quán)利要求5所述的半導體裝置，其中于該半導體結(jié)晶基板內(nèi)設(shè)置有多個凹口，且 其中該絕緣物覆蓋于所述多個凹口的側(cè)壁以形成該開口。
7.如權(quán)利要求1所述的半導體裝置，還包括一互補型金屬氧化物半導體裝置與該半導 體結(jié)晶基板相整合。
8.如權(quán)利要求1所述的半導體裝置，其中該結(jié)晶材料為一III-V族化合物。
9.如權(quán)利要求1所述的半導體裝置，其中介于該第一與該第二結(jié)晶半導體材料間的該 界面是于氫氣氣氛與760-860°C下加熱處理一既定時間。
10.如權(quán)利要求1所述的半導體裝置，其中該第二半導體結(jié)晶材料的成長為一應(yīng)變 鍺，而該第一半導體結(jié)晶材料為一硅鍺合金。
11.一種半導體結(jié)構(gòu)的制造方法，包括提供一半導體結(jié)晶基板；形成一絕緣物于該基板的一表面上以定義多個開口；以及成長晶格不匹配于該半導體結(jié)晶基板的一第一半導體結(jié)晶材料于該絕緣物的所述多 個開口內(nèi)；研磨該第一半導體結(jié)晶材料與該絕緣物的一頂面；成長一第二半導體結(jié)晶材料于經(jīng)研磨的該第一半導體結(jié)晶材料之上；以及于一特定溫度范圍的下加熱經(jīng)研磨的該頂面，以減少位于該第一與第二半導體結(jié)晶 材料間的一界面的雜質(zhì)。
12.如權(quán)利要求11所述的半導體結(jié)構(gòu)的制造方法，其中該加熱包括于760-860°C間的 溫度下加熱。
13.如權(quán)利要求11所述的半導體結(jié)構(gòu)的制造方法，其中該第二半導體結(jié)晶材料的該表 面具有不高于5nm、3nm、lnm、0.5nm或0.3nm的一表面均方根粗糙度。
14.如權(quán)利要求11所述的半導體結(jié)構(gòu)的制造方法，其中該界面具有降低的氧雜質(zhì)濃度。
15.如權(quán)利要求11所述的半導體結(jié)構(gòu)的制造方法，其中該第二半導體結(jié)晶材料是至少 沿著對應(yīng)于該開口的一第一方向，沿著垂直于該第一方向的一第二方向或沿著該第一方 向與該第二方向的方向而彈性應(yīng)變。
16.如權(quán)利要求11所述的半導體結(jié)構(gòu)的制造方法，其中所述多個開口具有捕捉該結(jié)晶 材料內(nèi)缺陷的足夠深寬比，且還包括至少一部位于該開口內(nèi)的一半導體裝置。
17.如權(quán)利要求11所述的半導體結(jié)構(gòu)的制造方法，其中該加熱包括于不同于成長一第 二半導體結(jié)晶材料的溫度的一溫度范圍加熱。
18.—種半導體結(jié)構(gòu)的制造方法，包括通過化學氣相沉積外延成長一第一半導體結(jié)晶材料于為一絕緣物內(nèi)的一開口所露出 的一晶格不對稱的半導體結(jié)晶材料的一經(jīng)研磨表面上；以及通過加熱以降低一氧雜質(zhì)濃度至一特定濃度而潔凈該經(jīng)研磨表面。
19.如權(quán)利要求18所述的半導體結(jié)構(gòu)的制造方法，其中該第一半導體結(jié)晶材料為一 IV族元素或包括至少一 IV族元素的化合物。
20.如權(quán)利要求18所述的半導體結(jié)構(gòu)的制造方法，其中該成長步驟包括于一硅鍺合金 上成長應(yīng)變鍺。
全文摘要
本發(fā)明涉及半導體裝置及半導體結(jié)構(gòu)的制造方法。第一半導體結(jié)晶材料的一表面具有減少的粗糙度。半導體裝置包括位于第一結(jié)晶材料的該表面上的一低缺陷、經(jīng)應(yīng)變的第二半導體結(jié)晶材料。經(jīng)應(yīng)變的第二半導體結(jié)晶材料的一表面具有一減少的粗糙度。于一實施例中包括通過創(chuàng)造出可減少位于介于該第一與第二半導體結(jié)晶材料間的界面區(qū)的雜質(zhì)而得到具有減少的表面粗糙度的一表面。于一實施例中，第一半導體結(jié)晶材料可采用深寬比捕捉技術(shù)而為位于一絕緣物內(nèi)且具有足以捕捉缺陷的一深寬比的一開口所限制。
文檔編號H01L21/02GK102024768SQ20101014336
公開日2011年4月20日 申請日期2010年3月19日 優(yōu)先權(quán)日2009年9月18日
發(fā)明者樸志洙, 詹姆斯·G·費蘭札 申請人:臺灣積體電路制造股份有限公司