專利名稱：一種閃存的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體存儲(chǔ)器件，且特別涉及一種閃存。
背景技術(shù)：
閃存以其便捷，存儲(chǔ)密度高，可靠性好等優(yōu)點(diǎn)成為非揮發(fā)性存儲(chǔ)器中研究的熱點(diǎn)。 從二十世紀(jì)八十年代第一個(gè)閃存產(chǎn)品問(wèn)世以來(lái)，隨著技術(shù)的發(fā)展和各類電子產(chǎn)品對(duì)存儲(chǔ)的 需求，閃存被廣泛用于手機(jī)，筆記本，掌上電腦和U盤等移動(dòng)和通訊設(shè)備中，閃存為一種非 易變性存儲(chǔ)器，其運(yùn)作原理是通過(guò)改變晶體管或存儲(chǔ)單元的臨界電壓來(lái)控制門極通道的開(kāi) 關(guān)以達(dá)到存儲(chǔ)數(shù)據(jù)的目的，使存儲(chǔ)在存儲(chǔ)器中的數(shù)據(jù)不會(huì)因電源中斷而消失，而閃存為電 可擦除且可編程的只讀存儲(chǔ)器的一種特殊結(jié)構(gòu)。如今閃存已經(jīng)占據(jù)了非揮發(fā)性半導(dǎo)體存儲(chǔ)器的大部分市場(chǎng)份額，成為發(fā)展最快的 非揮發(fā)性半導(dǎo)體存儲(chǔ)器，然而現(xiàn)有的閃存在邁向更高存儲(chǔ)密度的時(shí)候，通過(guò)縮小器件尺寸 來(lái)提高存儲(chǔ)密度將會(huì)面臨很大的挑戰(zhàn)。浮柵在向65nm以下縮小時(shí)，由于浮柵周圍絕緣層尺寸縮小會(huì)遇到多晶硅材料浮 柵內(nèi)電子容易流失的問(wèn)題，只要多晶硅某一處漏電，整個(gè)多晶硅材料的浮柵內(nèi)電子就會(huì)全 部流失，另外，現(xiàn)有技術(shù)中閃存的結(jié)構(gòu)設(shè)計(jì)也不利于閃存器件尺寸的縮小，因此，選用新的 材料來(lái)制作閃存的柵極以及優(yōu)化閃存的結(jié)構(gòu)越來(lái)越受到廠家和研發(fā)人員的重視。

發(fā)明內(nèi)容
為了克服現(xiàn)有技術(shù)中通過(guò)縮小器件尺寸來(lái)提高存儲(chǔ)密度遇到的問(wèn)題，本發(fā)明提供 了 一種體積小、存儲(chǔ)容量大的閃存。為了實(shí)現(xiàn)上述目的，本發(fā)明提出一種閃存，包括襯底和形成于所述襯底內(nèi)的第一 漏極區(qū)、源極區(qū)和第二漏極區(qū)，所述源極區(qū)位于所述第一漏極區(qū)和所述第二漏極區(qū)之間；分 別從所述第一漏極區(qū)、所述源極區(qū)和所述第二漏極區(qū)引出的第一漏極、源極和第二漏極；控 制柵，位于所述第一漏極區(qū)和所述第二漏極區(qū)之間；浮柵，位于所述所述源極區(qū)之上，所述 浮柵包括第一浮柵和第二浮柵，所述第一浮柵和所述第二浮柵之間用所述控制柵隔離；第 一選擇柵，位于所述第一漏極和所述源極之間；第二選擇柵，位于所述源極和所述第二漏極 之間。可選的，所述浮柵的材料為納米硅?？蛇x的，所述源極通過(guò)金屬引線分別和所述第一漏極、所述第二漏極相連接。可選的，所述閃存還包括填充氧化物，所述填充氧化物覆蓋于所述第一漏極、所述 源極、所述第二漏極、所述控制柵、所述浮柵、所述第一選擇柵和所述第二選擇柵之上?？蛇x的，在對(duì)所述閃存進(jìn)行寫入操作時(shí)，所述第一選擇柵和所述第二選擇柵上施 加的電壓的范圍均是0V至20V，所述控制柵上施加的電壓的范圍是4V至20V，所述源極上 施加的電壓的范圍是2至20V，所述第一漏極和所述第二漏極上施加的電壓的范圍均是0V 至 19V。
可選的，在對(duì)所述閃存進(jìn)行清零操作時(shí)，所述第一選擇柵和所述第二選擇柵上電 壓懸空，所述控制柵上施加的電壓的范圍是4V至20V，所述源極上施加的電壓的范圍是0至 10V，所述第一漏極和所述第二漏極上施加的電壓的范圍均是0V至10V。可選的，在對(duì)所述閃存進(jìn)行讀入操作時(shí)，所述第一選擇柵和所述第二選擇柵上施 加的電壓的范圍是IV至10V，所述控制柵上施加的電壓的范圍是IV至10V，所述源極上施 加的電壓的范圍是0至10V，所述第一漏極和所述第二漏極上施加的電壓的范圍均是0V至 10V。由于采用了上述技術(shù)方案，與現(xiàn)有技術(shù)相比，本發(fā)明一種閃存具有以下優(yōu)點(diǎn)本發(fā) 明提供的閃存結(jié)構(gòu)中兩個(gè)漏極共用一個(gè)源極，與通用的CMOS工藝兼容，能夠在不改變工藝 制程技術(shù)的情況下通過(guò)改變閃存的內(nèi)部結(jié)構(gòu)，減小閃存的體積；閃存的浮柵采用納米硅，相 比于多晶硅材料，增加了閃存的尺寸縮小能力，另外，由多個(gè)相互絕緣的納米硅制成的浮柵 不會(huì)因?yàn)槟骋惶幝╇姸鴮?dǎo)致浮柵內(nèi)電子全部流失，從而提高了制成的器件的穩(wěn)定性。


圖1為本發(fā)明一種閃存的結(jié)構(gòu)示意圖；圖2為本發(fā)明一種閃存所在版面設(shè)計(jì)的結(jié)構(gòu)示意圖。
具體實(shí)施例方式下面，結(jié)合附圖對(duì)本發(fā)明做進(jìn)一步的說(shuō)明。首先，請(qǐng)參考圖1，圖1為本發(fā)明一種閃存的結(jié)構(gòu)示意圖，從圖上可以看出，本發(fā)明 一種閃存包括襯底10和形成于所述襯底內(nèi)的第一漏極區(qū)21、源極區(qū)25和第二漏極區(qū)18， 所述源極區(qū)25位于所述第一漏極區(qū)21和所述第二漏極區(qū)18之間，分別從所述第一漏極區(qū) 21、所述源極區(qū)25和所述第二漏極區(qū)18引出的第一漏極11、源極13和第二漏極17 ；控制 柵14，位于所述第一漏極區(qū)21和所述第二漏極區(qū)18之間；浮柵16，位于所述源極區(qū)25之 上，所述浮柵16的材料為納米硅，浮柵16的材料采用納米硅，相比于多晶硅，增加了閃存的 尺寸縮小能力，另外，由多個(gè)相互絕緣的納米硅制成的浮柵不會(huì)因?yàn)槟骋惶幝╇姸鴮?dǎo)致浮 柵內(nèi)電子全部流失，從而提高了制成的器件的穩(wěn)定性，另外，從圖上可以清晰的看出，浮柵 16包括第一浮柵和第二浮柵，第一浮柵和第二浮柵之間相互絕緣，用于第一浮柵和第二浮 柵之間隔離的為控制柵14，此外，第一浮柵和第二浮柵下方有一層氧化層22，用于隔離浮 柵和源極13 ；第一選擇柵12，位于所述第一漏極11和所述源極13之間；第二選擇柵15，位 于所述源極13和所述第二漏極17之間，所述閃存還包括填充氧化物(圖中未示)，所述填 充氧化物覆蓋于所述第一漏極11、源極13和第二漏極17、所述控制柵14、所述浮柵16、所 述第一選擇柵12和所述第二選擇柵15之上。所述源極13通過(guò)金屬引線分別和所述第一 漏極11、所述第二漏極17相連接。接著，請(qǐng)參考圖2，圖2為本發(fā)明一種閃存所在版面設(shè)計(jì)的結(jié)構(gòu)示意圖，圖2中的虛 線框中就是圖1中所示的閃存結(jié)構(gòu)，圖2中BLO、BL1、BL2、BL3分別為四個(gè)位線，閃存的源 極和漏極位于位線上，例如虛線框中的一個(gè)完整的閃存結(jié)構(gòu)，其源極和漏極均位于BL1上， CGO、CGI、CG2、SGO、SG1和SG2為字線，字線和位線均垂直，其中字線CGO、CGI、CG2上均設(shè) 置控制柵，字線SG0、SG1、SG2上均設(shè)置選擇柵，SL1為位于CG1下方的基準(zhǔn)電壓布線(即用
4作圖1中的源極13)，圖中為示意圖，在字線CG0和CG2下方，均設(shè)置有基準(zhǔn)電壓布線，圖中 未示。基準(zhǔn)電壓布線和每個(gè)位線均通過(guò)金屬引線相連，例如框圖中SL1通過(guò)金屬引線和位 于閃存兩端的BL1相連。在對(duì)所述閃存進(jìn)行寫入操作時(shí)，所述第一選擇柵12和所述第二選擇柵15上施加 的電壓的范圍均是0V至20V，所述控制柵14上施加的電壓的范圍是4V至20V，所述源極13 上施加的電壓的范圍是2至20V，所述第一漏極11和所述第二漏極17上施加的電壓的范 圍均是0V至19V ；在對(duì)所述閃存進(jìn)行清零操作時(shí)，所述第一選擇柵12和所述第二選擇柵15 上電壓懸空，所述控制柵14上施加的電壓的范圍是4V至20V，所述源極13上施加的電壓的 范圍是0至10V，所述第一漏極11和所述第二漏極17上施加的電壓的范圍均是0V至10V ； 在對(duì)所述閃存進(jìn)行讀入操作時(shí)，所述第一選擇柵12和所述第二選擇柵15上施加的電壓的 范圍是IV至10V，所述控制柵14上施加的電壓的范圍是IV至10V，所述源極13上施加的 電壓的范圍是0至10V，所述第一漏極11和所述第二漏極17上施加的電壓的范圍均是0V 至 10V。實(shí)際操作時(shí)，為了對(duì)閃存進(jìn)行編程化，因此必須向浮柵16注入所存儲(chǔ)的電子，在 第一漏極11和第二漏極17上施加0V電壓，第一選擇柵12上施加1. 5V電壓，第二選擇柵 15上施加0V電壓，控制柵14上施加8V電壓，源極13上施加3V電壓，由于源極13上電壓 高于第一漏極11和第二漏極17的電壓，因此，之間存在電流；為了對(duì)閃存進(jìn)行編程禁止，在 第一漏極11和第二漏極17均施加3V電壓，第一選擇柵12上施加1. 5V電壓，第二選擇柵 15上施加0V電壓，控制柵14上施加8V電壓，源極13上施加3V電壓，由于源極13和第一 漏極11、第二漏極17上施加的電壓均為3V，無(wú)電勢(shì)差，之間無(wú)電流存在；為了達(dá)到對(duì)閃存進(jìn) 行擦除的目的，在第一漏極11、第二漏極17、源極13、第一選擇柵12和第二選擇柵15上均 施加0V電壓，在控制柵14上施加12V電壓；為了達(dá)到對(duì)閃存左側(cè)部分讀取的目的，在第一 漏極11、第二漏極17和控制柵14上施加0V電壓，在源極13上施加3V電壓，在第一選擇柵 12上施加1. 5V電壓，在第二選擇柵15上施加0V電壓。雖然本發(fā)明已以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明。本發(fā)明所述技 術(shù)領(lǐng)域中具有通常知識(shí)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的更動(dòng)與潤(rùn)飾。因 此，本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求書(shū)所界定者為準(zhǔn)。
權(quán)利要求
一種閃存，其特征在于包括襯底和形成于所述襯底內(nèi)的第一漏極區(qū)、源極區(qū)和第二漏極區(qū)，所述源極區(qū)位于所述第一漏極區(qū)和所述第二漏極區(qū)之間；分別從所述第一漏極區(qū)、所述源極區(qū)和所述第二漏極區(qū)引出的第一漏極、源極和第二漏極；控制柵，位于所述第一漏極區(qū)和所述第二漏極區(qū)之間；浮柵，位于所述源極區(qū)之上，所述浮柵包括第一浮柵和第二浮柵，所述第一浮柵和所述第二浮柵之間用所述控制柵隔離；第一選擇柵，位于所述第一漏極和所述源極之間；第二選擇柵，位于所述源極和所述第二漏極之間。
2.根據(jù)權(quán)利要求1所述的一種閃存，其特征在于所述浮柵的材料為納米硅。
3.根據(jù)權(quán)利要求1所述的一種閃存，其特征在于所述源極通過(guò)金屬引線分別和所述 第一漏極、所述第二漏極相連接。
4.根據(jù)權(quán)利要求1所述的一種閃存，其特征在于所述閃存還包括填充氧化物，所述填 充氧化物覆蓋于所述第一漏極、所述源極、所述第二漏極、所述控制柵、所述浮柵、所述第一 選擇柵和所述第二選擇柵之上。
5.根據(jù)權(quán)利要求1所述的一種閃存，其特征在于在對(duì)所述閃存進(jìn)行寫入操作時(shí)，所述 第一選擇柵和所述第二選擇柵上施加的電壓的范圍均是0V至20V，所述控制柵上施加的電 壓的范圍是4V至20V，所述源極上施加的電壓的范圍是2至20V，所述第一漏極和所述第二 漏極上施加的電壓的范圍均是0V至19V。
6.根據(jù)權(quán)利要求1所述的一種閃存，其特征在于在對(duì)所述閃存進(jìn)行清零操作時(shí)，所述 第一選擇柵和所述第二選擇柵上電壓懸空，所述控制柵上施加的電壓的范圍是4V至20V， 所述源極上施加的電壓的范圍是0至10V，所述第一漏極和所述第二漏極上施加的電壓的 范圍均是0V至10V。
7.根據(jù)權(quán)利要求1所述的一種閃存，其特征在于在對(duì)所述閃存進(jìn)行讀入操作時(shí)，所述 第一選擇柵和所述第二選擇柵上施加的電壓的范圍是IV至10V，所述控制柵上施加的電壓 的范圍是IV至10V，所述源極上施加的電壓的范圍是0至10V，所述第一漏極和所述第二漏 極上施加的電壓的范圍均是0V至10V。
全文摘要
本發(fā)明提供一種閃存，包括襯底和襯底內(nèi)的第一漏極區(qū)、源極區(qū)和第二漏極區(qū)，源極區(qū)位于第一漏極區(qū)和第二漏極區(qū)之間；引出的第一漏極、源極和第二漏極；控制柵位于第一漏極區(qū)和第二漏極區(qū)之間；浮柵，位于所述所述源極區(qū)之上，所述浮柵包括第一浮柵和第二浮柵，所述第一浮柵和所述第二浮柵之間用所述控制柵隔離；第一選擇柵，位于第一漏極和源極之間；第二選擇柵，位于源極和第二漏極之間。本發(fā)明提供的閃存結(jié)構(gòu)設(shè)計(jì)巧妙，能夠有效的減少閃存的尺寸，從而提高襯底單位面積上的使用效率。
文檔編號(hào)H01L29/49GK101800225SQ201010123688
公開(kāi)日2010年8月11日 申請(qǐng)日期2010年3月12日 優(yōu)先權(quán)日2010年3月12日
發(fā)明者張博 申請(qǐng)人:上海宏力半導(dǎo)體制造有限公司