專利名稱：超薄半導(dǎo)體芯片封裝結(jié)構(gòu)及其制造工藝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種超薄半導(dǎo)體芯片封裝結(jié)構(gòu)及其制造工藝。
背景技術(shù)：
目前的晶圓級芯片尺寸封裝技術(shù)是對整片晶圓進(jìn)行封裝測試后，再進(jìn)行切割得到
單顆芯片的技術(shù)，采用的是玻璃-硅-玻璃的三明治結(jié)構(gòu)，封裝后的產(chǎn)品尺寸達(dá)到i : 1.3，
是業(yè)界公認(rèn)的世界領(lǐng)先的半導(dǎo)體封裝技術(shù)。 常規(guī)的晶圓級芯片尺寸封裝技術(shù)制造的芯片封裝結(jié)構(gòu)中通常僅使用單層引線，由
于焊接凸起面的空間有限，使得所封裝芯片的焊墊數(shù)量受到限制。當(dāng)前已有的設(shè)想是采用 雙層引線封裝結(jié)構(gòu)，以便在封裝芯片的焊接凸起面節(jié)約更多的空間用于引線布局，從而允 許單位面積上更多焊墊(例如焊墊采用雙列式排布的芯片)的運用，然而存在的技術(shù)問題
是雙層引線的采用勢必會進(jìn)一步增大封裝結(jié)構(gòu)的整體厚度和體積；且過厚的封裝厚度，不 利于芯片間切割道寬度的減小，從而無法在使得相同尺寸的晶圓上制造更多的芯片，導(dǎo)致 的結(jié)果是晶圓的利用率大大降低，封裝成本提高?？傊?，現(xiàn)有的晶圓級芯片尺寸封裝技術(shù)還 無法針對多焊墊芯片(例如焊墊雙列式排布的芯片)實施有效的封裝，局限性較大。

發(fā)明內(nèi)容
本發(fā)明目的是提供一種既確保了電連通可靠性，又進(jìn)一步降低了封裝厚度的超 薄半導(dǎo)體芯片封裝結(jié)構(gòu)及其制造工藝。
本發(fā)明的所述超薄半導(dǎo)體芯片封裝結(jié)構(gòu)的技術(shù)方案如下 —種超薄半導(dǎo)體芯片封裝結(jié)構(gòu)，包括芯片和與芯片正面壓合的玻璃基板，所述芯 片帶有焊墊，所述焊墊通過線路同芯片電連通；其特征在于所述芯片的背面直接沉積第一 絕緣層，所述第一絕緣層的背面沉積第一引線層，第一引線層的背面沉積第二絕緣層，該第 二絕緣層上設(shè)有若干開孔，所述第一引線層的部分表面從所述開孔內(nèi)暴露；而所述第二絕 緣層的背面沉積第二引線層，該第二引線層與第一引線層電隔離，并且所述第二引線層的 背面與所述第一引線層暴露的表面上共同沉積有保護(hù)層；所述第一引線層暴露的表面上設(shè) 有若干第一焊接凸起，而第二引線層上則設(shè)有若干第二焊接凸起，這些焊接凸起均從保護(hù) 層上布有的開孔內(nèi)突出；同時所述焊墊呈雙列式排布于芯片四周，其中位于內(nèi)側(cè)的第一列 焊墊通過第一引線層與第一焊接凸起相連，而位于外側(cè)的第二列焊墊則通過第二引線層與 第二焊接凸起相連。 本發(fā)明超薄半導(dǎo)體芯片封裝結(jié)構(gòu)中，所述第一絕緣層和第二絕緣層的厚度則都優(yōu) 選為1 3um。 更進(jìn)一步的，本發(fā)明超薄半導(dǎo)體芯片封裝結(jié)構(gòu)中，所述第一列焊墊與第一引線層 之間通過L型連接方式實現(xiàn)電連通，而第二列焊墊與第二引線層之間則通過T型連接方式 實現(xiàn)電連通。 更進(jìn)一步的，本發(fā)明超薄半導(dǎo)體芯片封裝結(jié)構(gòu)中，所述玻璃基板上設(shè)有呈閉環(huán)結(jié)構(gòu)的空腔壁，所述芯片的正面與玻璃基板上的空腔壁壓合形成空腔包圍設(shè)于芯片上的感光 器件。 更進(jìn)一步的，本發(fā)明超薄半導(dǎo)體芯片封裝結(jié)構(gòu)中，所述第一引線層的中央設(shè)有開 孔，第二絕緣層有部分通過該開孔沉積于第一絕緣層表面；同時所述第二引線層的中央也 設(shè)有開孔，所述保護(hù)層有部分通過該開孔沉積于第二絕緣層的表面。 本發(fā)明還提供上述超薄半導(dǎo)體芯片封裝結(jié)構(gòu)的制造方法，該制造方法包括下述工 藝步驟 1)提供一個包含多個芯片的晶圓，晶圓的正面上設(shè)有焊墊，這些焊墊呈雙列式對
應(yīng)排布于每個芯片的四周，并都通過線路與芯片實現(xiàn)電連通； 2)提供一玻璃基板，將所述晶圓的正面與玻璃基板進(jìn)行壓合； 3)對晶圓背面進(jìn)行減?。?4)對晶圓上芯片與芯片之間的切割道區(qū)域進(jìn)行等離子刻蝕形成溝槽，使得焊墊的 部分或全部暴露于晶圓背面； 5)利用等離子體化學(xué)氣相沉積方法在形成溝槽后的整片晶圓背面沉積形成第一 絕緣層； 6)在整片晶圓背面涂覆光刻膠，再利用光刻技術(shù)將形成的光刻膠層圖案化，進(jìn)行
等離子體刻蝕，將位于溝槽底部的第一絕緣層去除，再將光刻膠層去除； 7)通過濺射技術(shù)在第一絕緣層的背面沉積金屬，再通過光刻技術(shù)形成僅與第一列
焊墊電連通的第一引線層； 8)利用等離子體化學(xué)氣相沉積方法在第一引線層的背面沉積第二絕緣層，并在第 二絕緣層的相應(yīng)位置處設(shè)置若干開孔暴露第一引線層的部分表面；
9)在溝槽處進(jìn)行機械切割，并將第二列焊墊的部分切除； 10)利用濺射技術(shù)在第二絕緣層的背面沉積金屬形成與第二列焊墊電連通的第二 引線層，再通過光刻技術(shù)將第一引線層和第二引線層進(jìn)行電隔離； 11)采用旋涂法或噴涂法在第二引線層的背面和第一引線層暴露的表面上共同沉 積保護(hù)層，并在保護(hù)層上露出開口便于后續(xù)形成焊接凸起； 12)利用鋼板印刷技術(shù)和回流焊技術(shù)分別在第一引線層暴露的表面和第二引線層 表面形成若干第一焊接凸起和若干第二焊接凸起； 13)沿切割道進(jìn)行機械全切，將封裝后的晶圓分離成單顆芯片封裝結(jié)構(gòu)。 進(jìn)一步的，上述制造方法中所述第一絕緣層和第二絕緣層的材料均為氧化硅或者
氮化硅，而第一絕緣層和第二絕緣層的沉積厚度則均控制在1 3um。 進(jìn)一步的，上述制造方法中所述第一列焊墊與第一引線層之間通過L型連接方式
實現(xiàn)電連通，而第二列焊墊與第二引線層之間通過T型連接方式實現(xiàn)電連通。 進(jìn)一步的，上述制造方法中所述玻璃基板上設(shè)有多個呈閉環(huán)結(jié)構(gòu)的空腔壁，所述
晶圓的正面與玻璃基板上的空腔壁壓合從而形成多個空腔，對應(yīng)包圍并保護(hù)設(shè)于每個芯片
上的感光器件。 進(jìn)一步的，上述制造方法中，所述步驟7)中還通過光刻技術(shù)在第一引線層中央形 成用于電隔離的開孔，步驟8)中的第二絕緣層有部分通過前述形成于第一引線層中央的 開孔沉積于第一絕緣層表面；而步驟10)中還通過光刻技術(shù)在第二引線層中央形成用于電隔離的開孔，步驟11)中的所述保護(hù)層有部分通過前述形成于第二引線層中央的開孔沉積 于第二絕緣層的表面。 本發(fā)明的上述制造方法中所述第二引線層的背面包覆的保護(hù)層，其材料為絕緣的
聚合物，例如阻焊油墨。 本發(fā)明的優(yōu)點是 本發(fā)明所述超薄半導(dǎo)體芯片封裝結(jié)構(gòu)，相比現(xiàn)有技術(shù)，其采用單面聚合物代替原 本芯片背面的玻璃，采用玻璃_硅_聚合物的結(jié)構(gòu)，將封裝厚度進(jìn)一步減薄，實際運用時能 將厚度從原來的0. 9mm減少至0. 5mm，從而大大減小了半導(dǎo)體芯片封裝體積。與此同時， 本發(fā)明的封裝結(jié)構(gòu)采用雙層引線對焊墊呈雙列式排布的芯片進(jìn)行了封裝，兩路引線互不干 涉，進(jìn)一步提高了電連接可靠性。


下面結(jié)合附圖及實施例對本發(fā)明作進(jìn)一步描述 圖1為本發(fā)明的超薄半導(dǎo)體芯片封裝結(jié)構(gòu)的截面示意圖； 圖2 16為本發(fā)明的超薄半導(dǎo)體芯片封裝結(jié)構(gòu)的制造工藝流程圖。
具體實施例方式
實施例如圖1所示，本實施例提供的這種超薄半導(dǎo)體芯片封裝結(jié)構(gòu)，其芯片102 的正面設(shè)有焊墊和感光器件100，所述焊墊呈雙列式排布于芯片102四周，位于內(nèi)側(cè)的為第 一列焊墊104，而位于外側(cè)的是第二列焊墊lll，且兩列焊墊均通過線路(圖中未畫出)同 芯片102電連通；而本實施例中所述玻璃基板101上設(shè)有呈閉環(huán)結(jié)構(gòu)的空腔壁103，所述芯 片102的正面與玻璃基板101上的空腔壁103壓合形成空腔包圍所述感光器件100。所述芯 片102的背面直接沉積第一絕緣層105，所述第一絕緣層105的背面沉積第一引線層106， 第一引線層106的背面沉積第二絕緣層107，該第二絕緣層107上設(shè)有若干開孔，所述第一 引線層106的部分表面從所述開孔內(nèi)暴露。而所述第二絕緣層107的背面沉積第二引線層 108，該第二引線層108與第一引線層106電隔離，并且所述第二引線層108的背面與所述 第一引線層106暴露的表面上共同沉積有保護(hù)層109。所述第一引線層106暴露的表面上 設(shè)有若干第一焊接凸起IIO，而第二引線層108上則設(shè)有若干第二焊接凸起112，所述第一 焊接凸起110和第二焊接凸起112均從保護(hù)層109上布有的開孔內(nèi)突出。所述第一列焊墊 104與第一引線層106之間通過L型連接方式實現(xiàn)電連通，且第一列焊墊104通過第一引線 層106與第一焊接凸起110相連；而所述第二列焊墊111與第二引線層108之間通過T型 連接方式實現(xiàn)電連通，且第二列焊墊111通過第二引線層108與第二焊接凸起112相連。
并且本實施例中所述第一引線層106的中央設(shè)有開孔，第二絕緣層107有部分通 過該開孔沉積于第一絕緣層105表面；同時所述第二引線層108的中央也設(shè)有開孔，所述保 護(hù)層109有部分通過該開孔沉積于第二絕緣層107的表面。 同時需要說明的是，本實施例中所述第一絕緣層105和第二絕緣層107的厚度均 為2um。 結(jié)合圖2 圖16所示，上述超薄半導(dǎo)體芯片封裝結(jié)構(gòu)的優(yōu)選制造工藝流程具體說 明如下
1)結(jié)合圖2、圖3所示，首先提供一個包含多個芯片的晶圓，晶圓的正面上設(shè)有焊墊，這些焊墊呈雙列式對應(yīng)排布于每個芯片102的四周，并都通過線路(圖中未畫出)與芯片102實現(xiàn)電連通；雙列排布的焊墊中，位于內(nèi)側(cè)的為第一列焊墊104，而位于外側(cè)的為第二列焊墊111。需要說明的是，第一列焊墊104和第二列焊墊111之間通過位于晶圓表面的鈍化層(圖中未標(biāo)出)進(jìn)行電隔離。圖3為圖2晶圓表面的局部放大圖。
2)結(jié)合圖4、圖5、圖6所示，提供一與上述晶圓尺寸相同的玻璃基板IOI，該玻璃基板101上設(shè)有與晶圓上的芯片數(shù)量相同且呈閉環(huán)結(jié)構(gòu)的空腔壁103 ;再將所述晶圓的正面與玻璃基板101上的空腔壁103采用常規(guī)的硅膠鍵合方式壓合，從而形成多個空腔對應(yīng)包圍并保護(hù)設(shè)于每個芯片上的感光器件100。 3)如圖7所示，對晶圓背面進(jìn)行減薄至合適的厚度，此厚度同常規(guī)技術(shù)一樣，根據(jù)晶圓功能和需求而定，而減薄的方法則采用常規(guī)的機械或化學(xué)方法對晶圓背面進(jìn)行研磨。
4)如圖8所示，對晶圓上芯片與芯片之間的切割道區(qū)域進(jìn)行等離子刻蝕形成溝
槽，使得兩列焊墊全部暴露于晶圓背面； 5)如圖9所示，利用等離子體化學(xué)氣相沉積方法在形成溝槽后的整片晶圓背面沉積形成第一絕緣層105，本步驟中，該第一絕緣層105的材料為氧化硅，而沉積厚度則控制在2亂 6)如圖10所示，在整片晶圓背面涂覆光刻膠，再利用光刻技術(shù)將形成的光刻膠層圖案化，進(jìn)行等離子體刻蝕，將位于溝槽底部的第一絕緣層105去除，再將光刻膠層去除；
7)如圖11所示，通過濺射技術(shù)在第一絕緣層105的背面沉積金屬，再通過光刻技術(shù)形成僅與第一列焊墊104通過L型連接方式實現(xiàn)電連通的第一引線層106 ;且本步驟中還通過光刻技術(shù)在第一引線層106中央形成用于電隔離的開孔。 8)如圖12所示，利用等離子體化學(xué)氣相沉積方法在第一引線層106的背面沉積第二絕緣層107，并在第二絕緣層107的相應(yīng)位置處設(shè)置若干開孔暴露第一引線層106的部分表面；本步驟中所述第二絕緣層107有部分通過前述步驟中形成于第一引線層106中央的開孔而沉積于第一絕緣層105表面。并且本步驟中所述第二絕緣層107的材料為氧化硅，而第二絕緣層107的沉積厚度則控制在2um。 9)如圖13所示，在溝槽處進(jìn)行機械切割，并將第二列焊墊111的部分切除；
10)如圖14所示，利用濺射技術(shù)在第二絕緣層107的背面沉積金屬形成與第二列焊墊111通過T型連接方式實現(xiàn)電連通的第二引線層108，再通過光刻技術(shù)將第一引線層106和第二引線層108進(jìn)行電隔離。且本步驟中還通過光刻技術(shù)在第二引線層108中央形成用于電隔離的開孔。 11)如圖15所示，采用旋涂法在第二引線層108的背面和第一引線層106暴露的表面上共同沉積保護(hù)層109，并在保護(hù)層109上露出開口便于后續(xù)形成焊接凸起；本步驟中的所述保護(hù)層109有部分通過前述步驟中形成于第二引線層108中央的開孔沉積于第二絕緣層107的表面。且本步驟中保護(hù)層109的材料為阻焊油墨。 12)如圖16所示，利用鋼板印刷技術(shù)和回流焊技術(shù)分別在第一引線層106暴露的表面和第二引線層108表面形成若干第一焊接凸起110和若干第二焊接凸起112，所述第一焊接凸起110和第二焊接凸起112共面。 13)沿切割道進(jìn)行機械全切，將封裝后的晶圓分離成如圖1所示的單顆芯片封裝
7結(jié)構(gòu)。 以上僅是本發(fā)明的具體應(yīng)用范例，對本發(fā)明的保護(hù)范圍不構(gòu)成任何限制。除上述實施例外，本發(fā)明還可以有其它實施方式。凡采用等同替換或等效變換形成的技術(shù)方案，均落在本發(fā)明所要求保護(hù)的范圍之內(nèi)。
權(quán)利要求
一種超薄半導(dǎo)體芯片封裝結(jié)構(gòu)，包括芯片(102)和與芯片(102)正面壓合的玻璃基板(101)，所述芯片(102)帶有焊墊，所述焊墊通過線路同芯片(102)電連通；其特征在于所述芯片(102)的背面直接沉積第一絕緣層(105)，所述第一絕緣層(105)的背面沉積第一引線層(106)，第一引線層(106)的背面沉積第二絕緣層(107)，該第二絕緣層(107)上設(shè)有若干開孔，所述第一引線層(106)的部分表面從所述開孔內(nèi)暴露；而所述第二絕緣層(107)的背面沉積第二引線層(108)，該第二引線層(108)與第一引線層(106)電隔離，并且所述第二引線層(108)的背面與所述第一引線層(106)暴露的表面上共同沉積有保護(hù)層(109)；所述第一引線層(106)暴露的表面上設(shè)有若干第一焊接凸起(110)，而第二引線層(108)上則設(shè)有若干第二焊接凸起(112)，這些焊接凸起均從保護(hù)層(109)上布有的開孔內(nèi)突出；同時所述焊墊呈雙列式排布于芯片(102)四周，其中位于內(nèi)側(cè)的第一列焊墊(104)通過第一引線層(106)與第一焊接凸起(110)相連，而位于外側(cè)的第二列焊墊(111)則通過第二引線層(108)與第二焊接凸起(112)相連。
2. 根據(jù)權(quán)利要求l所述的超薄半導(dǎo)體芯片封裝結(jié)構(gòu)，其特征在于所述第一絕緣層(105) 和第二絕緣層(107)的厚度均為1 3um。
3. 根據(jù)權(quán)利要求1或2所述的超薄半導(dǎo)體芯片封裝結(jié)構(gòu)，其特征在于所述第一列焊墊 (104)與第一引線層(106)之間通過L型連接方式實現(xiàn)電連通，而第二列焊墊(111)與第二 引線層(108)之間通過T型連接方式實現(xiàn)電連通。
4. 根據(jù)權(quán)利要求1或2所述的超薄半導(dǎo)體芯片封裝結(jié)構(gòu)，其特征在于所述玻璃基板 (101)上設(shè)有呈閉環(huán)結(jié)構(gòu)的空腔壁(103)，所述芯片(102)的正面與玻璃基板(101)上的空 腔壁(103)壓合形成空腔包圍設(shè)于芯片上的感光器件(100)。
5. 根據(jù)權(quán)利要求1或2所述的超薄半導(dǎo)體芯片封裝結(jié)構(gòu)，其特征在于所述第一引線層(106) 的中央設(shè)有開孔，第二絕緣層(107)有部分通過該開孔沉積于第一絕緣層(105)表 面；同時所述第二引線層(108)的中央也設(shè)有開孔，所述保護(hù)層(109)有部分通過該開孔沉 積于第二絕緣層(107)的表面。
6. 超薄半導(dǎo)體芯片封裝結(jié)構(gòu)的制造工藝，其特征在于包括下述工藝步驟1) 提供一個包含多個芯片的晶圓，晶圓的正面上設(shè)有焊墊，這些焊墊呈雙列式對應(yīng)排 布于每個芯片(102)的四周，并都通過線路與芯片(102)實現(xiàn)電連通；2) 提供一玻璃基板，將所述晶圓的正面與玻璃基板(101)進(jìn)行壓合；3) 對晶圓背面進(jìn)行減??；4) 對晶圓上芯片與芯片之間的切割道區(qū)域進(jìn)行等離子刻蝕形成溝槽，使得焊墊的部分 或全部暴露于晶圓背面；5) 利用等離子體化學(xué)氣相沉積方法在形成溝槽后的整片晶圓背面沉積形成第一絕緣 層(105);6) 在整片晶圓背面涂覆光刻膠，再利用光刻技術(shù)將形成的光刻膠層圖案化，進(jìn)行等離 子體刻蝕，將位于溝槽底部的第一絕緣層(105)去除，再將光刻膠層去除；7) 通過濺射技術(shù)在第一絕緣層(105)的背面沉積金屬，再通過光刻技術(shù)形成僅與第一 列焊墊(104)電連通的第一引線層(106);8) 利用等離子體化學(xué)氣相沉積方法在第一引線層(106)的背面沉積第二絕緣層(107) ，并在第二絕緣層(107)的相應(yīng)位置處設(shè)置若干開孔暴露第一引線層(106)的部分表9) 在溝槽處進(jìn)行機械切割，并將第二列焊墊(111)的部分切除；10) 利用濺射技術(shù)在第二絕緣層(107)的背面沉積金屬形成與第二列焊墊(111)電連 通的第二引線層(108)，再通過光刻技術(shù)將第一引線層(106)和第二引線層(108)進(jìn)行電隔 離；11) 采用旋涂法或噴涂法在第二引線層(108)的背面和第一引線層(106)暴露的表面 上共同沉積保護(hù)層(109)，并在保護(hù)層(109)上露出開口便于后續(xù)形成焊接凸起；12) 利用鋼板印刷技術(shù)和回流焊技術(shù)分別在第一引線層(106)暴露的表面和第二引線 層(108)表面形成若干第一焊接凸起(110)和若干第二焊接凸起(112);13) 沿切割道進(jìn)行機械全切，將封裝后的晶圓分離成單顆芯片封裝結(jié)構(gòu)。
7. 根據(jù)權(quán)利要求6所述的超薄半導(dǎo)體芯片封裝結(jié)構(gòu)的制造工藝，其特征在于所述第一 絕緣層(105)和第二絕緣層(107)的材料均為氧化硅或者氮化硅，而第一絕緣層(105)和 第二絕緣層(107)的沉積厚度則均控制在1 3um。
8. 根據(jù)權(quán)利要求6所述的超薄半導(dǎo)體芯片封裝結(jié)構(gòu)的制造工藝，其特征在于所述第一 列焊墊(104)與第一引線層(106)之間通過L型連接方式實現(xiàn)電連通，而第二列焊墊(111) 與第二引線層(108)之間通過T型連接方式實現(xiàn)電連通。
9. 根據(jù)權(quán)利要求6所述的超薄半導(dǎo)體芯片封裝結(jié)構(gòu)的制造工藝，其特征在于所述玻璃 基板(101)上設(shè)有多個呈閉環(huán)結(jié)構(gòu)的空腔壁(103)，所述晶圓的正面與玻璃基板(101)上的 空腔壁(103)壓合從而形成多個空腔，對應(yīng)包圍并保護(hù)設(shè)于每個芯片上的感光器件(100)。
10. 根據(jù)權(quán)利要求6所述的超薄半導(dǎo)體芯片封裝結(jié)構(gòu)的制造工藝，其特征在于步驟7) 中還通過光刻技術(shù)在第一引線層(106)中央形成用于電隔離的開孔，步驟8)中的第二絕緣 層(107)有部分通過前述形成于第一引線層(106)中央的開孔沉積于第一絕緣層(105)表 面；而步驟IO)中還通過光刻技術(shù)在第二引線層(108)中央形成用于電隔離的開孔，步驟 11)中的所述保護(hù)層(109)有部分通過前述形成于第二引線層(108)中央的開孔沉積于第 二絕緣層(107)的表面。
全文摘要
本發(fā)明公開了一種超薄半導(dǎo)體芯片封裝結(jié)構(gòu)，采用雙層引線對焊墊呈雙列式排布的芯片進(jìn)行了封裝，兩路引線互不干涉，進(jìn)一步提高了電連接可靠性；與此同時，相比現(xiàn)有技術(shù)，其采用單面聚合物代替原本芯片背面的玻璃，采用玻璃-硅-聚合物的結(jié)構(gòu)，將封裝厚度進(jìn)一步減薄，實際運用時能將厚度從原來的0.9mm減少至0.5mm，從而大大減小了半導(dǎo)體芯片封裝體積。
文檔編號H01L23/485GK101789414SQ20101011625
公開日2010年7月28日 申請日期2010年2月26日 優(yōu)先權(quán)日2010年2月26日
發(fā)明者俞國慶, 王卓偉, 王蔚, 鄒秋紅 申請人:晶方半導(dǎo)體科技(蘇州)有限公司