專利名稱：一種降低金屬損傷的電鍍銅方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路制造加工方法，尤其涉及一種降低金屬損傷的電鍍銅方法。
背景技術(shù)：
隨著芯片集成度的不斷提高，銅已經(jīng)取代鋁成為超大規(guī)模集成電路制造中的主流互連技術(shù)。作為鋁的替代物，銅導(dǎo)線可以降低互連阻抗，降低功耗和成本，提高芯片的集成度、器件密度和時鐘頻率。由于對銅的刻蝕非常困難，因此銅互連采用雙嵌入式工藝，又稱雙大馬士革工藝 (Dual Damascene)，雙大馬士革工藝的工藝步驟為1)首先沉積一層薄的氮化硅(Si3N4)作為擴散阻擋層和刻蝕終止層，幻接著在上面沉積一定厚度的氧化硅(SiO2)，幻然后光刻出微通孔(Via)，4)對通孔進(jìn)行部分刻蝕，幻之后再光刻出溝槽(Trench)，6)繼續(xù)刻蝕出完整的通孔和溝槽，7)接著是濺射(PVD)擴散阻擋層(TaN/Ta)和銅種籽層(Seed Layer), 8) 之后就是銅互連線的電鍍工藝，9)最后是退火和化學(xué)機械拋光(CMP)，對銅鍍層進(jìn)行平坦化處理和清洗。在雙大馬士革工藝的工藝過程中，銅互連線的電鍍工藝通常采用硫酸鹽體系的電鍍液，電鍍液由硫酸銅、硫酸和水組成，呈淡藍(lán)色。當(dāng)電源加在銅(陽極)和硅片(陰極) 之間時，溶液中產(chǎn)生電流并形成電場。陽極的銅發(fā)生反應(yīng)轉(zhuǎn)化成銅離子和電子，同時陰極也發(fā)生反應(yīng)，陰極附近的銅離子與電子結(jié)合形成鍍在硅片表面的銅，銅離子在外加電場的作用下，由陽極向陰極定向移動并補充陰極附近的濃度損耗。電鍍的主要目的是在硅片上沉積一層致密、無孔洞、無縫隙和其它缺陷、分布均勻的銅。電鍍工藝中，理想的銅的填充過程為首先銅均勻地沉積在側(cè)壁和底部，然后快速切換為從底部向上填充，防止產(chǎn)生縫隙和孔洞。為了實現(xiàn)上述效果，通常需要在電鍍液中使用三種有機添加劑抑制劑、促進(jìn)劑和平坦劑，當(dāng)晶片被浸入電鍍槽中時，首先進(jìn)行的是均勻性填充，填充反應(yīng)動力學(xué)受抑制劑控制。接著，當(dāng)加速劑達(dá)到臨界濃度時，電鍍開始從均勻性填充轉(zhuǎn)變成由底部向上的填充。加速劑吸附在銅表面，降低電鍍反應(yīng)的電化學(xué)反應(yīng)勢， 促進(jìn)快速沉積反應(yīng)。當(dāng)溝槽填充過程完成后，表面吸附的平坦劑開始發(fā)揮作用，抑制銅的繼續(xù)沉積，以減小表面的粗糙度，從而獲得較好的平坦化效果，保證了較小尺寸的圖形不會被提前填滿，有效地降低了鍍層表面起伏。在目前的集成電路制造中，芯片的布線和互連幾乎全部是采用直流電鍍的方法獲得銅鍍層，具體來說，首先采用低電流的直流電鍍方法在晶片上的通孔的側(cè)壁和底部沉積銅，然后采用高電流的直流電鍍方法從底部向上填充銅。然而，隨著電鍍槽使用時間的增長，在電鍍的過程中，有機添加劑會發(fā)生分解反應(yīng)而產(chǎn)生一些有機附產(chǎn)物，這些有機附產(chǎn)物與沉積的銅結(jié)合，從而在銅中引入了雜質(zhì)，進(jìn)而對銅的耐腐蝕性造成一定的影響。因此，在對銅進(jìn)行化學(xué)機械拋光(CMP)時將會產(chǎn)生金屬損傷，可能會導(dǎo)致通孔斷路，進(jìn)而影響晶片的電性能測試(WAT:wafer acceptance testing)以及芯片的良率。
因此，對電鍍工藝進(jìn)行改善，從而減少金屬損傷成為業(yè)界亟需解決的問題。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種降低金屬損傷的電鍍銅方法，用于在晶片上沉積銅互連層，以解決現(xiàn)有的電鍍銅工藝所得到的銅耐腐蝕性差，在后續(xù)工藝中對銅進(jìn)行化學(xué)機械拋光(CMP)時會產(chǎn)生金屬損傷，可能會導(dǎo)致通孔斷路，進(jìn)而影響晶片的電性能測試(WAT: wafer acceptance testing)以及芯片的產(chǎn)量的問題。為解決上述問題，本發(fā)明提出一種降低金屬損傷的電鍍銅方法，所述方法包括如下步驟將所述晶片放入電鍍槽中，在電鍍電流為第一直流電流的條件下電鍍第一時間段；在電鍍電流為脈沖電流的條件下電鍍第二時間段；在電鍍電流為第二直流電流的條件下電鍍第三時間段?？蛇x的，所述第一直流電流的值小于所述第二直流電流的值?？蛇x的，所述第一直流電流的值為2 6安培?？蛇x的，所述第一時間段的大小為3 9秒?？蛇x的，所述脈沖電流的波形為加電流的時間與不加電流的時間的比值為 5 1 10 1，周期為6 11秒?？蛇x的，所述第二時間段的大小為3 6個周期?？蛇x的，所述第二直流電流的值為30 40安培?？蛇x的，所述時間第三時間段的大小為45 60秒。本發(fā)明所提供的降低金屬損傷的電鍍銅方法通過在低直流電流電鍍銅和高直流電流電鍍銅之間增加脈沖電流電鍍銅，從而提高電鍍銅的耐腐蝕性能，降低后續(xù)工藝中對銅進(jìn)行化學(xué)機械拋光(CMP)時產(chǎn)生的金屬損傷。


圖1為本發(fā)明實施例提供的降低金屬損傷的電鍍銅方法的步驟流程示意圖；圖2為本發(fā)明實施例提供的脈沖電流的波形圖；圖3為采用本發(fā)明方法獲得的電鍍銅與采用現(xiàn)有技術(shù)獲得的電鍍銅在CMP之后產(chǎn)生金屬損傷情況的比較；圖4為經(jīng)過CMP之后，電鍍銅中產(chǎn)生的金屬損傷的具體表現(xiàn)形式；圖5為采用本發(fā)明方法制備電鍍銅的芯片與采用現(xiàn)有技術(shù)制備電鍍銅的芯片產(chǎn)生缺陷情況的比較；圖6為采用本發(fā)明方法獲得的電鍍銅與采用現(xiàn)有技術(shù)獲得的電鍍銅的X射線衍射 (XRD)曲線；圖7為采用本發(fā)明方法獲得的電鍍銅與采用現(xiàn)有技術(shù)獲得的電鍍銅的應(yīng)力遷移情況的比較；圖8為采用本發(fā)明方法獲得的電鍍銅與采用現(xiàn)有技術(shù)獲得的電鍍銅的電致遷移情況的比較。
具體實施例方式以下結(jié)合附圖和具體實施例對本發(fā)明提出的降低金屬損傷的電鍍銅方法作進(jìn)一步詳細(xì)說明。根據(jù)下面說明和權(quán)利要求書，本發(fā)明的優(yōu)點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準(zhǔn)的比率，僅用于方便、明晰地輔助說明本發(fā)明實施例的目的。本發(fā)明的核心思想在于，提供一種降低金屬損傷的電鍍銅方法，該方法通過在低直流電流電鍍銅和高直流電流電鍍銅之間增加脈沖電流電鍍銅，從而提高電鍍銅的耐腐蝕性能，降低后續(xù)工藝中對銅進(jìn)行化學(xué)機械拋光(CMP)時產(chǎn)生的金屬損傷，減小通孔斷路的風(fēng)險，提高芯片的產(chǎn)量。請參考圖1，圖1為本發(fā)明實施例提供的降低金屬損傷的電鍍銅方法的步驟流程示意圖，如圖1所示，所述降低金屬損傷的電鍍銅方法包括如下步驟將所述晶片放入電鍍槽中，在電鍍電流為第一直流電流的條件下電鍍第一時間段；在電鍍電流為脈沖電流的條件下電鍍第二時間段；在電鍍電流為第二直流電流的條件下電鍍第三時間段。通常來說，所述第一直流電流的值小于所述第二直流電流的值，在本實施例中，所述第一直流電流的值為4安培，所述第二直流電流的值為36安培。所述脈沖電流的波形請參考圖2，圖2為本發(fā)明實施例提供的脈沖電流的波形圖， 參照圖2所示，本實施例中所述脈沖電流的波形為加電流的時間與不加電流的時間的比值為7 1，周期T為8秒。所述第一時間段的大小為7秒，所述第二時間段的大小為4T，即32秒，所述第三時間段的大小為50秒。由于直流電鍍只有電流/電壓一個可變參數(shù)，而脈沖電鍍則有電流/電壓、脈寬、 脈間三個主要可變參數(shù)，而且還可以改變脈沖信號的波形。相比之下，脈沖電鍍對電鍍過程有更強的控制能力。脈沖電鍍銅所依據(jù)的電化學(xué)原理是利用脈沖張馳增加陰極的活化極化，降低陰極的濃差極化，從而改善鍍層的物理化學(xué)性能。在直流電鍍中，由于金屬離子趨近陰極不斷被沉積，因而不可避免地造成濃差極化。而脈沖電鍍在電流導(dǎo)通時，接近陰極的金屬離子被充分地沉積；當(dāng)電流關(guān)斷時，陰極周圍的放電離子又重新恢復(fù)到初始濃度。這樣陰極表面擴散層內(nèi)的金屬離子濃度就得到了及時補充，擴散層周期間隙式形成，從而減薄了擴散層的實際厚度。而且關(guān)斷時間的存在不僅對陰極附近濃度恢復(fù)有好處，還會產(chǎn)生一些對沉積層有利的重結(jié)晶、吸脫附等現(xiàn)象。脈沖電鍍的主要優(yōu)點有降低濃差極化，提高了陰極電流密度和電鍍效率，減少鍍層孔隙；提高鍍層純度，改善鍍層物理性能，獲得致密的低電阻率金屬沉積層。在本發(fā)明的一個具體實施例中，所述第一直流電流的值為4安培，所述第二直流電流的值為36安培。然而應(yīng)該認(rèn)識到，所述第一直流電流的值還可以為2 6安培之間的任一值，所述第二直流電流的值還可以為30 40安培之間的任一值。在本發(fā)明的一個具體實施例中，所述脈沖電流的波形為加電流的時間與不加電流的時間的比值為7 1，周期T為8秒。然而應(yīng)該認(rèn)識到，所述脈沖電流的波形，其加電流的時間與不加電流的時間的比值還可以為5 1 10 1之間的任一比值，其周期T還可以為6 11秒之間的任一值。在本發(fā)明的一個具體實施例中，所述第一時間段的大小為7秒，所述第二時間段的大小為4T，即32秒，所述第三時間段的大小為50秒。然而應(yīng)該認(rèn)識到，所述第一時間段的大小還可以為3 9秒之間的任一值，所述第二時間段的大小還可以為3T 6T之間的任一值，所述第三時間段的大小還可以為45 60秒之間的任一值。請繼續(xù)參考圖3，圖3為采用本發(fā)明方法獲得的電鍍銅與采用現(xiàn)有技術(shù)獲得的電鍍銅在CMP之后產(chǎn)生金屬損傷情況的比較，其中(3A)是采用現(xiàn)有技術(shù)得到的電鍍銅，即先在低直流電流下得到電鍍銅10，再在高直流電流下得到電鍍銅20 ； (3B)是采用現(xiàn)有技術(shù)得到的電鍍銅在CMP之后的金屬損傷情況，由(3B)可清楚地看出，經(jīng)過CMP之后，電鍍銅10 中出現(xiàn)了金屬損傷，產(chǎn)生了金屬空洞11，關(guān)于金屬空洞11的具體情況請參考圖4，圖4中用圓圈標(biāo)示的地方即為金屬空洞的具體情形，由于出現(xiàn)金屬空洞11，從而通孔2沒有被金屬銅填滿，導(dǎo)致通孔2斷路；(3C)是采用本發(fā)明提供的降低金屬損傷的電鍍銅方法得到的電鍍銅，即先在低直流電流下得到電鍍銅10，再在脈沖電流下得到電鍍銅30，最后在高直流電流下得到電鍍銅20 ； (3D)是采用本發(fā)明提供的降低金屬損傷的電鍍銅方法得到的電鍍銅在CMP之后的金屬損傷情況，由(3D)可知，采用本發(fā)明提供的降低金屬損傷的電鍍銅方法得到的電鍍銅在CMP之后沒有出現(xiàn)金屬損傷。請繼續(xù)參考圖5，圖5采用本發(fā)明方法制備電鍍銅的芯片與采用現(xiàn)有技術(shù)制備電鍍銅的芯片產(chǎn)生缺陷情況的比較，其中，(5A)是采用現(xiàn)有技術(shù)制備電鍍銅的芯片產(chǎn)生的缺陷情況，(5B)是采用本發(fā)明方法制備電鍍銅的芯片產(chǎn)生的缺陷情況。經(jīng)檢驗，(5A)中存在 68個有缺陷的芯片單元0，這其中的50個是由于金屬空洞造成的，(5B)中存在13個有缺陷的芯片單元0，而這13個有缺陷的芯片單元0中沒有一個是由于金屬空洞造成的。請繼續(xù)參考圖6，圖6為采用本發(fā)明方法獲得的電鍍銅與采用現(xiàn)有技術(shù)獲得的電鍍銅的X射線衍射(XRD)曲線，其中曲線61為采用本發(fā)明方法獲得的電鍍銅的XRD曲線， 其中曲線62為采用現(xiàn)有技術(shù)獲得的電鍍銅的XRD曲線，由圖6可以看出，曲線61的最高衍射峰強度比曲線62的最高衍射峰強度高，并且曲線61比曲線62陡峭，這說明采用本發(fā)明方法獲得的電鍍銅的結(jié)構(gòu)比采用現(xiàn)有技術(shù)獲得的電鍍銅的結(jié)構(gòu)更致密。請繼續(xù)參考圖7，圖7為采用本發(fā)明方法獲得的電鍍銅與采用現(xiàn)有技術(shù)獲得的電鍍銅的應(yīng)力遷移情況的比較，其中(7A)為采用現(xiàn)有技術(shù)獲得的電鍍銅的應(yīng)力遷移情況， (7B)為采用本發(fā)明方法獲得的電鍍銅的應(yīng)力遷移情況，其中，由于應(yīng)力遷移過大而不合格的數(shù)字如圖中黑色部分所示，由圖7可知，采用本發(fā)明方法獲得的電鍍銅的應(yīng)力遷移情況比采用現(xiàn)有技術(shù)獲得的電鍍銅的應(yīng)力遷移情況要好。請繼續(xù)參考圖8，圖8為采用本發(fā)明方法獲得的電鍍銅與采用現(xiàn)有技術(shù)獲得的電鍍銅的電致遷移情況的比較，其中曲線81為采用現(xiàn)有技術(shù)獲得的電鍍銅的電致遷移率隨時間的變化曲線，其中曲線82為采用本發(fā)明方法獲得的電鍍銅的電致遷移率隨時間的變化曲線，由圖8可知，達(dá)到相同的電致遷移率時，采用本發(fā)明方法獲得的電鍍銅所需的時間比采用現(xiàn)有技術(shù)獲得的電鍍銅所需的時間長，由于電致遷移過大會造成斷路，從而導(dǎo)致芯片失效，因此，采用本發(fā)明方法獲得的電鍍銅的抗電致遷移能力比采用現(xiàn)有技術(shù)獲得的電鍍銅的抗電致遷移能力強。綜上所述，本發(fā)明提供了一種降低金屬損傷的電鍍銅方法，該方法通過在低直流電流電鍍銅和高直流電流電鍍銅之間增加脈沖電流電鍍銅，從而提高電鍍銅的耐腐蝕性能，降低后續(xù)工藝中對銅進(jìn)行化學(xué)機械拋光(CMP)時產(chǎn)生的金屬損傷，減小通孔斷路的風(fēng)險，提高芯片的產(chǎn)量。顯然，本領(lǐng)域的技術(shù)人員可以對發(fā)明進(jìn)行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。
權(quán)利要求
1.一種降低金屬損傷的電鍍銅方法，用于在晶片上沉積銅互連層，其特征在于，所述方法包括如下步驟將所述晶片放入電鍍槽中，在電鍍電流為第一直流電流的條件下電鍍第一時間段；在電鍍電流為脈沖電流的條件下電鍍第二時間段；在電鍍電流為第二直流電流的條件下電鍍第三時間段。
2.如權(quán)利要求1所述的一種降低金屬損傷的電鍍銅方法，其特征在于，所述第一直流電流的值小于所述第二直流電流的值。
3.如權(quán)利要求1所述的一種降低金屬損傷的電鍍銅方法，其特征在于，所述第一直流電流的值為2 6安培。
4.如權(quán)利要求1所述的一種降低金屬損傷的電鍍銅方法，其特征在于，所述第一時間段的大小為3 9秒。
5.如權(quán)利要求1所述的一種降低金屬損傷的電鍍銅方法，其特征在于，所述脈沖電流的波形為加電流的時間與不加電流的時間的比值為5 1 10 1，周期為6 11秒。
6.如權(quán)利要求5所述的一種降低金屬損傷的電鍍銅方法，其特征在于，所述第二時間段的大小為3 6個周期。
7.如權(quán)利要求1所述的一種降低金屬損傷的電鍍銅方法，其特征在于，所述第二直流電流的值為30 40安培。
8.如權(quán)利要求1所述的一種降低金屬損傷的電鍍銅方法，其特征在于，所述第三時間段的大小為45 60秒。
全文摘要
本發(fā)明揭露了一種降低金屬損傷的電鍍銅方法，該方法通過在低直流電流電鍍銅和高直流電流電鍍銅之間增加脈沖電流電鍍銅，從而提高電鍍銅的耐腐蝕性能，降低后續(xù)工藝中對銅進(jìn)行化學(xué)機械拋光(CMP)時產(chǎn)生的金屬損傷，減小通孔斷路的風(fēng)險，提高芯片的良率。
文檔編號H01L21/768GK102157436SQ20101011020
公開日2011年8月17日 申請日期2010年2月11日 優(yōu)先權(quán)日2010年2月11日
發(fā)明者劉盛 申請人:中芯國際集成電路制造(上海)有限公司