專利名稱：帶有屏蔽柵極溝道的電荷平衡器件的制作方法
技術(shù)領域：
本發(fā)明涉及一種垂直半導體功率器件，特別涉及一種具有單一薄外延層，依靠先
進制造來實現(xiàn)的，可用于制備各種尺寸的帶有超級結(jié)結(jié)構(gòu)和屏蔽了柵極溝道的電荷平衡的 垂直功率器件，通過簡單、靈活的制作工藝，適用于不同的擊穿電壓。
背景技術(shù)：
傳統(tǒng)的制造技術(shù)和器件結(jié)構(gòu)，雖然在減小的串聯(lián)電阻的同時，能進一步提高擊穿 電壓，但仍然面臨許多技術(shù)難題。由于傳統(tǒng)高功率器件的結(jié)構(gòu)特點，通常需要多個費時、復 雜和昂貴的制作過程，因此高壓半導體功率器件的實際應用和實用性都是有限的。正如下 文將要討論的那樣，高壓功率器件的制作工藝都很復雜，而且產(chǎn)量和收益都很低。另外，半 導體功率器件通常并不是用原始半導體晶片制作，而是用帶有外延層的預處理晶片制作而 成。這無疑增加了半導體功率器件的制作成本。而且其功能和性能特征也取決于，形成外 延層時所用的工藝參數(shù)。因此，對于依賴于原始預處理晶片的功率器件，這種預處理的晶片 的使用，進一步局限了這些功率器件的可制造性以及生產(chǎn)的靈活性。 相對于傳統(tǒng)工藝而言，超級結(jié)技術(shù)具有在不增加漏-源電阻Rdson的同時，獲得更 高的擊穿電壓等優(yōu)點。對于標準的功率晶體管單元，擊穿電壓很大程度上依賴于低摻雜的 漂流層。因此，漂流層越厚，所能承受的額定電壓越高，但漏-源電阻Rdson卻大幅增加。在 傳統(tǒng)功率器件中，漏_源電阻Rdson與擊穿電壓BV近似復合以下函數(shù)關(guān)系
Rdson °^ BV2. 5 相比之下，帶有超級結(jié)結(jié)構(gòu)的器件漂流區(qū)中達到了電荷平衡。漏-源電阻Rdson 與擊穿電壓BV復合一個更加便于應用的函數(shù)關(guān)系式，即
Rdson °^ BV 因此在高壓器件應用中，需要通過設計和生產(chǎn)帶有超級結(jié)結(jié)構(gòu)的半導體功率器 件，以便降低漏-源電阻Rdson，同時獲得高擊穿電壓，提升器件性能。漂流區(qū)中溝道附近的 區(qū)域，帶有相反的導電類型。只要溝道附近的區(qū)域同樣摻雜相反的導電類型，漂流區(qū)的相對 摻雜濃度就會比較高。在關(guān)閉狀態(tài)時，這兩個區(qū)域中的電荷相互抵消，漂流區(qū)呈耗盡狀態(tài)， 可以承受高電壓，這被稱為超級結(jié)效應。在開啟狀態(tài)時，由于漂流區(qū)的摻雜濃度較高，所以 其漏-源電阻Rdson比較低。 然而在制造功率器件方面，傳統(tǒng)的超級結(jié)技術(shù)仍然會遇到許多技術(shù)上的難題與局 限性。更確切地說，一些傳統(tǒng)結(jié)構(gòu)中都要求帶有多外延層和/或掩埋層。根據(jù)以前的制作 工藝，許多器件結(jié)構(gòu)都需要多次進行背部刻蝕和化學機械拋光(CMP)工藝。此外，這些制作 工藝處理器件的過程，有時并不符合標準的鑄造工藝。例如，有些標準的高產(chǎn)量半導體鑄 造廠都具有氧化物化學機械拋光(CMP)，但有些超級結(jié)技術(shù)中需要用到的硅化學機械拋光 (CMP)卻沒有。因此，這些器件的結(jié)構(gòu)特點和制作工藝決定了，它們并不適用于從低壓到高 壓的器件應用。換言之，某些工藝成本過高，并且/或者工藝太過冗長復雜，并不適用于高 額定電壓的器件應用。下文還將繼續(xù)討論，這些具有不同結(jié)構(gòu)特點、通過各種工藝制造的傳統(tǒng)器件，都帶有阻礙這些器件在市場需求中實際應用的困難和局限。 由于標準的V匿0S并不具備電荷平衡的功能特點，因此適用于高壓的半導體功率 器件的傳統(tǒng)類型包括帶有如圖1A所示的標準結(jié)構(gòu)的器件。根據(jù)I-V(電流_電壓)性能測 試，以及對這種類型器件的模擬分析進一步證實正是出于這個原因，擊穿電壓才沒有超過 一維品質(zhì)因數(shù)，即約翰遜極限。為了滿足高擊穿電壓的要求，帶有這種結(jié)構(gòu)的器件通常漏極 漂流區(qū)的摻雜濃度較低，致使其導通電阻相對較高。為了降低導通電阻，這種器件的晶片尺 寸通常都很大。鑒于以上所述的缺點晶片成本過高(每個晶圓上的晶片數(shù)量太少)以及 不適用于標準封裝中的較大的晶片，因此盡管這種器件的制作工藝簡單，而且生產(chǎn)成本不 高，然而對于標準封裝中高電流、低阻抗的應用要求，它們卻并不滿足。 半導體功率器件的第二種類型是帶有二維電荷平衡的結(jié)構(gòu)，這種器件對于給定的 阻抗，可獲得高于約翰遜極限的擊穿電壓，或?qū)τ诮o定的擊穿電壓，可獲得低于約翰遜極限 的電阻率(導通電阻RdsonX器件面積)。這種類型的器件結(jié)構(gòu)通常稱為超級結(jié)技術(shù)器件。 在超級結(jié)結(jié)構(gòu)中，基于在氧化物旁路的器件中的PN結(jié)和靜電場起電板技術(shù)，在一個垂直器 件的漂流漏極區(qū)中，平行于電流方向上的電荷平衡，可以使器件獲得更高的擊穿電壓。
圖IB為一個帶有超級結(jié)器件的橫截面視圖，通過增大漂流區(qū)中的漏極摻雜濃度， 在保持擊穿電壓不變的情況下，降低器件的電阻率(Rsp =阻抗X有源區(qū))。通過在漏極中 形成P-型(對于n-溝道器件)垂直立柱，導致高壓下漏極在水平方向完全耗盡，在N+襯 底處從漏極高壓中夾斷并屏蔽溝道，從而達到電荷平衡。歐洲專利0053854(1982)和美國 專利4， 754， 310中都已經(jīng)提到了這種技術(shù)，具體在該專利的圖13以及美國專利5， 216， 275 中。之前的這些公開說明書中，垂直超級結(jié)都是作為N和P型摻雜物的垂直立柱。在垂直 匿0S器件中，如附圖所示，通過摻雜一個帶有側(cè)壁的結(jié)構(gòu)，形成其中一個摻雜立柱，獲得垂 直電荷平衡。除了摻雜立柱，美國專利4134123和美國專利6037632還提出使用摻雜浮島 來增加擊穿電壓或降低電阻。超級結(jié)的這種器件結(jié)構(gòu)仍然通過耗盡P-區(qū)，屏蔽柵極/溝道 不受漏極影響。但由于電荷存儲和轉(zhuǎn)換等問題，這種浮島結(jié)構(gòu)仍然受到很多技術(shù)難題的局 限。 對于上述的超級結(jié)型器件，由于其制作方法工序繁多、有些工序進度緩慢而且產(chǎn) 量很低，因此要制備這種器件通常相當復雜、昂貴，而且需要很長的加工時間。確切地說，這 些工序包含多個外延層和掩埋層。部分結(jié)構(gòu)甚至要求溝道深度要穿過整個漂流區(qū)，并且大 多數(shù)工藝都需要進行背部刻蝕或化學機械拋光?？傊@些傳統(tǒng)結(jié)構(gòu)和制作方法制作緩慢 而且成本昂貴，并不經(jīng)濟實用，不適于廣泛應用。 本專利申請為由本專利的發(fā)明人申請的美國專利12/005,878的部份接續(xù)申請 案，其中提出了一種在深溝道中生長的帶有電荷平衡外延立柱的超級結(jié)器件。溝道金屬氧 化物半導體場效應管(M0SFET)形成在深溝道以及深溝道周圍區(qū)域上方的頂部外延層中。 但是這種器件的溝道柵極所處的電場較高，容易因電壓擊穿而受損。 因此，除了要改進這種超級結(jié)器件的結(jié)構(gòu)和制作工藝，還需要在擊穿時屏蔽有源 單元的敏感柵極。圖1C-1至圖1C-3表示美國專利6， 635， 906所述的在外延層的大部分層 中，帶有P-浮島1的器件。但是這些浮島不能自對準到柵極或溝道上，而且在電壓擊穿時， 并不能有效地保護敏感溝道柵極。Takaya等人在2005年舉行的第17屆功率半導體器件 &集成電路國際論壇上發(fā)表的《浮島與厚底部氧化物溝道柵極金屬氧化物半導體場效應管(FITM0S)》 一文中提出了一種結(jié)構(gòu)，如圖ID所示，這種結(jié)構(gòu)表示，為了使漏極和在溝道柵極 底部的P-區(qū)達到電荷平衡而植入的浮動P-區(qū)，可以于將柵極從P-區(qū)中分離出來。但是由 于這些位于溝道柵極下方的P-植入?yún)^(qū)，與帶有厚底部氧化物的柵極溝道接觸，因此可能會 減少開路時通過的電流量。 因此，在功率半導體器件設計和制造工藝中，為了解決上述困難與局限，有必要找 到一種新的功率器件結(jié)構(gòu)和制造方法。

發(fā)明內(nèi)容
本發(fā)明一方面是為了提出一種新改良過的器件結(jié)構(gòu)和制作方法，通過簡單、便捷 的制作工序，在漂流區(qū)中形成摻雜立柱，實現(xiàn)電荷平衡。無需背部刻蝕或化學機械拋光，精 簡了加工步驟，只需形成一個單一的薄外延層，外延層同時生長在深溝道中和深溝道上方， 以及深溝道周圍區(qū)域的頂面上，形成超級結(jié)結(jié)構(gòu)。在溝道中的外延層部分形成外延立柱。在 深溝道上方以及深溝道周圍區(qū)域表面上方的外延層部分，形成薄的頂部外延層，溝道金屬 氧化物半導體場效應管單元就形成在這個頂部外延層中。這兩部分外延層可以作為單一外 延層同時生長。晶體管單元的溝道柵極進一步被屏蔽，一旦發(fā)生電壓擊穿，摻雜的屏蔽區(qū)通 過溝道柵極植入到柵極下方的漂流區(qū)，形成了自校準摻雜屏蔽區(qū)，從而屏蔽敏感柵極，解決 了上述困難和局限。摻雜的屏蔽區(qū)降低了溝道柵極處的峰值電場；還減慢了碰撞電離速度， 增加了擊穿電壓。最終的結(jié)構(gòu)提升了電參數(shù)的可靠性和穩(wěn)定性。摻雜的屏蔽區(qū)形成在溝道 柵極下方的聚積區(qū)下方，并不接觸溝道柵極。在柵極溝道下方有一個額外的摻雜層，其導電 類型和聚積區(qū)的導電類型相同，此摻雜層可以確保摻雜的屏蔽區(qū)沒有接觸到柵極溝道，從 而使器件開啟時通過的電流更多。 本發(fā)明的另一方面在于，本發(fā)明所述的超級結(jié)結(jié)構(gòu)和形狀可用來靈活調(diào)整所需的 擊穿電壓的范圍。其制作工藝簡便，可使用標準的處理模塊和設備通過標準工藝，方便地制 備。由于此結(jié)構(gòu)的晶體管部分，例如溝道柵極雙擴散金屬氧化物半導體(匿os)，是自校準 的，因此還可進一步簡化制作工藝。上述技術(shù)難題與局限就會迎刃而解。
確切地說，本發(fā)明的一個方面在于提出了一種新改良過的器件結(jié)構(gòu)和制作方法， 以便在深溝道中形成一個外延層，并且此外延層帶有一層薄的頂部外延層部分，覆蓋在器 件頂面上。此外延層的一部分也作為金屬氧化物半導體場效應管(在n-溝道金屬氧化物 半導體場效應管的情況下為p-型)的本體區(qū)。此外，在這個頂部薄外延層中形成的金屬氧 化物半導體場效應管單元，為溝道金屬氧化物半導體場效應管。溝道柵極通過帶有任選的 溝道側(cè)壁和溝道底部摻雜植入?yún)^(qū)的頂部薄外延層打開，以消除可能受溝道柵極的深度以及 外延層的摻雜濃度影響的溝道性能的敏感性。在用柵極多晶硅層填充柵極溝道之前，通過 柵極溝道，將多個摻雜屏蔽區(qū)植入到柵極下方的漂流區(qū)中。摻雜屏蔽區(qū)的導電類型與金屬 氧化物半導體場效應管的本體區(qū)的導電類型相同，并且摻雜屏蔽區(qū)還擔負柵極屏蔽摻雜區(qū) 的作用，與柵極溝道自校準。摻雜屏蔽區(qū)可以是浮島，或者是被連接(偏置)到深溝道中的 外延層，從而也就被連接到了本體區(qū)。特別的是浮島的情況并不太理想，原因是浮動捕獲電 荷，并使器件漂流；被捕獲的電荷需要花時間擴散出去，這就減慢了電轉(zhuǎn)換。晶體管單元的 性能可以通過簡單、便捷的制作工藝來控制和調(diào)整。本發(fā)明所述的超級結(jié)結(jié)構(gòu)可以通過進 一步的改進，應用到更廣泛的領域。
7
本發(fā)明的另一方面在于，提出了一種新改良過的器件結(jié)構(gòu)和制作方法，以便在一 個薄的頂層上形成晶體管單元，其中薄頂層作為外延層覆蓋在深溝道上方，以及深溝道周 圍和深溝道上方的頂面上。穿過深溝道側(cè)壁的離子注入(用和填充深溝道外延層的導電類 型相反的離子)可以調(diào)節(jié)深溝道周圍漂流區(qū)的摻雜濃度，以便調(diào)整和控制包括電荷平衡、 漏-源電阻Rdson以及擊穿電壓在內(nèi)的器件性能參數(shù)。因此，離子注入提供了一種電荷控 制的方法，可以進一步調(diào)整和調(diào)諧半導體功率器件的性能，以便用于不同類型的應用。
本發(fā)明的另一方面在于，提出了一種新改良過的器件結(jié)構(gòu)和制作方法，以便在薄 的頂部P-外延層上，形成帶有淺溝道柵極的功率晶體管單元，其中薄的頂部P-外延層位于 垂直溝道上方的頂面周圍區(qū)域上，覆蓋在垂直溝道上方。通過溝道底部摻雜植入以及側(cè)壁 摻雜植入，就可以靈活地調(diào)整器件溝道的性能。側(cè)壁摻雜植入以及溝道底部摻雜植入，用于 補償P-外延，并保護適當?shù)姆e聚以及溝道區(qū)域。在用多晶硅柵極層填充柵極溝道之前，要 通過柵極溝道的底面進行離子注入。使用垂直注入，形成柵極屏蔽摻雜區(qū)，以便在電壓擊穿 時，屏蔽敏感的溝道柵極。 本發(fā)明的另一方面在于，提出了一種新改良過的器件結(jié)構(gòu)和制作方法，以便在一 個薄的頂層中，形成帶有較深的溝道柵極的功率晶體管單元，其中薄頂層作為一個外延層， 位于外延立柱上方的頂面周圍區(qū)域上，覆蓋在外延立柱上方。溝道柵極穿過頂部薄外延層， 并延伸至襯底區(qū)，這樣一來，就不再需要用于連接聚積區(qū)的溝道底部摻雜植入了。穿過柵極 溝道底面注入的柵極屏蔽摻雜區(qū)形成校準的摻雜區(qū)，仍然可以屏蔽溝道柵極，用于在電壓 擊穿時屏蔽敏感的溝道柵極。溝道底部摻雜注入仍然可用于確保柵極屏蔽摻雜區(qū)不接觸柵 極溝道。 本發(fā)明的一個較佳實施例簡要說明了一種半導體功率器件，包括一個帶有多個深 溝道的半導體襯底。用一個外延層填充深溝道；此外延層還包括一個同時生長的頂部外延 層，覆蓋在深溝道頂面上方和半導體襯底上方的區(qū)域上。外延層的導電類型與半導體襯底 相反。在頂部外延層中，形成多個溝道金屬氧化物半導體場效應管單元，頂部外延層作為本 體區(qū)，半導體襯底作為漏極區(qū)，通過深溝道中的外延層與半導體襯底中的區(qū)域之間的電荷
平衡，獲得超級結(jié)效應。每個溝道金屬氧化物半導體場效應管單元還包括設置在下方的一 個溝道柵極和一個柵極屏蔽摻雜區(qū)，與每一個溝道柵極自校準，并且每一個溝道金屬氧化 物半導體場效應管單元都會在電壓擊穿時，屏蔽溝道柵極。在一個典型實施例中，溝道金屬 氧化物半導體場效應管單元的每個溝道柵極，都通過頂部外延層開口 ，并用一種柵極介質(zhì) 材料和一種柵極導電材料填充。在另一個典型實施例中，溝道金屬氧化物半導體場效應管 單元的每個溝道柵極，都穿過頂部外延層，進入半導體襯底的頂部，半導體襯底中具有一個 柵極溝道，其深度大于或等于頂部外延層的厚度，并且用一種柵極介質(zhì)材料和一種柵極導 電材料填充。在另一個典型實施例中，溝道柵極還包括位于溝道柵極側(cè)壁周圍的柵極側(cè)壁 摻雜區(qū)，以及柵極溝道下方的柵極_底部摻雜區(qū)，其中柵極側(cè)壁摻雜區(qū)和柵極_底部摻雜區(qū) 的導電類型與半導體襯底中的導電類型一致。在另一個典型實施例中，半導體襯底還包括 深溝道周圍的區(qū)域，其摻雜濃度梯度橫向分布，從周圍區(qū)域開始摻雜濃度逐漸降低，在深溝 道的側(cè)壁附近，濃度迅速降低。在另一個典型實施例中，每個金屬氧化物半導體場效應管晶 體管單元，在溝道柵極的側(cè)壁以及溝道柵極下方的柵極-底部摻雜區(qū)周圍，還帶有柵極側(cè)
壁摻雜區(qū)，其中柵極側(cè)壁摻雜區(qū)和柵極_底部摻雜區(qū)的導電類型都與半導體襯底中的導電類型相同。在另一個典型實施例中，深溝道在半導體襯底的底面附近，漏極接觸摻雜區(qū)圍繞 在深溝道的底部附近，用于連接漏極電極。在另一個典型實施例中，半導體功率器件還包 括一個底部金屬層，構(gòu)成一個漏極電極，接觸漏極接頭摻雜區(qū)。在另一個典型實施例中，溝 道金屬氧化物場效應管單元的溝道柵極和深溝道，都用外延層填充，并且進一步將外延層 加工成帶有柵極屏蔽摻雜區(qū)的條紋，作為浮動摻雜區(qū)設置在溝道柵極的條紋下方。在另一 個典型實施例中，溝道金屬氧化物場效應管單元的溝道柵極還加工成帶有錯位凸出部的條 紋，朝著用外延層填充的深溝道，交替延伸至溝道柵極的對邊上，以便在延伸的溝道柵極下 面，通過設置在深溝道中的外延層，將柵極屏蔽摻雜區(qū)電連接至晶體管單元的本體區(qū)。
本發(fā)明還提出了一種在半導體襯底上制備半導體功率器件的方法。該方法包括以 下步驟a)制備半導體襯底；b)在半導體襯底上開通多個深溝道，并生長一個外延層填充 深溝道，用頂部外延層覆蓋半導體襯底的頂面，其中外延深溝道中的外延層部分和頂部外 延層是同時生長的單層，其中外延層的導電類型與半導體襯底的導電類型相同；c)在頂部 外延層中形成多個溝道金屬氧化物半導體場效應管單元，通過開通多個溝道柵極，在溝道 柵極下方植入多個柵極屏蔽摻雜區(qū)，以便在電壓擊穿半導體功率器件時屏蔽晶體管單元的 溝道柵極，頂部外延層起本體區(qū)的作用，半導體襯底起漏極區(qū)的作用，通過深溝道中的外延 層部分和半導體襯底中側(cè)向深溝道的襯底部分之間的電荷平衡，獲得超級結(jié)效應。在一個 典型實施例中，本方法還包括通過帶有第一導電類型摻雜物的深溝道側(cè)壁植入，在深溝道 之間的半導體襯底區(qū)中，形成水平濃度梯度，并通過調(diào)整深溝道側(cè)壁植入，改變半導體功率 器件的性能。在另一個典型實施例中，本方法還包括將一種導電類型與半導體襯底相同的 摻雜物，植入到柵極溝道的側(cè)壁和底部。在另一個典型實施例中，制備半導體襯底的工序包 括制備單層半導體襯底，其中開通多個深溝道的工序包括在單層半導體襯底中開通多個深 溝道。在另一個典型實施例中，制備半導體襯底的工序包括制備底部襯底，以及在底部襯底 上生長頂部襯底層，頂部襯底層的導電類型與底部襯底的導電類型相同。在另一個典型實 施例中，本方法還包括在深溝道的底部進行重摻雜，以便在生長外延層之前，形成漏極接觸 區(qū)；研磨襯底背部，露出漏極接觸區(qū)。在另一個典型實施例中，本方法還包括在形成多個溝 道金屬氧化物半導體場效應管單元之前，對外延層的頂面進行部分化學機械拋光，以使其 平滑。


圖1A至圖1B表示通過傳統(tǒng)方法制作的傳統(tǒng)垂直功率器件結(jié)構(gòu)的橫截面視圖；
圖1C-1至圖1C-3表示在沒有與柵極和柵極溝道校準的大塊外延層中形成的浮島 的橫截面視圖； 圖1D表示在連接溝道的柵極溝道下方的摻雜區(qū)的橫截面視圖； 圖2至圖8為對應本發(fā)明的不同實施例，帶有超級結(jié)結(jié)構(gòu)的高壓功率器件的橫截
面視圖； 圖9至圖12表示用于排列溝道屏蔽摻雜區(qū)的各種不同布局結(jié)構(gòu)的俯視圖；
圖13A至圖13N表示本發(fā)明用于制作高壓功率器件的加工工序的橫截面視圖，這 種高壓功率器件類似于圖3所示，帶有超級結(jié)結(jié)構(gòu)以及自校準的溝道屏蔽摻雜區(qū)。
9
具體實施例方式
參見圖2所示金屬氧化物半導體場效應管器件100的橫截面視圖，提出了本發(fā)明 在結(jié)構(gòu)和生產(chǎn)制造方面的新思路。金屬氧化物半導體場效應管器件100的詳細說明將在下 文圖3中介紹。金屬氧化物半導體場效應管器件100位于襯底105上，襯底105中含有一個 N+摻雜底部區(qū)域120，起漏極接觸區(qū)的作用，通過用外延層填充的深溝道130(如下圖3所 示，經(jīng)背部研磨)摻雜。襯底105中還含有一個頂部部分125，深溝道130就形成在頂部部 分125中。例如對于一個n-溝道金屬氧化物半導體場效應管，襯底105為n-型，在深溝道 中的外延層為p-型。金屬氧化物半導體場效應管晶體管單元位于單一薄外延層上，填充外 延立柱溝道130，并覆蓋在P-外延立柱周圍的頂面上，將P-外延填充物填充在立柱溝道中。 頂面上方的薄的P-外延層部分也作為本體區(qū)，圍繞在用柵極多晶硅填充的溝道柵極145周 圍。P-本體區(qū)150還圍繞著位于溝道柵極145周圍的源極區(qū)155。溝道柵極145用柵極氧 化物層140襯墊，用多晶硅填充，并被帶有接觸開口的絕緣層160覆蓋，以便通過源極接觸 金屬連接溝道柵極145之間的源極-本體區(qū)域。溝道柵極145被柵極-屏蔽摻雜區(qū)144屏 蔽，柵極-屏蔽摻雜區(qū)144是在用柵極多晶硅填充溝道之前，通過柵極溝道植入的。因此， 柵極-屏蔽摻雜區(qū)144與溝道柵極145自校準。柵極-屏蔽區(qū)144的導電類型與填充在外 延立柱溝道130中的外延層的導電類型相同。 如圖2所示的器件帶有單一薄外延層，以便形成溝道柵極，其中溝道柵極的溝道 中用柵極多晶硅填充，并通過它形成開口。這種新結(jié)構(gòu)實現(xiàn)了超級結(jié)的性能要求，例如不超 過"約翰遜極限"，擊穿電壓不隨生長在起始襯底上的外延層的厚度變化而變化等。絕對擊 穿電壓的因素是，溝道在半導體襯底中的深度，以及襯底區(qū)之間的外延立柱溝道中的電荷 平衡。外延硅生長的厚度僅僅是在硅襯底中刻蝕的深溝道寬度的函數(shù)。傳統(tǒng)器件必須將外 延層生長為漂流區(qū)，此漂流區(qū)的厚度與所需的擊穿電壓成比例，因此傳統(tǒng)器件并不具備上 述柔性。 圖中所示的結(jié)構(gòu)尺寸靈活可變，并且通過簡便的制造方法就可以生產(chǎn)出這種器 件。例如，要制作一個在約翰遜極限以下、低電阻率、擊穿電壓寬范圍可變(比如200V至 900V)的器件，可以通過生長幾微米的單一外延硅層，刻蝕深度與所需擊穿電壓成比例的 單一溝道刻蝕(> 200V大約10-15微米，> 600V大約40-50微米，> 900V大約70-90微 米)。此外，器件位于外延層130頂部上的晶體管部分的結(jié)構(gòu)，是根據(jù)溝道柵極雙擴散金屬 氧化物半導體器件而來的，其中器件結(jié)構(gòu)自校準，制作方法方便、簡單。本器件的敏感溝道 柵極145部分距離溝道130上方的接縫較遠，這也提高了器件的可靠性，并且省去了不必要 的化學機械拋光過程。 參見圖3，金屬氧化物半導體場效應管器件100的橫截面視圖，依靠新穎設計的思 路以及圖2所示的基本結(jié)構(gòu)，根據(jù)下圖13A至13N所述的工藝制作而成。金屬氧化物半導 體場效應管器件100位于N型襯底上，包括一個N+摻雜底部區(qū)120作為漏極接觸區(qū)，在底部 漏極電極110上方，與其直接接觸。通過含有外延層130的深溝道摻雜漏極接觸區(qū)120。用 一個P-外延層填充每個深溝道，并覆蓋在溝道周圍和溝道上方的頂面上。金屬氧化物半導 體場效應管晶體管單元位于單一薄P-外延層上，單一薄P-外延層填充在外延立柱溝道130 中，并覆蓋在P-外延立柱周圍的頂面上。頂面上方的薄P-外延層由溝道柵極145周圍的 P-本體區(qū)150構(gòu)成，帶有柵極多晶硅的溝道柵極145填充在溝道中，溝道通過頂部外延層130開口。 P-本體區(qū)還包圍著溝道柵極145周圍的源極區(qū)155。用柵極氧化物層160填充 溝道柵極145，并用帶有接頭開口的絕緣層160覆蓋溝道柵極145，以使金屬阻擋層165上 方的源極接觸金屬170接觸溝道柵極145之間的源極-本體區(qū)。p-型柵極屏蔽摻雜區(qū)144 進一步屏蔽溝道柵極145，并在柵極多晶硅填充柵極溝道之前，穿過柵極溝道植入到N-襯 底區(qū)125中。在金屬氧化物半導體場效應管器件發(fā)生電壓擊穿時，柵極屏蔽摻雜區(qū)144保 護敏感的柵極145。 P-外延立柱130周圍的N襯底區(qū)125可以用N-摻雜物通過深溝道130 的側(cè)壁植入，以便獲得水平摻雜濃度梯度，并控制N-立柱電荷。 通過使填充在溝道中P-外延層的電荷在水平方向上平衡，來獲得超級結(jié)效應或 電荷平衡，即沿垂直于垂直金屬氧化物半導體場效應管結(jié)構(gòu)的n-型漂流區(qū)125中的漏極電 流流向，獲得電荷平衡，當金屬氧化物半導體場效應管處于截止狀態(tài)時，漏極電流耗盡。換 言之，填充在溝道中的P-外延層的電量，與N襯底附近的N-漂流區(qū)的電量基本相等，在制 作公差范圍內(nèi)。N-漂流區(qū)中電量的控制和調(diào)節(jié)可以通過摻雜N-襯底，或摻雜N-襯底與植 入在深溝道側(cè)壁中的任何其他N-摻雜離子。對于理想狀況，目標電量是每平方厘米P = N =1E12個原子。在制作過程中，通過植入濃度、植入退火、襯底摻雜濃度、外延摻雜濃度、溝 道深度、寬度和形狀、及其他處理工序的參數(shù)等對電量控制地越靈活，器件結(jié)構(gòu)越優(yōu)化，便 于調(diào)諧獲得給定擊穿電壓下的較低電阻率。 金屬氧化物半導體場效應管晶體管單元還包括沿柵極側(cè)壁的N型摻雜植入?yún)^(qū) 135-S，以及柵極溝道底部下面的N型摻雜植入?yún)^(qū)135-B。圍繞在柵極145周圍的側(cè)壁和底 部摻雜植入?yún)^(qū)，可以用于消除金屬氧化物半導體場效應管器件溝道，對于溝道深度和P-外 延摻雜濃度的敏感性。這種新型結(jié)構(gòu)的實施例是考慮到，要在P-外延層里形成高性能的 金屬氧化物半導體場效應管結(jié)構(gòu)的基礎上提出來的。外延層同最小的或沒有背部刻蝕的 P-外延層一同生長。 一個金屬氧化物半導體場效應管要工作，必須使源極的導電類型與漏 極一致，與本體相反，并有一個聚積區(qū)將溝道連接到漏極上。實現(xiàn)了溝道柵極垂直金屬氧化 物半導體場效應管結(jié)構(gòu)后，源極位于頂部，溝道沿柵極溝道的側(cè)壁，形成在源極下方本體區(qū) 中。聚積區(qū)必須形成在本體區(qū)和漏極之間。對于本發(fā)明所述的新型的高壓器件，當生長在 N襯底的頂部水平表面上的P-外延很厚時，很難形成高性能的垂直溝道柵極金屬氧化物半 導體場效應管。如果P-外延層很厚，柵極溝道為了穿過N-漂流漏極區(qū)，就必須很深。深溝 道與厚的p本體區(qū)相結(jié)合，會使溝道變長、溝道電阻增高，最終導致垂直雙擴散金屬氧化物 半導體結(jié)構(gòu)的性能降低。因此，在本發(fā)明的實施例中，遇到P-外延層的情況時，要在柵極溝 道側(cè)壁和底部植入額外的摻雜物，使柵極溝道的厚度比一般0. 8至1. 5微米范圍內(nèi)的典型 的柵極溝道厚度，厚1至3微米。這些額外的摻雜植入物是為了補償柵極溝道附近的聚積 區(qū)和漏極區(qū)中的P-外延區(qū)，以便獲得高性能的、短溝道的垂直溝道雙擴散金屬氧化物半導 體器件。因此，在加工金屬氧化物半導體場效應管器件之前，在柵極溝道中植入額外的傾斜 和非傾斜植入物，會使高性能的溝道柵極金屬氧化物半導體場效應管器件，不再依賴于這 些區(qū)域中的P-外延層厚度和摻雜濃度。在柵極溝道底部的n-型摻雜植入物135-B也可以 用來保護柵極屏蔽區(qū)144不與柵極溝道145接觸。 應注意的是，圖3中的實施例表示一個穿過P-外延層的柵極溝道，以及額外的 N-型植入物135-S、135-B，可以用于優(yōu)化金屬氧化物半導體場效應管的性能，而無需完全 補償P-摻雜區(qū)，即在柵極溝道側(cè)壁上的P-外延層。植入物最好是磷和砷或銻。能量應在50KeV至200KeV范圍內(nèi)。與底部植入物之間的傾斜角應為零度，與側(cè)壁植入物之間的傾斜角為+/_5至15度。植入劑量應在1E11至1E13范圍內(nèi)。額外的P-型本體植入物可用于形成本體區(qū)150，并使溝道區(qū)保持在沿溝道柵極145側(cè)壁的方向上。 圖4是一個橫截面視圖，表示一種類似于圖3所示的金屬氧化物半導體場效應管器件的一個可選實施例，不同之處在于N-襯底區(qū)125'的側(cè)壁沒有植入N摻雜物，以便通過制作過程實現(xiàn)電荷控制功能。由于假設初始N-襯底的摻雜濃度足夠大，以便與深溝道中生長的P型外延層達到電荷平衡，因此本實施例并不需要將額外的N-摻雜區(qū)，引入到深溝道的側(cè)壁中。當摻雜濃度的實際值可以達到所需的電荷平衡，即達到N電荷的絕對值二P電荷=1E12個粒子/cm2時，初始N-襯底的摻雜濃度就足夠了。當在所需的公差限制范圍內(nèi)，襯底濃度可以實現(xiàn)電荷平衡時(例如，當出現(xiàn)N-襯底的摻雜濃度充足的情況的重復性大于+/-10%時)，就不一定必須靠摻雜植入物來實現(xiàn)電荷控制。 圖5是一個橫截面視圖，表示一種類似于圖3所示的金屬氧化物半導體場效應管器件的一個可選實施例，不同之處在于金屬氧化物半導體場效應管器件并不包含側(cè)壁，以及圖3所示的溝道底部摻雜植入?yún)^(qū)135-B和135-S。當溝道柵極145的深度較大，并在外延層130下方延伸進襯底區(qū)125時，就不再需要使用溝道側(cè)壁和溝道底部摻雜植入?yún)^(qū)，來消除溝道對溝道柵極深度的敏感性。 圖6是一個橫截面視圖，表示一種類似于圖3所示的金屬氧化物半導體場效應管器件的一個可選實施例，不同之處在于金屬氧化物半導體場效應管器件的溝道柵極的深度較淺，小于外延層的深度。金屬氧化物半導體場效應管器件包括一個柵極溝道側(cè)壁和柵極溝道底部摻雜植入?yún)^(qū)135-S和135-B，分別用于補償P-外延層130，并確保器件具有適當?shù)木鄯e區(qū)和溝道區(qū)。本實施例是基于以下結(jié)構(gòu)，金屬氧化物半導體場效應管器件具有厚P-外延層或淺柵極溝道，或兼而有之。柵極溝道并沒有到達N漏極區(qū)。為了確保晶體管正常、高效的工作，柵極溝道中較低的部分必須作為N摻雜區(qū)135-B進行摻雜，以便將沿柵極溝道的側(cè)壁，在本體區(qū)中形成的有源溝道，與漏極相連接。 傳統(tǒng)晶片都具有重摻雜的襯底，以及輕摻雜的頂層。然而由一個普通晶片制成的如圖2-圖6所示的器件，一開始卻并沒有外延層。這雖然可以節(jié)省一大筆晶片成本，但卻多出了通過深溝道和背部研磨晶片，進行底部摻雜的額外工序。另外，圖7-圖8所示的器件使用一個帶有重摻雜N+底部襯底121的傳統(tǒng)晶片，以及生長在N+底部襯底121上方的次重摻雜N-型頂部襯底層126。在一個傳統(tǒng)晶片中，這種N-型頂部襯底層126通常被認為是一個外延層，在本專利中，為了避免產(chǎn)生混淆，將其稱為頂部襯底層。圖7是一個橫截面視圖，表示一種類似于圖3所示的金屬氧化物半導體場效應管器件的一個可選實施例，不同之處在于用外延層填充的深溝道130現(xiàn)在位于頂部襯底層126中，并延伸到重摻雜的底部襯底區(qū)121。不再需要，通過一個獨立的摻雜植入過程形成如圖3所示的獨立漏極接觸區(qū)120。相反，在本實施例中，一個重摻雜N+底部襯底區(qū)121用作漏極接頭，還有一個N-型頂部襯底層126生長在N+底部襯底區(qū)121的頂部。與傳統(tǒng)晶片相比，為了節(jié)省成本，頂部襯底區(qū)的厚度一般較小。本實施例并不一定要求進行背部研磨。金屬漏極電極110可以形成在重摻雜底部襯底區(qū)121下方。 在深溝道底部的漏極接觸摻雜植入過程可省略，因此非常顯著地簡化了制作過程。
12
圖8是一個橫截面視圖，表示一種類似于圖7所示的金屬氧化物半導體場效應管器件的一個可選實施例，不同之處在用P-外延層填充的深溝道130的厚度小于N+底部襯底121。 圖9表示本發(fā)明半導體功率器件的條形結(jié)構(gòu)的俯視圖。隨外延層130 —同生長的外延深溝道形成一個條形結(jié)構(gòu)。外延深溝道130的輪廓用點劃線表示。晶體管單元所包含的溝道柵極145也形成一個線性條形結(jié)構(gòu)，溝道柵極145由源極區(qū)155周圍的柵極氧化物層140填充，并被本體區(qū)150包圍。自校準的柵極屏蔽摻雜區(qū)(圖中沒有明確指出)也作為浮動條紋，形成在溝道柵極145下方。 圖10表示另一種不同的晶體管單元結(jié)構(gòu)的可選實施例。柵極屏蔽P摻雜區(qū)144應通過將溝道柵極145作為十字溝道柵極，延伸至如圖IO所示的晶體管單元的某部分中P-立柱130區(qū)，連接在本體區(qū)150下方的P-摻雜外延立柱130上，而不是在溝道柵極145下方將柵極屏蔽摻雜區(qū)144加工成浮動區(qū)域。圖11為一種類似的實施例，不同之處在于延伸的溝道柵極145帶有錯位凸出部145-TB，以降低漏-源導通電阻Rdson，改善器件的可制造性(在填充十字形柵極溝道時，可能會出現(xiàn)空洞問題)。圖12表示與圖ll相同的結(jié)構(gòu)，解釋說明柵極屏蔽摻雜區(qū)凸出部144-TB如何在柵極溝道145下方進行自校準，以及如何通過擴散接觸P-摻雜立柱150。在主柵極條紋145下方，和垂直于主柵極條紋的柵極凸出部145-TB下方，植入柵極屏蔽摻雜區(qū)144。通過插入柵極屏蔽摻雜區(qū)凸出部144-TB和p-外延立柱130之間的接觸區(qū)，P-屏蔽摻雜區(qū)144電接觸到p-本體150區(qū)。錯位結(jié)構(gòu)降低了對溝道寬度的影響。只要電流流經(jīng)溝道柵極凸出部145-TB的另一側(cè)，錯位凸出部還可以獲得更好的分布電流。 參見圖13A至圖13N的一系列側(cè)面橫截面視圖，用來說明如圖3所示的電荷平衡的半導體功率器件的制作步驟。圖13A表示初始硅襯底包括一個阻抗約為10ohm/cm N襯底205。襯底205最初并沒有外延層。設置或熱生長厚度約為O. 1至1.5微米的一層硬掩膜氧化層212。然后用臨界尺寸在1至5微米范圍內(nèi)的溝道掩膜(圖中沒有表示出)，進行氧化物刻蝕，開通多個溝道刻蝕窗，然后除去光致抗蝕劑。使用硅刻蝕，對于工作電壓約為650伏的器件，要開通深度約為40至50微米的深溝道214。根據(jù)刻蝕器的類型和刻蝕化學反應，光致抗蝕劑掩膜也可以用于形成刻蝕圖案并開通溝道，而無需使用如圖所示的硬掩膜氧化層212。溝道開口可以在1至5微米范圍內(nèi)，但大多數(shù)器件應用中都采用3微米比較合適(溝道開口由之前提到的溝道掩膜決定)。然后進行晶片清洗。在圖13B中，通過氧化物設置或熱生長工藝，形成一個正形投影的氧化層215。如果在底部表面上的氧化層較厚，那么就采用可選的反應離子刻蝕的各向異性刻蝕，從溝道底部表面上清除氧化物。如果沒有采用可選的反應離子刻蝕工藝，那么氧化層215的厚度就在0. 015至0. 1微米之間，如果采用了可選的反應離子刻蝕工藝，那么氧化層215的厚度就在0.0151至0.4微米之間。為了在深溝道214下方直接形成漏極接觸區(qū)220，要進行漏極接觸植入，就是在沿相對于溝道側(cè)壁零傾斜角的方向植入N+離子，即垂直植入，植入劑量大于1E15。用磷或砷等N-型離子，植入漏極接觸區(qū)220。氧化層215沿側(cè)壁方向，保護側(cè)壁不受高劑量的漏極接觸植入物的影響。 在圖13C中，用磷等N-型離子植入溝道側(cè)壁，以便設置N區(qū)中的摻雜濃度。根據(jù)溝道深度，傾斜著旋轉(zhuǎn)植入，植入劑量為5E11至2E13、傾斜角為5至15度，以便在溝道中形成N區(qū)225。在圖13D中，在很低的氧氣和/或氮氣環(huán)境下，1050至1200攝氏度高溫退火30至60分鐘，可以使N+漏極接觸區(qū)220擴散，側(cè)壁植入N-區(qū)225水平擴散。N-區(qū)225形成水平N-型濃度梯度，濃度在深溝道側(cè)壁附近最大。為了獲得電荷平衡(超級結(jié)效應)，連同(將要生長的)P-外延層230，可以通過側(cè)壁植入，調(diào)節(jié)襯底205中深溝道旁邊的區(qū)域的N-型濃度。也可選擇對于側(cè)壁植入，最初用所需的N-型濃度形成襯底205，以獲得超級結(jié)效應。在圖13E中，刻蝕除去氧化層212和215，并生長一個P-外延層230，其中P摻雜濃度為1E15至1E16甚至更高。P-外延層230的厚度足夠填充溝道214。溝道214寬約3微米，在N-區(qū)225頂部上方的外延層230的厚度約為1.5至2.0微米。在圖13F中，厚度約為0. 5至1. 5微米的氧化層作為硬掩膜層228設置，利用柵極溝道掩膜(圖中沒有表示出)，刻蝕硬掩膜氧化層228，然后除去光致抗蝕劑。柵極溝道的寬度一般在0. 4至1. 5微米的范圍內(nèi)。利用硅刻蝕的方法通過P-外延層230，刻蝕溝道柵極開口 232，溝道深度約為1至2. 5微米，可能會穿過P-外延層230，進入設置在溝道212中的外延立柱230之間的N-摻雜區(qū)225。晶片清洗，隨后還可進行圓孔刻蝕，以便使柵極溝道結(jié)構(gòu)更加平滑，然后清洗下一個晶片。 在圖13G中，除去氧化硬掩膜228，然后設置一個薄屏幕層234，覆蓋柵極溝道232的側(cè)壁以及底面。深P-型植入硼離子(Bll)，能量在200至600KeV之間，劑量在1E12至1E13之間，零傾斜角植入，以便在N-摻雜立柱225中的柵極溝道232下方，形成柵極屏蔽P-摻雜區(qū)244。在圖13H中，可以選擇N-型柵極溝道側(cè)壁植入，傾斜角(植入角)在+/_5至7度之間，用于補償P-外延層230，如果柵極溝道232太淺的話，就用零傾斜角的n-型柵極溝道底部植入，補償P-外延層230，或者確保柵極屏蔽P-摻雜區(qū)244沒有接觸柵極溝道232。植入物進入柵極溝道側(cè)壁和底面，分別形成側(cè)壁和底面摻雜區(qū)235-S和235-B，消除金屬氧化物半導體場效應管器件的溝道對于溝道柵極深度以及P-外延層230的摻雜濃度/厚度的敏感性。在圖131中，除去屏幕氧化層234，生長一個厚度在0. 01至0. 1微米之間的柵極氧化層240，具體厚度取決于器件的額定電壓。在柵極溝道232中設置柵極多晶硅層245。柵極多晶硅層245最好是用原位N+摻雜的方法；如果沒有使用原位摻雜，那么就通過離子植入或擴散摻雜多晶硅層245。從溝道柵極245周圍的頂面開始，對柵極多晶硅層245進行背部刻蝕。 在圖13J中，可以使用本體掩膜(圖中沒有表示出)，本體植入劑量在3E12至1E14之間的硼，然后在1000至1500攝氏度下進行本體驅(qū)動，在溝道柵極245周圍的外延層230中，形成P-本體區(qū)250。本體植入可以和本體區(qū)之間形成良好的接觸，還可以確保金屬氧化物半導體場效應管溝道區(qū)始終位于柵極側(cè)壁植入235-S上方。圖13K表示進行源極摻雜植入。源極植入掩膜(圖中沒有表示出)可以用于保護此位置形成P-本體接觸。用砷離子等源極摻雜離子在能量約為70KeV、劑量約為4E15、零度傾斜角時進行源極植入，然后在800至950攝氏度下，進行源極退火操作，以便擴散源極區(qū)255。在圖13L中，通過低溫氧化物設置(LTO)形成的介質(zhì)層260和含有硼酸的硅玻璃(BPSG)層260形成在頂面上，然后進行含有硼酸的硅玻璃流水作業(yè)。使用接觸掩膜(圖中沒有表示出)，進行氧化刻蝕，通過含有硼酸的硅玻璃層260刻蝕出接觸開口 。 P+本體接觸植入是可選的，然后在本體接觸植入后回流。在圖13M中，設置勢壘金屬，覆蓋在帶有勢壘金屬層265的頂面，然后設置厚金屬，形成源極金屬層270。金屬掩膜(圖中沒有表示出)用于刻蝕源極金屬260和柵極金屬(圖中沒有表示出)并形成圖案。設置介質(zhì)層使器件表面鈍化，鈍化層的圖案用于形成結(jié)合區(qū)開口 (圖中沒有表示出)，整個過程就完成了，并且完成了最終的合鑄。為了簡便，這些標準的制作過程就不在此詳述了。在圖13N中，通過背部研磨，從襯底底面，除去襯底205的低摻雜部分，然后形成背部金屬層210，以便當摻雜濃度較高時，接觸漏極區(qū)220。可以通過在晶片背面直接設置TiNiAg層形成背部金屬層210。背部研磨過程的厚度控制可達幾微米甚至是1微米，能夠進行可靠的背部接觸，形成漏極電極層210，以便接觸N+漏極接觸區(qū)220。
盡管本發(fā)明已經(jīng)提出了現(xiàn)有的較佳實施例，但這些公開內(nèi)容并不應成為局限。本領域的技術(shù)人員，閱讀上述說明之后，必定可以掌握其他各種變化和修正。例如，盡管上述實施例使用的是n-溝道器件，但是通過改變半導體區(qū)域的導電類型，就可以將本發(fā)明應用于p-溝道器件。因此，所附的權(quán)利要求書涵蓋的全部變化和修正都屬于本發(fā)明的保護范圍和真實意圖。 盡管本發(fā)明的內(nèi)容已經(jīng)通過上述優(yōu)選實施例作了詳細介紹，但應當認識到上述的描述不應被認為是對本發(fā)明的限制。在本領域技術(shù)人員閱讀了上述內(nèi)容后，對于本發(fā)明的多種修改和替代都將是顯而易見的。因此，本發(fā)明的保護范圍應由所附的權(quán)利要求來限定。
權(quán)利要求
一種半導體功率器件，其特征在于，包括一個含有多個深溝道的半導體襯底；一個填充在所述的深溝道中的外延層，此外延層包括一個同時生長的頂部外延層，覆蓋所述深溝道頂面上的區(qū)域，以及所述的半導體襯底，其中外延層的導電類型與半導體襯底相反；多個溝道金屬氧化物半導體場效應管單元，設置在所述的頂部外延層中，頂部外延層作為本體區(qū)，半導體襯底作為漏極區(qū)，通過深溝道中的外延層和旁邊的半導體襯底中的區(qū)域之間的電荷平衡，獲得超級結(jié)效應；以及每個所述的多個溝道金屬氧化物半導體場效應管單元還包括一個溝道柵極和一個設置在其下方并與每個溝道金屬氧化物半導體場效應管單元的溝道柵極基本校準的柵極屏蔽摻雜區(qū)，以便在電壓擊穿時，屏蔽溝道柵極，其中柵極屏蔽摻雜區(qū)的導電類型與襯底相反。
2. 如權(quán)利要求l所述的半導體功率器件，其特征在于，所述柵極屏蔽摻雜區(qū)設置在距溝道柵極的底面一定距離的地方，并不接觸所述的溝道 柵極。
3. 如權(quán)利要求1所述的半導體功率器件，其特征在于，還包括所述設置在每個溝道柵極下方，用導電類型與襯底相同的摻雜物植入的柵極底部摻雜 區(qū)，其位于柵極屏蔽摻雜區(qū)上方。
4. 如權(quán)利要求l所述的半導體功率器件，其特征在于， 所述溝道柵極位于頂部外延層內(nèi)，深溝道之間。
5. 如權(quán)利要求l所述的半導體功率器件，其特征在于，每個所述的溝道金屬氧化物半導體場效應管單元的所述的溝道柵極，都延伸穿入所述 的頂部外延層，柵極溝道的深度小于或等于所述的頂部外延層的厚度。
6. 如權(quán)利要求l所述的半導體功率器件，其特征在于，所述每個溝道柵極都延伸并穿透所述的頂部外延層，進入所述的半導體襯底的頂部。
7. 如權(quán)利要求l所述的半導體功率器件，其特征在于，所述的溝道柵極還包括圍繞所述的溝道柵極側(cè)壁的柵極側(cè)壁摻雜區(qū)，以及在所述的溝 道柵極下方的柵極底部摻雜區(qū)，其中柵極側(cè)壁摻雜區(qū)和柵極底部摻雜區(qū)的導電類型與半導 體襯底的導電類型相同。
8. 如權(quán)利要求l所述的半導體功率器件，其特征在于，所述的半導體襯底還包括圍繞所述的深溝道的區(qū)域，其有一水平摻雜濃度梯度，濃度 從深溝道側(cè)壁緊鄰的區(qū)域開始逐漸減小。
9. 如權(quán)利要求2所述的半導體功率器件，其特征在于，每個所述的金屬氧化物半導體場效應晶體管單元還包括圍繞所述的溝道柵極側(cè)壁的 柵極側(cè)壁摻雜區(qū)，以及在所述的溝道柵極下方的柵極底部摻雜區(qū)，其中柵極側(cè)壁摻雜區(qū)和 柵極底部摻雜區(qū)的導電類型與半導體襯底的導電類型相同。
10. 如權(quán)利要求1所述的半導體功率器件，其特征在于，還包括 圍繞所述的深溝道的底部位于所述的半導體襯底的底面附近的一個漏極接觸摻雜區(qū)。
11. 如權(quán)利要求1所述的半導體功率器件，其特征在于，所述柵極屏蔽摻雜區(qū)構(gòu)成了浮島。
12. 如權(quán)利要求1所述的半導體功率器件，其特征在于，所述柵極屏蔽摻雜區(qū)電連接到金屬氧化物半導體場效應管單元的本體區(qū)上。
13. 如權(quán)利要求1所述的半導體功率器件，其特征在于，所述的溝道金屬氧化物半導體場效應管單元的所述的溝道柵極，以及用所述的外延層 填充的所述的深溝道，組成條紋的形式，所述的柵極屏蔽摻雜區(qū)設置在所述的溝道柵極的 條紋下方，作為浮動摻雜區(qū)。
14. 如權(quán)利要求1所述的半導體功率器件，其特征在于，所述的溝道金屬氧化物半導體場效應管單元的所述的溝道柵極，組成帶有凸出部的條 紋的形式，所述的凸出部朝著用所述的外延層填充的所述的深溝道方向延伸，以便將凸出 部溝道柵極下方的所述的柵極屏蔽摻雜區(qū)，通過填充在所述的深溝道中的所述的外延層， 電連接到所述的晶體管元的本體區(qū)上。
15. 如權(quán)利要求1所述的半導體功率器件，其特征在于，所述的溝道金屬氧化物半導體場效應管單元的所述的溝道柵極，還以帶錯位凸出部的 條紋的形式，所述的錯位凸出部在所述的溝道柵極的對邊上，交替朝著用所述的外延層填 充的所述的深溝道延伸，以便將溝道柵極凸出部下方的所述的柵極屏蔽摻雜區(qū)，通過填充 在所述深溝道中的所述外延層，電連接至所述的晶體管單元的本體區(qū)。
16. 如權(quán)利要求1所述的半導體功率器件，其特征在于，所述半導體襯底還包括一個重摻雜的底部襯底和一個生長在底部襯底上方的輕摻雜 的頂部襯底，其中深溝道主要形成在頂部襯底中。
17. 如權(quán)利要求12所述的半導體功率器件，其特征在于， 所述深溝道延伸至底部襯底。
18. 如權(quán)利要求12所述的半導體功率器件，其特征在于， 所述深溝道延伸進所述的襯底的頂部，但并沒有觸及所述襯底的底部。
19. 一種半導體功率器件，其特征在于，包括 一個包含深溝道的半導體襯底；一個填充深溝道并覆蓋在半導體襯底頂面的單一外延層；以及多個形成在半導體表面 上方的外延層頂部中的溝道金屬氧化物半導體場效應管單元，其中深溝道旁邊的一部分半 導體襯底，擔負著溝道金屬氧化物半導體場效應管單元的漂流層的作用，并且其中所述的 溝道金屬氧化物半導體場效應管單元的溝道柵極，形成在深溝道之間的漂流區(qū)上方的一部 分外延層中，并通過漂流區(qū)和深溝道中的外延層部分之間的電荷平衡，使半導體功率器件 獲得超級結(jié)效應；以及一個柵極屏蔽摻雜區(qū)，設置在每個溝道柵極下方，并與每個溝道柵極基本校準，用于當 每個溝道金屬氧化物半導體場效應管單元發(fā)生電壓擊穿時，屏蔽溝道柵極。
20. 如權(quán)利要求19所述的半導體功率器件，其特征在于，所述柵極屏蔽摻雜區(qū)設置在距溝道柵極的底面有一定距離的位置上，并沒有接觸所述 的溝道柵極。
21. —種在半導體襯底上形成半導體功率器件的方法，其特征在于，包括 制備一個半導體襯底；在半導體襯底中開通數(shù)個深溝道，生長一個頂部外延層，用它填充所述的深溝道，覆蓋 所述半導體襯底的頂面，其中深溝道中的一部分外延層和所述的頂部外延層，都作為單層 同時生長，其中外延層的導電類型與半導體襯底的導電類型相反；以及在所述的頂部外延層中，通過開通多個柵極溝道，并在所述的柵極溝道下方植入多個 柵極屏蔽摻雜區(qū)，形成多個溝道金屬氧化物半導體場效應管單元，以便當所述的半導體功 率器件發(fā)生電壓擊穿時，屏蔽所述的晶體管單元的溝道柵極，頂部外延層擔負本體區(qū)的作 用，半導體襯底擔負漏極區(qū)的作用，其中通過深溝道中的一部分外延層和深溝道旁邊的一 部分半導體襯底之間達到電荷平衡，獲得超級結(jié)效應。
22. 如權(quán)利要求21所述的在半導體襯底上形成半導體功率器件的方法，其特征在于， 還包括通過深溝道的側(cè)壁，植入帶有第一導電類型的摻雜物，以便在所述的半導體襯底中所 述的深溝道之間的區(qū)域中形成水平濃度梯度，并通過調(diào)整深溝道側(cè)壁植入，調(diào)節(jié)所述的半 導體功率器件的所述的器件性能。
23. 如權(quán)利要求21所述的在半導體襯底上形成半導體功率器件的方法，其特征在于， 所述的在所述的柵極溝道下方，植入多個柵極屏蔽摻雜區(qū)的步驟，還包括在距所述的柵極溝道底面下方一定距離處，植入所述的多個柵極屏蔽摻雜區(qū)，其中所述的柵極屏蔽摻 雜區(qū)并沒有接觸所述的溝道柵極。
24. 如權(quán)利要求21所述的在半導體襯底上形成半導體功率器件的方法，其特征在于， 還包括通過柵極溝道的底部，植入和襯底導電類型相同的摻雜區(qū)。
25. 如權(quán)利要求21所述的在半導體襯底上形成半導體功率器件的方法，其特征在于， 還包括將和襯底導電類型相同的摻雜物植入到柵極溝道的側(cè)壁和底部。
26. 如權(quán)利要求21所述的在半導體襯底上形成半導體功率器件的方法，其特征在于，還包括所述的制備一個半導體襯底的步驟包括制備一個單層半導體襯底，并且其中所述的開 通多個深溝道的步驟包括在單層半導體襯底中開通多個深溝道。
27. 如權(quán)利要求21所述的在半導體襯底上形成半導體功率器件的方法，其特征在于，還包括所述的制備一個半導體襯底的步驟還包括制備一個重摻雜的底部襯底，并在底部襯底 上方生長一個頂部襯底層，其中頂部襯底層的導電類型與底部襯底相同。
28. 如權(quán)利要求26所述的在半導體襯底上形成半導體功率器件的方法，其特征在于，還包括對深溝道底部進行重摻雜，是為了在生長所述的外延層之前，形成漏極接觸區(qū)；并且 對襯底進行背部研磨，使漏極接觸區(qū)裸露出來。
29. 如權(quán)利要求21所述的在半導體襯底上形成半導體功率器件的方法，其特征在于， 還包括在形成所述的多個溝道金屬氧化物半導體場效應管單元的步驟之前，對外延層的頂面 進行部分化學機械拋光，以使頂面平滑。
全文摘要
本發(fā)明提出了一種設置在含有多個深溝道的半導體襯底上的半導體功率器件，外延層填充在所述的深溝道中，同時生長的一個頂部外延層，覆蓋在半導體襯底上方所述的深溝道頂面上。設置在所述的頂部外延層中的多個溝道金屬氧化物半導體場效應管單元，頂部外延層作為本體區(qū)，半導體襯底作為漏極區(qū)，通過深溝道中的外延層和水平方向上緊鄰深溝道的半導體襯底區(qū)之間的電荷平衡，獲得超級結(jié)效應。每個溝道金屬氧化物半導體場效應管單元還包括一個溝道柵極和一個柵極屏蔽摻雜區(qū)，設置在每個溝道金屬氧化物半導體場效應管單元的每個溝道柵極下方，并與每個溝道柵極基本校準，以便在電壓擊穿時，屏蔽溝道柵極。
文檔編號H01L27/088GK101783346SQ201010104750
公開日2010年7月21日 申請日期2010年1月19日 優(yōu)先權(quán)日2009年1月21日
發(fā)明者弗蘭茨娃·赫爾伯特 申請人:萬國半導體有限公司