專利名稱：使用非矩形溝道來提升晶體管的性能的制作方法
使用非矩形溝道來提升晶體管的性能
背景技術(shù)：
隨著半導(dǎo)體制造工藝持續(xù)縮小，演進的光刻設(shè)備、光學(xué)鄰近校正方法和不斷增多的限制性設(shè)計規(guī)則通常在維持期望的晶體管形狀并且尤其是在維持期望的尺寸方面表現(xiàn)良好。然而，持續(xù)的版圖(layout)縮放與諸如線邊緣粗糙之類的不期望效應(yīng)相結(jié)合帶來了與針對45nm之下技術(shù)節(jié)點的晶體管性能變化性有關(guān)的、日益令人煩擾的若干問題。具體地，在將具有不同溝道寬度的若干晶體管彼此緊挨布置時，有源層中的邊緣變得越來越曲線化，并且隨著柵極長度逼近30nm之下以及溝道寬度逼近IOOnm之下，線邊緣粗糙不再跨溝道平均分布。相反地，線邊緣粗糙除光學(xué)鄰近效應(yīng)和蝕刻偏差效應(yīng)之外還影響有源層彎曲。圖IA圖示了典型的集成電路版圖部分，在該部分中，具有不同溝道寬度的三個晶體管共享共同的擴散版圖形狀110。三個晶體管可由分別代表晶體管T112、T114和T116的多晶硅柵極形狀112、114和116標識。在附圖上，從左到右，晶體管Τ112具有最大寬度，晶體管Τ114較窄，并且晶體管Τ116最窄。為了限定溝道寬度，擴散版圖形狀110的一個縱向邊(在附圖中的上部邊118)在正好在柵極形狀112左邊的縱向位置120處向內(nèi)(在附圖中向下)凹陷，并且在正好在柵極形狀116左邊的縱向位置122處再次向內(nèi)(在附圖中向下)凹陷。擴散版圖形狀110的另一縱向邊(在附圖中的下部邊124)在正好在柵極形狀 114左邊的縱向位置126處向內(nèi)(在附圖中向上)凹陷。通常在靠近較窄晶體管溝道的縱向位置處進行凹陷，從而使得流經(jīng)較寬晶體管溝道的電流最大化。在擴散版圖形狀110中， 凹陷120、122和126分別導(dǎo)致位于靠近柵極形狀縱向位置處的內(nèi)拐角1觀、130和132。圖2圖示了可能使用現(xiàn)有技術(shù)的193nm步進機印刷的集成電路上的特征，以及使用圖IA中的形狀生成的投影式掩膜(mask)組?？梢钥闯?，版圖形狀中所有的矩形拐角由于衍射效應(yīng)而圓化。已在圖2的示意圖上繪制的3個圓圖示了有源/擴散層的圓化半徑在 60nm左右。不能通過光學(xué)鄰近校正(OPC)技術(shù)顯著地減小半徑。此外，可以看出，由于緊密的多晶硅間距，圓化拐角1觀、130和132延伸進入到晶體管溝道中，并且破壞了預(yù)期的矩形溝道形狀。圓化拐角的基本原因是需要使晶體管具有可以通過有源/擴散層中的凹陷實現(xiàn)的不同溝道寬度以及193nm光刻不能將這樣的凹陷擠入到兩個多晶硅柵極之間。隨著多晶硅到多晶硅距離隨著每個技術(shù)節(jié)點以0. 7x縮小，可以預(yù)期這個問題將變得更加嚴重。典型的多晶硅到多晶硅距離預(yù)期為針對32nm節(jié)點為95nm，并且在22nm節(jié)點下為65nm。這兩個距離都小于兩個拐角圓化半徑，這使得以下情況一定會發(fā)生，即，當晶體管制造工藝縮小到這些節(jié)點時，溝道形狀將是非矩形的。到現(xiàn)在為止，仍然不清楚這樣的溝道形狀將會如何影響晶體管性能參數(shù)，以及因此如何影響電路性能和可靠性。

發(fā)明內(nèi)容
大致來說，本發(fā)明包括用于集成電路的版圖和投影式掩膜，在該集成電路中，晶體管的擴散形狀包括在一個或者兩個橫向相對的邊上橫向延伸的凹陷，該凹陷具有內(nèi)拐角和外拐角，兩個拐角中的至少一個相對于柵極導(dǎo)體縱向地定位，從而使得在將擴散形狀光刻印刷到集成電路上期間，拐角將圓化并且至少部分延伸進入溝道區(qū)域中。本發(fā)明還包括以下的一些方面用于引入這種凹陷的系統(tǒng)和方法，以及具有非矩形溝道區(qū)域的集成電路器件，該溝道區(qū)域在其與源極區(qū)域相交處比在柵極之下的一些其他縱向位置處寬。為了提供本發(fā)明某些方面的基本理解而提供了以上內(nèi)容。該內(nèi)容并不旨在標識本發(fā)明的重要或者關(guān)鍵元素，也并不旨在描繪本發(fā)明的范圍。其唯一的目的在于以簡單的形式給出本發(fā)明的一些概念，以作為稍后將給出的更詳細描述的序言。在權(quán)利要求、說明書和附圖中描述了本發(fā)明的特定方面。


圖IA圖示了電路設(shè)計的版圖區(qū)域的平面圖。圖IB圖示了在圖IA中示出的直線A-A’處截取的、從圖IA的版圖區(qū)域獲得的集成電路的一部分的截面圖。圖2圖示了從圖IA的版圖區(qū)域產(chǎn)生的集成電路的一部分的平面圖。圖3示出了并入了本發(fā)明一些方面的示例性數(shù)字集成電路設(shè)計流程的簡化表示。圖4是圖示了與本文討論的一些實施例有關(guān)的設(shè)計流程的一些方面的流程圖。圖5是圖4中用于對電路進行布圖的步驟的流程圖細節(jié)。圖5A是用于對庫單元進行布圖的設(shè)計過程的流程圖。圖6A、圖7A、圖8A和圖9A圖示了在版圖文件中表示的相應(yīng)集成電路版圖的部分。圖6B、圖7B、圖8B和圖9B分別圖示了在版圖文件或者在光刻投影式掩膜組中表示的、在根據(jù)本發(fā)明的一些方面修改之后與圖6A、7A、圖8A和圖9A對應(yīng)的集成電路版圖的部分。圖6C、圖7C、圖8C和圖9C分別圖示了使用圖6B、圖7B、圖8B和圖9B的版圖部分制造的集成電路器件的部分。圖8D是在圖8A和圖8B中布圖的電路的電路符號。圖8E是在圖8A和圖8B中布圖的電路的晶體管級電路圖。圖10A、圖IlA和圖12A圖示了在版圖文件或者光刻投影式掩膜組中表示的、在根據(jù)本發(fā)明的一些方面修改之后與圖6A對應(yīng)的集成電路版圖的部分。圖10B、圖IlB和圖12B分別圖示了使用圖10A、圖IlA和圖12A的版圖部分制造的集成電路器件的部分。圖13是圖4中用于對版圖進行修訂以改善Ioff電流的步驟的流程圖細節(jié)。圖14是可以用來實現(xiàn)并入本發(fā)明的一些方面的軟件的計算機系統(tǒng)的簡化方框圖。
具體實施例方式給出以下描述是為了使本領(lǐng)域技術(shù)人員能夠?qū)崿F(xiàn)和利用本發(fā)明，并且該描述是在特定的應(yīng)用及其要求的上下文中提供的。本領(lǐng)域技術(shù)人員將容易清楚對公開的實施例的各種修改，并且本文限定的一般原理可以適用于其它實施例和應(yīng)用而不脫離本發(fā)明的精神實質(zhì)和范圍。因此，本意并非使本發(fā)明限于所示實施例，而是將本發(fā)明賦予與本文公開的原理和特征一致的最廣范圍。^JL為了最好地描述本發(fā)明的實施例，將參考對圖IA中示出的示例性版圖部分。圖IA 圖示了版圖區(qū)域的平面圖，并且圖IB圖示了在圖IA中示出的直線A-A’處截取的、從圖IA 的版圖區(qū)域獲得的集成電路的一部分的截面圖。在本文中圖IA和圖IB有時統(tǒng)稱為圖1。 如先前指出的，圖1的版圖區(qū)域包括三個晶體管T112、T114和Τ116。參照晶體管112作為示例，其包括如附圖所示在柵極導(dǎo)體112左邊的第一擴散區(qū)域140，以及如附圖所示在柵極導(dǎo)體112右邊的第二擴散區(qū)域142。擴散區(qū)域140和擴散區(qū)域142之一為晶體管Τ112的源極，并且另一個為漏極，但是直到晶體管Τ112通過集成電路上的互連(未示出)連接到電路才做出源極/漏極選擇。在柵極導(dǎo)體112之下的是晶體管Τ112的溝道144。類似地，晶體管Τ114包括通過柵極導(dǎo)體114之下的溝道148隔開的兩個擴散區(qū)域142和146，并且晶體管Τ116包括通過柵極導(dǎo)體116之下的溝道152隔開的兩個擴散區(qū)域146和150?？梢钥闯?，晶體管Τ112和Τ114共享共同的擴散區(qū)域142。類似地，晶體管Τ114和Τ116共享共同的擴散區(qū)域146。在擴散版圖形狀120縱向相對的末端形成了相應(yīng)的STI (淺溝槽隔離)區(qū)域IM 和156，這些區(qū)域包含氧化物，以將晶體管與其他附近電路元件隔離。STI區(qū)域IM和STI 區(qū)域156為側(cè)向地包圍整個擴散110的STI的表示。在其他一些實施例中，擴散110外部的區(qū)域可以是除了氧化物以外的另一電介質(zhì)材料。如在此所使用的，術(shù)語“區(qū)域”表示版圖的平面圖中的二維區(qū)域。如在此所使用的， 該術(shù)語不必表明物理邊界。也就是說，一個“區(qū)域”可以包含多個“子區(qū)域”，在此認為子區(qū)域它們本身也是“區(qū)域”。因此，即使其沒有以任何方式被物理地限定子區(qū)域，但是將其稱為擴散區(qū)域內(nèi)的一個區(qū)域也是合理的。例如，圖IA中的電流路徑擴散“區(qū)域” 140、142、146和 150本身為擴散區(qū)域110的“子區(qū)域”。如果晶體管Tl 12、Τ114和Tl 16為N溝道晶體管，則所有擴散區(qū)域140、142、146和 150都具有η型摻雜，典型地為η+。在這些擴散區(qū)域之下的空間(包括柵極區(qū)域)具有ρ 型摻雜。另一方面，如果晶體管Τ112、Τ114和Τ116為P溝道晶體管，則所有擴散區(qū)域140、 142、146和150都具有ρ型摻雜，典型地為ρ+。在這些擴散區(qū)域之下的空間(包括柵極區(qū)域)具有η型摻雜。如在此所使用的，‘P’和‘η’為摻雜“類型”。如在此所使用的，ρ+摻雜和η+摻雜仍然分別稱為具有‘P’和‘η’摻雜“類型”，只是它們具有較大的摻雜濃度。此處，兩種摻雜類型‘P’和‘η’被視為“相反”的摻雜類型。在現(xiàn)代集成電路制造工藝中，使用自對準技術(shù)來形成晶體管的各種組件。在這種技術(shù)中，首先對在晶體管下面的空間(包括溝道區(qū)域)進行摻雜。這可以通過對整個晶片進行摻雜(諸如通過提供P型開始襯底)，或者通過諸如期望摻雜類型的阱(諸如通過在將包含P溝道晶體管的P型襯底的部分注入η阱)。在第二步驟中，使用具有諸如形狀I(lǐng)io 的擴散投影式掩膜來限定有源區(qū)域。刻蝕在這些形狀外的區(qū)域并且用STI氧化物填充進行填充，然后針對這些形狀內(nèi)的區(qū)域?qū)木w管溝道的需要來摻雜這些區(qū)域。接下來，在晶片的表面上形成柵極導(dǎo)體(以及柵極堆疊的其他部分)。使用一個或者多個光刻投影式掩膜來使具有形狀的晶片曝光來限定柵極導(dǎo)體。接下來，向離子注入曝光擴散區(qū)域，以對擴散形狀的源極子區(qū)域和漏極子區(qū)域進行摻雜。由于離子并不會注入經(jīng)過先前形成的柵極堆疊，所以柵極堆疊之下的區(qū)域并不接收注入的離子。這些區(qū)域因此變成與圖IB中示出的柵極導(dǎo)體自對準的溝道區(qū)域。由于工藝步驟的這一序列，所以并未創(chuàng)建具有與各個擴散子區(qū)域140、142、146和150對應(yīng)的形狀的投影式掩膜。相反，用于形成這些區(qū)域的投影式掩膜具有單個形狀110，此處稱為“擴散形狀”，該形狀包括擴散區(qū)域140、142、146和150與溝道區(qū)域144、148和152的幾何聯(lián)合。在本文中，晶體管的源極和漏極被視為晶體管的“電流路徑端子”，并且柵極被視為晶體管的“控制端子”。如此處所使用的，晶體管的源極端子被定義為當晶體管導(dǎo)通時電荷載流子從此處發(fā)源的電流路徑端子，并且漏極被定義為電荷載流子流入的電流路徑端子。對于P溝道晶體管而言，電荷載流子為空穴(帶正電的載流子)。因此，P溝道晶體管的源極是當晶體管導(dǎo)通時處于較高電壓的電流路徑端子，并且漏極處于較低電壓。對于η 溝道晶體管而言，電荷載流子為電子(帶負電的載流子)。因此，當晶體管導(dǎo)通時，η溝道晶體管的漏極處于較高電壓，并且源極處于較低電壓。由于晶體管的源極和漏極兩者都實現(xiàn)為相同摻雜類型的擴散，所以可能有必要參考互連層和已經(jīng)實現(xiàn)的電路，以確定哪個電流路徑端子是源極以及哪個是漏極。反之，可以通過針對期望的選擇應(yīng)用的合適的互連來定義哪個電流路徑端子是源極以及哪個是漏極。再次參照圖1，如此處所使用的，晶體管的“縱向”方向是晶體管導(dǎo)通時、從一個電流路徑端子到另一個電流路徑端子的電流流動的方向。“橫向”方向垂直于縱向方向，并且垂直于電流流動的方向。晶體管的縱向方向和橫向方向都被視為“側(cè)向”方向，這意味著平行于表面的方向。其它“側(cè)向”方向包括那些(未示出)平行于表面但是與縱向方向和橫向方向都成角度地相交的方向?！按怪薄狈较虼怪庇跍系辣砻妫⑶矣纱舜怪庇谒锌赡艿膫?cè)向方向。版圖中的結(jié)構(gòu)“長度”是其縱向方向上的長度，而它的“寬度”是其橫向方向上的寬度。此處區(qū)域的“長度”和“寬度”兩者都視為在區(qū)域的頂表面上測量。由晶體管Τ112、 Τ114和Τ116的版圖可以看出，它們的溝道長度顯著小于溝道寬度，這對于邏輯電路中使用的晶體管是典型的。在圖1還示出了 Χ、Υ和Z坐標軸。在圖1的版圖中，X方向與縱向方向相同，Y方向與橫向方向相同，并且Z方向與縱向方向和橫向方向都垂直，其表示進入集成電路芯片的深度。非矩形有源層形狀的后果使溝道形狀與那些具有圓化內(nèi)拐角近似的晶體管的計算機模擬可以用來研究對非矩形溝道區(qū)域的晶體管性能參數(shù)的后果。選擇了從較寬擴散區(qū)域轉(zhuǎn)變到較窄擴散區(qū)域的擴散形狀，諸如圖2中每個晶體管。已經(jīng)發(fā)現(xiàn)，依賴于哪個擴散區(qū)域作為源極連接并且哪個擴散區(qū)域作為漏極連接，Vtsat(飽和閾值電壓，其在高的漏極偏壓下測量)呈現(xiàn)顯著的不同。具體地，如果較窄區(qū)域為漏極，則Vtsat較高，而如果較寬區(qū)域為漏極，則Vtsat較低。 對于Vtlin(線性晶體管閾值電壓，其在低的漏極偏壓下測量)沒發(fā)現(xiàn)這個不對稱性，Vtlin 看似不依賴于源極/漏極選擇。Vtsat閾值行為中的不對稱性轉(zhuǎn)化為電流響應(yīng)中的對應(yīng)不對稱性。較窄區(qū)域被指派為漏極的晶體管的Ion電流(在高的漏極偏壓和柵極偏壓下的漏極電流)僅稍微高于較寬區(qū)域被指派為漏極的晶體管，但是Ioff電流(在高的漏極偏壓和0柵極偏壓下的漏極電流)的差別非常突出。依賴于諸如在柵極下面的圓化拐角的分數(shù)之類的因子，較窄區(qū)域被指派為漏極并且圓化拐角延伸進入溝道的晶體管的Ioff可以低至具有矩形溝道形狀的晶體管的Ioff的1/3。對于具有圓化拐角從被指派為較寬區(qū)域的漏極延伸進入到溝道的晶體管的Ioff而言，其可以低至1/9。較低的Ioff電流表明較低的泄漏電流，并且因此表明針對低功率電路的更好功率節(jié)省。其版圖未考慮在柵極之下的拐角圓化的集成電路很可能以看似隨機的模式經(jīng)歷從增強到退化的晶體管性能波動。預(yù)期隨著針對每個技術(shù)節(jié)點標稱晶體管寬度的縮小，該問題將持續(xù)惡化。另一方面，對該效應(yīng)的理解和監(jiān)測將消除強烈并且明顯的隨機性能波動的該源。顯而易見，通過在源極/漏極指派的選擇中包括拐角圓化效應(yīng)，可以有利地使用該效應(yīng)。例如，通過系統(tǒng)地選擇較寬擴散區(qū)域作為源極，可以極大地改善晶體管泄漏電流。此外，可以有意地引入延伸到柵極之下的圓化拐角以利用這些效應(yīng)。集成電路設(shè)計流稈圖3示出了并入了本發(fā)明的一些方面的示例性數(shù)字集成電路設(shè)計流程的簡化表示。在高層級，該過程開始于產(chǎn)品構(gòu)思(步驟300)，并且在EDA(電子設(shè)計自動化)軟件設(shè)計過程(步驟310)中實現(xiàn)。當設(shè)計定稿時，可以將該設(shè)計進行流片(tap-out)(步驟340)。 在流片之后，出現(xiàn)制作工藝(步驟350)以及封裝和組裝工藝(步驟360)，從而最后產(chǎn)生成品集成電路芯片(結(jié)果370)。EDA軟件設(shè)計過程(步驟310)實際上包括多個步驟312-330，在此為簡便起見以線性方式示出。在實際的集成電路設(shè)計過程中，特定的設(shè)計可能需要經(jīng)過步驟返回，直到通過某些測試為止。類似地，在任何實際設(shè)計過程中，這些步驟可以按照不同順序和組合出現(xiàn)。因此。該描述僅是通過特定集成電路設(shè)計的上下文和一般說明而不是作為具體或者推薦的設(shè)計流程的方式提供?，F(xiàn)在將提供EDA軟件設(shè)計過程(步驟310)的組成步驟的簡要描述。系統(tǒng)設(shè)計(步驟312)設(shè)計者描述他們想要實現(xiàn)的功能，他們也可以進行如果-怎么樣(what-if)規(guī)劃以細化功能、檢驗成本等。硬件-軟件架構(gòu)劃分可以出現(xiàn)在這一階段?？梢栽谶@一步驟使用的來自Synopsys公司的示例性EDA軟件產(chǎn)品包括Model Architect、Saber、System Studio 禾口 Design Ware ⑧產(chǎn)品。邏輯設(shè)計和功能驗證(步驟314)在這一階段，編寫用于系統(tǒng)中的模塊的VHDL或者Verilog代碼，并且檢驗該設(shè)計的功能準確度。具體而言，檢驗該設(shè)計以保證響應(yīng)于特定輸入激勵產(chǎn)生正確的輸出。可以在這一步驟使用的來自Synopsys公司的示例性EDA軟件產(chǎn)品包括 VCS、VERA、DesignWare 、Magellan、Formality、ESP 和 LEDA 產(chǎn)品。綜合和測試設(shè)計(步驟316)此處，將VHDL/Verilog轉(zhuǎn)譯成網(wǎng)表?？梢葬槍δ繕思夹g(shù)優(yōu)化網(wǎng)表。此外，出現(xiàn)允許檢驗成品芯片的測試的設(shè)計和實施?？梢栽谶@一步驟使用的來自 Synopsys 公司的示例性 EDA 軟件產(chǎn)品包括 Design Compiler 、Physical Compiler, Test Compiler、Power Compiler、FPGA Compiler、TetraMAX 禾口 DesignWare 產(chǎn)品。網(wǎng)表驗證(步驟318)在這一步驟中，檢驗網(wǎng)表與時序約束的相符性和與VHDL/ Verilog源碼的對應(yīng)性?？梢栽谶@一步驟使用的來自Synopsys公司的示例性EDA軟件產(chǎn)品包括 Formality、PrimeTime 和 VCS 產(chǎn)品。設(shè)計規(guī)劃(步驟320)這里，構(gòu)造和分析用于芯片的整個平面圖以便進行定時和頂層布線。可以在這一步驟使用的來自Synopsys公司的示例性EDA軟件產(chǎn)品包括Astro 產(chǎn)品和IC Compiler產(chǎn)品。
物理實現(xiàn)(步驟32 在這一步驟出現(xiàn)布置(對電路元件的定位)和布線(對電路元件的連接)以及電路版圖的其他方面?？梢栽谶@一步驟使用的來自Synopsys公司的示例性EDA軟件產(chǎn)品包括Astro產(chǎn)品和IC Compiler產(chǎn)品。該步驟通常使用從Synopsys 公司獲得的諸如Liverty的軟件產(chǎn)品來針對特定制造工藝預(yù)先設(shè)計的庫單元進行布置。此處，本發(fā)明的某些方面可以在庫單元的設(shè)計期間出現(xiàn)。分析和提取(步驟324)在該步驟中，在晶體管級驗證電路功能，這又允許如果-怎么樣的細化?？梢栽谶@一步驟使用的來自Synopsys公司的示例性EDA軟件產(chǎn)品包括 AstroRai 1、PrimeRai 1、PrimeTime 和 Star-RC/XT 產(chǎn)品。物理驗證(步驟326)在這一步驟中，執(zhí)行各種檢驗功能以確保制造、電氣問題、 光刻問題和電路的正確性?？梢栽谶@一步驟使用的來自Synopsys公司的示例性EDA軟件產(chǎn)品包括Hercules產(chǎn)品。流片(步驟327)該步驟(在某些設(shè)計流程可以將該步驟延遲直到步驟330)為產(chǎn)生用于光刻用途的投影式掩膜提供“流片”數(shù)據(jù)，該光刻用途用以產(chǎn)生成品芯片。在這個步驟中可以使用的來自Synopsys公司的示例性EDA軟件產(chǎn)品包括CATS (R)系列產(chǎn)品。解析度增強(步驟328)這一步驟涉及到對版圖的幾何操作以提高設(shè)計的可制造性?？梢栽谶@一步驟使用的來自Synopsys公司的示例性EDA軟件產(chǎn)品包括ftOteus、 I^oteusAF和PSMGen產(chǎn)品。本文中本發(fā)明的某些方面也可以在該步驟期間發(fā)生，或緊接該步驟發(fā)生。投影式掩膜數(shù)據(jù)準備(步驟330)如果在解析度增強(步驟328)之前未執(zhí)行，則這一步驟為產(chǎn)生用于光刻用途的投影式掩膜提供“流片”數(shù)據(jù)，該光刻用途用以產(chǎn)生成品芯片。圖4是圖示了與本文討論的一些實施例有關(guān)的設(shè)計流程的一些方面的流程圖。與本文的所有流程圖一樣，將理解，在不影響所實現(xiàn)的功能的情況下，許多步驟可以組合執(zhí)行、并行執(zhí)行或者以不同的次序執(zhí)行。在一些情況中，僅在也做出其他改變，步驟的重新布置才將會獲得相同的結(jié)果，并且在其他一些情況中，只要滿足某些條件，步驟的重新布置就將會獲得相同的結(jié)果。參照圖4，在步驟410中設(shè)計電路。步驟410大體上對應(yīng)于圖3的步驟300和步驟 312-步驟318。如此處所使用的，術(shù)語“電路設(shè)計”指代在從Verilog或者VHDL設(shè)計表示或者類似物編譯之后，并且在布圖之前的門級或者晶體管級設(shè)計。電路設(shè)計在步驟410之后表示在網(wǎng)表文件中。在步驟412中(大體上對應(yīng)于圖3的步驟320-步驟326)，對電路設(shè)計進行布圖。版圖表示在幾何文件中，該幾何文件除其他以外，限定了將在待用于在制造期間使晶片曝光的每個投影式掩膜上形成的所有形狀。幾何文件可以具有若干標準格式中的任何格式，諸如GDSII、OASIS、CREF等，或者其可以具有非標準格式。該文件以針對將要生成的每個投影式掩膜的投影式掩膜定義的形式描述了電路設(shè)計的版圖。每個投影式掩膜定義限定了多個多邊形。在本實施例中的步驟412結(jié)束時，還未執(zhí)行解析度增強(RET)。因此， 從步驟412產(chǎn)生的版圖幾何在某種意義上是理想化的，這是由于它們還未考慮到使用與版圖中的幾何尺寸相當或者大于版圖中的幾何尺寸的光波長的光刻印刷的瑕疵。例如，矩形為直角的，并且還未針對衍射效應(yīng)進行預(yù)校正。在步驟414中(大體上對應(yīng)于步驟328)，通過多個步驟來修訂版圖，以更好地實現(xiàn)設(shè)計者意圖。從理想化的版圖形狀識別設(shè)計者的意圖(諸如從溝道寬度識別的預(yù)期驅(qū)動電流)，并且進行修改以更好地在最終集成電路中實現(xiàn)該意圖。光學(xué)鄰近校正在該步驟中出現(xiàn)，此后描述的形狀設(shè)計凸塊或者突起的添加也在該步驟中發(fā)生。通常使用以上幾何文件格式之一來再次將經(jīng)修訂的版圖表示在幾何文件中。在步驟416中，基于來自步驟414的經(jīng)修訂的版圖，創(chuàng)建光刻投影式掩膜組。 用于形成投影式掩膜的方法并不是本發(fā)明的重要方面，所以可以使用任何投影式掩膜形成技術(shù)，不論是當今已知的還是將來開發(fā)的。作為一個示例，可以使用在美國專利 No. 6，096，458、No. 6，057，063、No. 5，246，800、No. 5，472，814 以及 No. 5，702，847 中闡述的技術(shù)來印刷投影式掩膜，由于這些專利對投影式掩膜印刷金屬的教導(dǎo)而將這些專利通過引用全部并入于此。在形成投影式掩膜組之后，在步驟418中，使用這些投影式掩膜來制造集成電路。 此外，用于從投影式掩膜組制造集成電路的特定方法并不是本發(fā)明的重要方面，所以可以使用任何制造工藝，不論是當今已知的還是未來將開發(fā)的。優(yōu)選地，使用如以上描述的用于對源極擴散和漏極擴散進行摻雜的自對準技術(shù)。圖5是圖4中用于對電路進行布圖的步驟的流程圖細節(jié)。圖5是高度演進的過程的簡化，該過程的大多數(shù)細節(jié)對于理解本發(fā)明不重要，并且因此在附圖中未示出。參照圖5， 在步驟510中，為在輸入網(wǎng)表中指定的各個電路器件選擇庫單元。庫單元包括(除其他以外)該器件所需的版圖幾何，包括電流路徑擴散區(qū)域和柵極堆疊的布置。例如，一個庫單元可以包括圖IA中的版圖形狀110、112、114和116，以及用于限定相反溝道類型的若干晶體管的版圖形狀。在步驟512中，根據(jù)電路設(shè)計將庫單元布置在版圖中，并且限定布線以將庫單元在互連層中互連。在該步驟中考慮了許多因素，這些因素中的大多數(shù)因素對于本發(fā)明的理解不重要。然而，根據(jù)本發(fā)明的一個方面，所考慮的因素之一是如果晶體管的電流路徑擴散中的一個比另一個寬，則優(yōu)選的是較寬的一個被指派為晶體管的源極，而較窄的一個被指派為漏極。在布置和布線算法中考慮的其他一些因素可能推翻這一優(yōu)選，但是至少在布圖和布線優(yōu)化努力中考慮并且包括了這一優(yōu)選。一旦確定哪個電流路徑擴散區(qū)域為源極并且哪個為漏極，則基于該選擇，對將所選擇的擴散連接到電路中的器件的其余擴散的互連層進行布圖。替代地，如果版圖形狀為使得不同尺寸的兩個或者多個晶體管共享電流路徑擴散區(qū)域，并且互換源極和漏極以改善一個晶體管對另一個晶體管具有相反的影響，則在本發(fā)明的一個方面中，可以將擴散分裂為兩個。然后可以單獨優(yōu)化每個擴散，盡管代價是芯片面積增加。布圖步驟412是高度迭代的。因此，在步驟514中，針對所使用的芯片面積、時序、功耗和許多其他因素分析所布圖的電路，并且在步驟516中，確定所布圖的電路性能是否可接受。如果不可接受，則該過程返回到步驟512，以嘗試電路器件的不同布置或者布線(包括從先前的迭代重新考慮源極/漏極選擇和分裂擴散)，或者如果必要則返回到步驟510以針對電路器件選擇不同的庫單元，或者如果必要，則該過程甚至可以返回到步驟 410(圖4)以便以一些方式修改電路的設(shè)計。在步驟516確定了電路性能可接受之后，布圖步驟412完成(步驟518)。圖5中示出的步驟的一般序列也應(yīng)用于對針對技術(shù)庫的預(yù)先定義的單元的版圖。
1對完全電路設(shè)計的布圖和對庫單元的布圖之間的顯著不同包括完全電路設(shè)計的基本構(gòu)建塊為庫單元，而庫單元的基本構(gòu)建塊大多數(shù)為單獨的晶體管。圖5A是用于對庫單元進行布圖的設(shè)計過程的流程圖。再一次，圖5A是高度演進的過程的簡化，該過程的大多數(shù)細節(jié)對于本發(fā)明的理解不重要并且因此在附圖中未示出。參照圖5A，在步驟530中，為在輸入網(wǎng)表中指定的各個電路器件選擇基本特征。在很大程度上，基本特征為擴散區(qū)域、柵極導(dǎo)體和互連。在步驟532中，根據(jù)庫單元電路設(shè)計，對基本特征進行布圖并且在合適時對它們進行組合。與步驟512 —樣，雖然在該步驟中考慮了許多因素，但是本發(fā)明的一個方面是考慮的因素之一是如果晶體管的電流路徑擴散中的一個比另一個寬，則優(yōu)選的是較寬的一個被指派為晶體管的源極，而較窄的一個被指派為漏極。 一旦確定哪個電流路徑擴散區(qū)域為源極并且哪個為漏極，則基于該選擇對將所選擇的擴散連接到庫單元中的器件的其余擴散的互連層進行布圖。替代地，如果版圖形狀為使得不同尺寸的兩個或者更多晶體管共享電流路徑擴散區(qū)域，并且互換源極和漏極以改善一個晶體管對另一個晶體管具有相反的影響，則在本發(fā)明的一個方面中，可以將擴散分裂為兩個。然后可以單獨優(yōu)化每一個，盡管代價是芯片面積增加。在步驟534中，針對所使用的芯片面積、時序、功耗和許多其他因素來分析所布圖的電路，并且在步驟536中，確定所布圖的電路性能是否可接受。如果不可接受，則該過程返回到步驟532，以嘗試特征的不同布置或者布線(包括從先前的迭代重新考慮源極/漏極選擇和分裂擴散)，或者如果必要則返回到步驟530以選擇不同的基本特征，或者如果必要，則該過程甚至可以返回到以一些方式修改庫單元的設(shè)計。在步驟536確定了電路性能可接受之后，庫單元的布圖完成(步驟538)。晶體管溝道的形狀設(shè)計如上所述，如果晶體管的較大擴散被指派為源極擴散，則具有延伸進入到晶體管的溝道區(qū)域的圓化拐角的擴散區(qū)域可以改善晶體管的Ioff性能。電路版圖可以通過有意地變寬晶體管的與柵極接近的源極區(qū)域而利用該觀測。提供改善的不是圓化拐角本身，而是在源極側(cè)變寬的非矩形溝道。圓化拐角是獲得這種溝道形狀的一種方式，雖然圓化僅是二階效應(yīng)。一階效應(yīng)是傾斜，即源極側(cè)比漏極側(cè)寬。圖6A是其中示出了一個晶體管610的電路版圖的一部分的圖示。晶體管610包括在柵極導(dǎo)體616的縱向相對側(cè)上的第一電流路徑擴散612和第二電流路徑擴散614。擴散區(qū)域612被指派為漏極，并且擴散區(qū)域614被指派為源極，以及假定由于一些原因，電流路徑端子的指派不可變。歸因于在附圖中未示出的原因，漏極擴散612比源極擴散614寬。 例如，另一晶體管(未示出)可能位于擴散區(qū)域612內(nèi)，電路設(shè)計要求該晶體管具有比所示出的晶體管大的驅(qū)動強度。在圖6A中示出的是擴散版圖形狀618，其為電流路徑擴散612 和電流路徑擴散614與柵極導(dǎo)體616之下的溝道區(qū)域的幾何聯(lián)合；以及柵極多晶硅版圖形狀620。這些版圖形狀在步驟412之后表示在版圖文件中。這些版圖形狀也表示為(如果在步驟414中未改變)將會用來制造集成電路的投影式掩膜組上的形狀。為了討論清楚起見，此處擴散形狀618的拐角622被稱為“內(nèi)”拐角，這是由于當從形狀618內(nèi)部觀察時其角度大于180度。如這里所使用的，“外”拐角是當從版圖形狀內(nèi)部觀察時角度小于180度的拐角。如以上說明的，漏極擴散比源極擴散寬是有利的，這是由于延伸到柵極620之下的內(nèi)部拐角622的任何圓化都將使性能尤其是Ioff退化。即使拐角622的圓化并不延伸到柵極620之下，Ioff性能仍然通過促使柵極之下的溝道擴散朝向源極擴散618變寬而得以改善。這可以以多種不同方式實現(xiàn)，并且圖6B圖示了實現(xiàn)以上的一種方式。與圖6A—樣，圖6B也是在版圖文件和(如果在步驟414中未進行其他操作)在將要用來制造集成電路的投影式掩膜組上表示的擴散版圖形狀的圖示。就在步驟414中執(zhí)行了其他操作的程度而言，為了圖示的清楚起見，圖6B中的形狀圖示了在排除了這樣的操作之后在投影式掩膜組上的形狀。可以看出，已向擴散版圖形狀618添加了“凸塊”或者“突起” 624，該“凸塊”或者“突起” 6M從擴散版圖形狀618的縱向邊擬6橫向地向外延伸，在所述柵極616的源極側(cè)上縱向地延伸。突起6M具有兩個內(nèi)拐角6 和630，此處拐角6 指代“鄰近”柵極導(dǎo)體616的拐角，并且此處拐角630指代“遠離”柵極導(dǎo)體616的拐角。此處突起624的橫向定向的、與柵極導(dǎo)體鄰近的邊有時也稱為“凹陷(jog)”。突起624的鄰近拐角6 布置成在版圖上足夠接近柵極616，從而使得在印刷到集成電路上期間，當拐角 628由于光學(xué)衍射效應(yīng)而圓化時，圓化拐角將至少部分地延伸到柵極616之下。可以針對這個拐角關(guān)閉光學(xué)鄰近校正和/或其他解析度增強機制，以便避免干擾預(yù)期的圓化，或者如果光學(xué)鄰近校正和/或其他解析度增強機制增強圓化拐角在柵極之下的圓化或者在其他方面以可特征化的方式修正圓化拐角，則可以允許針對該拐角進行光學(xué)鄰近校正和/或其他解析度增強機制。注意到，此處，在版圖中的形狀被視為彼此鄰近或者遠離，或者跨越彼此(如柵極 620 “跨越”擴散版圖形狀618)，即使這些形狀可能在不同的層上或者在投影式掩膜組的不同投影式掩膜上形成。這是在當層或者投影式掩膜疊加在彼此之上時平面圖中的幾何關(guān)系，其限定了此處所使用的“鄰近”、“遠離”或者“跨越”。附加地，此處疊置被視為僅是“鄰近”的一個特殊情況，并且不與鄰近進行區(qū)分。圖6C圖示了在使用包含在圖6B中所示的版圖形狀的投影式掩膜組形成的集成電路器件上的源極、漏極和溝道區(qū)域的形狀?？梢钥闯觯瑑?nèi)拐角628已經(jīng)圓化，并且圓化部分地延伸到柵極導(dǎo)體616之下。更具體地，在源極擴散在位置LO處與溝道擴散相交時，在縱向位置的溝道寬度為W0。在溝道區(qū)域內(nèi)存在另一縱向位置Li，在此處，溝道寬度為W1。由于拐角擬8的圓化，Wl < WO。在圖6B和圖6C的實施例中，在縱向位置L2處(此處溝道區(qū)域與漏極擴散相交)的溝道寬度W2等于W1，這是由于拐角622的圓化并不延伸到柵極616 之下。然而，在另一實施例中，W2可以比Wl大。如此處所使用的，無意對布置在襯底主體本身中或者布置在覆蓋層中的集成電路的物品進行區(qū)分。例如，集成電路的所有特征(包括阱、擴散、STI區(qū)域、柵極電介質(zhì)、柵極導(dǎo)體、金屬層和蓋層材料)均同等地描述為“在襯底上”或者“在襯底中”，并且無意在以上兩個詞中進行區(qū)分。附加地，如此處所使用的，術(shù)語“在…上面”和“在…下面”并不排除在其間存在一個或者多個材料或者層。圖7A是其中示出了一個晶體管710的電路版圖的另一部分的圖示。晶體管710包括在柵極導(dǎo)體716的縱向相對側(cè)上的第一電流路徑擴散712和第二電流路徑擴散714。與在圖6A中一樣，擴散區(qū)域712被指派為漏極，并且擴散區(qū)域714被指派為源極，以及假定由于一些原因，電流路徑端子的指派不可變。歸因于在附圖中未示出的原因，漏極擴散712比源極擴散714寬。在圖7A中示出了擴散版圖形狀718，其為電流路徑擴散712和電流路徑擴散714與柵極導(dǎo)體716之下的溝道區(qū)域的幾何聯(lián)合；以及柵極多晶硅版圖形狀720。這些版圖形狀在步驟412之后表示在版圖文件中。這些版圖形狀也表示為(排除在步驟414 中的其他改變)將會用來制造集成電路的投影式掩膜組上的形狀。圖7B也是在版圖文件和(排除在步驟414中的任何其他操作)在將要用來制造集成電路的投影式掩膜組上表示的擴散版圖形狀的圖示。圖7B與圖6B的不同之處在于， 其圖示了在擴散版圖形狀的兩個橫向相對縱向邊上添加了突起，而不是如圖6B僅在一個邊上。因此，可以看出，已向擴散版圖形狀718添加了突起724A，該突起724A向外朝向擴散版圖形狀718的一個縱向邊726A橫向地延伸，其在柵極716的源極側(cè)上縱向地延伸。已向擴散版圖形狀718添加了突起724B，該突起724B橫向地從擴散版圖形狀718的另一個縱向邊726B向外延伸，其縱向地在柵極716的源極側(cè)上延伸。此處將兩個突起724A和724B稱為布置在擴散版圖形狀718的“橫向相對”的縱向邊726A和726B上。突起724A的鄰近內(nèi)拐角為 21并且突起724B的鄰近內(nèi)拐角為728B。這兩者都布置在足夠接近柵極716的版圖上，從而使得在印刷到集成電路上期間，當拐角728A和拐角728B由于光學(xué)衍射效應(yīng)而圓化時，圓化拐角將至少部分地延伸到柵極716之下。圖7C圖示了在使用包含在圖7B中所示的版圖形狀的投影式掩膜組形成的集成電路器件上的源極、漏極和溝道區(qū)域的形狀?？梢钥闯?，內(nèi)拐角728A和內(nèi)拐角728B已經(jīng)圓化， 并且圓化部分地延伸到柵極導(dǎo)體716之下。更具體地，當源極擴散在縱向位置LO處與溝道擴散相交時，在縱向位置的溝道寬度為W0。在溝道區(qū)域內(nèi)存在另一縱向位置Li，在此處，溝道寬度為W1。由于拐角728A和拐角728B的圓化，所以W1<W0。在溝道與源極擴散相交處，溝道已經(jīng)在溝道橫向相對的兩個邊上變寬。與在圖6B和圖6C的實施例中一樣，在圖7B 和圖7C的實施例中，在縱向位置L2處(此處溝道區(qū)域與漏極擴散相交)的溝道寬度W2等于W1，這是由于與在擴散版圖形狀718的漏極側(cè)上的柵極導(dǎo)體716縱向地鄰近的拐角722A 和拐角722B的圓化并不延伸到柵極716之下。源極變寬的突起還可以被添加到如原始布圖的不比源極寬的漏極處。圖8A是h 緩沖器的電路版圖的一部分的圖示，其電路符號在圖8D中示出。該^緩沖器包括跨越P溝道擴散版圖形狀816和N溝道擴散版圖形狀818兩者的三個柵極導(dǎo)體形狀810、812和814， 以在P溝道擴散版圖形狀816中形成相應(yīng)的晶體管T810P、T812P和T814P，并且在N溝道擴散版圖形狀818中形成相應(yīng)的晶體管T810N、T812N和T814N。因此，在P溝道擴散版圖形狀816中，柵極導(dǎo)體形狀限定了電流路徑擴散區(qū)域822、擬4、擬6和828。在N溝道擴散版圖形狀818中，柵極導(dǎo)體形狀限定了電流路徑擴散區(qū)域832、834、836和838。示出了用于將擴散822和擴散832連接到一起、將擴散擬6和擴散836連接到一起、將擴散擬4和擬8連接到電源總線以及將擴散834和838連接到接地總線的第一層金屬互連的版圖形狀。示出了用于將信號輸入端子連接到柵極導(dǎo)體810、將擴散822和擴散832連接到柵極導(dǎo)體812和柵極導(dǎo)體814這兩者以及將信號輸出端子連接到擴散擬6和擴散836的第二層金屬互連的版圖形狀。由于這些互連，擴散區(qū)域822作為晶體管T810P的漏極連接，并且擴散區(qū)域擬4 作為源極連接。這些互連在圖8E中示出，而圖8E是圖8D的h緩沖器的晶體管級電路圖。如圖8A中進一步示出的，源極區(qū)域824作為晶體管T812P的源極區(qū)域共享，并且擴散區(qū)域擬6是晶體管T812P的漏極。漏極區(qū)域擬6作為晶體管T814P的漏極區(qū)域共享，并且擴散區(qū)域擬8為T814P的漏極。類似地，擴散區(qū)域832作為晶體管T810N的漏極連接，并且擴散區(qū)域834作為源極連接。源極區(qū)域834作為晶體管T812N的源極區(qū)域共享，并且擴散區(qū)域836作為晶體管T812N的漏極。漏極區(qū)域836作為晶體管T814N的漏極共享，并且擴散區(qū)域838為晶體管T814N的漏極。與圖6A和圖7A中不同，擴散版圖形狀816的兩個橫向相對的縱向邊840A和840B并不凹陷，而是在縱向上筆直地沿著擴散版圖形狀816的整個長度。類似地，擴散版圖形狀818的兩個橫向相對的縱向邊842A和842B并不凹陷，而是在縱向上筆直地沿著擴散版圖形狀818的整個長度。如與針對圖6A和圖7A的一樣，圖 8A中示出的在步驟412之后的版圖形狀表示在版圖文件中。這些版圖形狀也表示為(如果在步驟414中未修改)在將要用來制造集成電路的投影式掩膜組上的形狀。圖8B是表示在版圖文件和(排除了在步驟414中執(zhí)行的任何其他操作)在將要用來制造集成電路的投影式掩膜組上的擴散版圖形狀的圖示。與在圖7B中一樣，在源極擴散區(qū)域824、828、834和838中的每個的擴散版圖形狀的橫向相對的兩個縱向邊上添加了突起。因此，已在源極區(qū)域擬4的橫向相對的邊上添加了突起824A和突起824B ；已在源極區(qū)域828的橫向相對的邊上添加了突起828A和突起828B ；已在源極區(qū)域834的橫向相對的邊上添加了突起834A和突起834B ；以及已在源極區(qū)域838的橫向相對的邊上添加了突起 838A和突起838B。所有晶體管的漏極擴散和溝道寬度與它們的原始寬度比已經(jīng)變窄，其中原始寬度示出為虛線844(P-擴散)和虛線846(N-擴散)。與由于所添加的突起導(dǎo)致的源極區(qū)域的變寬一起，這具有的效果是與在圖8A中的原始版圖保持相同的平均溝道寬度。平均溝道寬度的保持對于某些設(shè)計工具可能是期望的，但是對于其他可能不是期望的。突起 824A和突起824B具有鄰近柵極導(dǎo)體810的相應(yīng)的內(nèi)拐角848A和內(nèi)拐角848B，并且還具有鄰近柵極導(dǎo)體812的相應(yīng)的內(nèi)拐角850A和內(nèi)拐角850B。突起828A和突起828B具有鄰近柵極導(dǎo)體814的相應(yīng)的內(nèi)拐角852A和內(nèi)拐角852B。類似地，突起834A和突起834B具有與柵極導(dǎo)體810鄰近的相應(yīng)的內(nèi)拐角854A和內(nèi)拐角8MB，并且還具有與柵極導(dǎo)體812鄰近的相應(yīng)的內(nèi)拐角856A和內(nèi)拐角856B。突起838A和突起838B具有與柵極導(dǎo)體814鄰近的相應(yīng)的內(nèi)拐角 858A 和 858B。內(nèi)拐角 848A、848B、850A、850B、852A、852B、854A、8MB、856A、 856B、858A和858B中的所有這些均在版圖上布置為足夠接近它們鄰近的相應(yīng)柵極，從而使得在印刷到集成電路上期間，當這些拐角由于光學(xué)衍射效應(yīng)而圓化時，圓化拐角將至少部分延伸到相應(yīng)的柵極導(dǎo)體810、812和814之下。圖8C圖示了在使用包含如在圖8B中所示的版圖形狀的投影式掩膜組形成的集成電路器件上的源極、漏極和溝道擴散、以及多晶硅柵極和金屬互連的形狀。可以看出，所有內(nèi)拐角已經(jīng)圓化，并且圓化部分地延伸到它們相應(yīng)的鄰近柵極導(dǎo)體810、812或者814之下。 更具體地(并且關(guān)于晶體管T812N作為一個示例所示出地)，當源極擴散834在縱向位置 LO處與溝道擴散相交時，在縱向位置的溝道寬度為W0。在溝道區(qū)域內(nèi)在縱向上存在另一縱向位置Li，在此處，溝道寬度為W1。由于拐角856A和拐角856B的圓化，所以Wl <W0。在溝道與源極擴散相交處溝道已經(jīng)有效地變寬，并且在溝道與漏極區(qū)域相交處處溝道已經(jīng)有效地變窄。除了橫向地延伸源極擴散區(qū)域的突起之外，在一些情況中，可能有理由同樣地橫向地延伸漏極擴散區(qū)域。例如，對于具有SiGe擴散區(qū)域的P溝道晶體管而言，較寬的電流路徑擴散可以增加附近的有益應(yīng)力，從而增強載流子遷移率。這對于具有Si:C擴散區(qū)域的 N溝道晶體管也是如此。無論是將突起添加到源極擴散還是漏極擴散，都能觀測到這種改善，并且事實上，如果添加到兩個擴散則這種改善最顯著。圖9A、圖9B和圖9C圖示了利用該觀測的晶體管版圖。再一次，圖9A圖示了在版圖文件中表示的在步驟412之后的原始版圖形狀。這些版圖形狀(排除在步驟414中的任何其他修改)也表示在將要用來制造集成電路的投影式掩膜組上的形狀。示出了源極區(qū)域和漏極區(qū)域，以及用于限定溝道的柵極版圖形狀。圖9B圖示了在將橫向延伸的突起添加到擴散版圖形狀的兩個橫向邊并且在源極區(qū)域和漏極區(qū)域兩者中之后的版圖形狀。再一次， 與柵極版圖形狀鄰近的突起的內(nèi)拐角被布置成足夠接近柵極版圖形狀(或者在柵極版圖形狀之下)，從而使得在印刷到集成電路期間，當鄰近拐角由于光學(xué)衍射效應(yīng)而圓化時，這些圓化拐角將至少部分地延伸到柵極導(dǎo)體之下。注意到，利用橫向切入的切口(cut-out) 而不是兩個橫向延伸的突起也能實現(xiàn)相同的效果。圖9C圖示了在使用包含如在圖9B中所示的版圖形狀的投影式掩膜組形成的集成電路器件上的源極、漏極和溝道擴散的形狀。可以看出，所有四個鄰近內(nèi)拐角已經(jīng)圓化，并且圓化部分地延伸到柵極導(dǎo)體之下。更具體地，當源極擴散在縱向位置LO處與溝道擴散相交時，在縱向位置的溝道寬度為W0。在溝道區(qū)域內(nèi)、縱向上存在另一縱向位置Li，在此處， 溝道寬度為W1，并且當漏極擴散在縱向位置L2處與溝道擴散相交時，溝道寬度為W2。由于四個鄰近內(nèi)拐角的圓化，所以Wl <W0以及Wl <W2。在圖9C的實施例中，進一步對于W2 =WO也成立，但是這在本發(fā)明的所有實施例中并不重要。在以上描述的大多數(shù)實施例中，已經(jīng)引入的橫向延伸的凹陷縱向地布置在柵極版圖形狀的源極側(cè)上。作為凹陷的結(jié)果，與柵極版圖形狀鄰近的內(nèi)拐角在光刻投射到器件上期間圓化，并且從而部分延伸進入到溝道區(qū)域中。圖IOA圖示了可以基于圖6A的原始版圖獲得非矩形溝道的另一方式。在圖IOA中，與突起624(圖6)類似地添加了突起1010，但是凹陷1012縱向地布置在柵極版圖形狀的漏極側(cè)。作為凹陷的結(jié)果，凹陷的外拐角1014在光刻投射到器件期間圓化，并且從而部分延伸進入到溝道區(qū)域中。這在圖IOB中示出。注意到，類似于凹陷1012的凹陷可以被視為由于所添加的突起1010或者由于橫向切入的切口 1016所導(dǎo)致的；以上任何一種描述都是精確的。圖IlA圖示了可以基于圖6A的原始版圖獲得非矩形溝道的另一方式。在圖IlA 中，與突起624(圖6)類似地添加了突起1110，但是凹陷1112縱向地布置在源極區(qū)域和漏極區(qū)域之間，在將要由柵極版圖形狀限定的溝道內(nèi)。作為該凹陷的結(jié)果，凹陷的內(nèi)拐角1114 和外拐角1116將至少部分地位于溝道區(qū)域內(nèi)，即使在兩個拐角的衍射圓化之后也是如此。 這在圖IlB中示出。圖12A圖示了可以用來獲得非矩形溝道的其他兩種變形可以在漏極側(cè)使用橫向切入的切口而不是在源極側(cè)上的突起，以及可以以臺階方式使用兩個或者多于兩個凹陷。 可獨立使用任一變形，或者它們可以如在圖12A中示出的一起使用。在圖12A中，與突起 624(圖6)類似地添加了突起1210，而凹陷1212縱向地布置在源極擴散區(qū)域中。凹陷1212 具有與柵極版圖形狀鄰近的內(nèi)拐角1214，其被布置成在縱向上足夠接近柵極版圖形狀，從而使得當內(nèi)拐角1214在光刻曝光期間由于衍射效應(yīng)而圓化時，內(nèi)拐角1214將部分地延伸進入溝道區(qū)域。這可以在圖12B中看出。此外，已在擴散版圖形狀中形成切口 1216，而鄰近凹陷1218縱向地布置在漏極擴散區(qū)域中。凹陷1218具有與在橫向方向上與拐角1214鄰近的外拐角1220，并且該外拐角被布置成在縱向上足夠接近柵極版圖形狀，從而使得當外拐角1220在光刻曝光期間由于衍射效應(yīng)而圓化時，該外拐角1220將部分地延伸進入溝道區(qū)域。這也可以在圖12B中看出。將理解，在圖10A、圖IlA和圖12A中所圖示的所有變形同樣適用于圖7B、圖8B和圖9B。也存在許多其他變形，包括諸如在圖12A中示出的其中凹陷1212和凹陷1218中的一個或者兩個在柵極版圖形狀之下縱向地出現(xiàn)，以及包括三個或者更多凹陷的變形。其他變形包括其中凹陷還在擴散版圖形狀的相對縱向邊上出現(xiàn)的那些變形。此外，如果版圖軟件和投影式掩膜制作工藝允許，則凹陷也可以對角線地形成，而不是直線地形成。用于在溝道中弓I入非矩形的設(shè)計流稈回到圖4，將非矩形引入到晶體管溝道中的步驟(諸如在圖6C、圖7C和圖8C中示出的)可以在步驟414(即，操縱版圖以更好地實現(xiàn)設(shè)計者意圖)期間執(zhí)行。圖13是步驟 414的流程圖細節(jié)，具體地是用于對版圖進行修訂以改善toff電流。圖13的步驟可以作為步驟512(圖幻或者步驟532(圖5A)的一部分執(zhí)行。讀者將會清楚如何修改附圖13，以同樣由于以上關(guān)于圖9B描述的應(yīng)力效應(yīng)而改善載流子遷移率。參照圖13，在步驟1310中， 系統(tǒng)開始經(jīng)過所有擴散版圖形狀(針對引入延伸到晶體管柵極導(dǎo)體之下的圓化拐角)的循環(huán)。這些形狀可以是在整個版圖的特定部分中的所有擴散版圖形狀，或者可以通過一些其他特性而選擇這些形狀。在步驟1312中，內(nèi)部循環(huán)開始經(jīng)過被指定為源極擴散的、當前擴散版圖形狀中的所有擴散子區(qū)域。在步驟1314中，確定當前源極擴散是否已經(jīng)比溝道寬。 如果是，則不需要附加的突起。相反，在步驟1316中，不過度地冒著稍微未對準的步進機將把凹陷本身印刷成與柵極導(dǎo)體疊置的風(fēng)險的情況下，將在源極區(qū)域中的擴散版圖形狀中的并且鄰近柵極導(dǎo)體的凹陷移動到盡可能接近柵極導(dǎo)體的縱向位置(如果還未在該處)。旨在使得凹陷的鄰近內(nèi)拐角在印刷到集成電路上期間圓化之后部分地延伸到柵極導(dǎo)體之下。另一方面，如果源極與溝道一樣寬或者比溝道窄，則在步驟1316中，諸如在圖6B、 圖7B和圖8B中示出的突起被縱向地添加到在縱向上在柵極導(dǎo)體與源極區(qū)域一樣的相同側(cè)上的擴散版圖形狀上。再一次，選擇足夠接近柵極導(dǎo)體的縱向位置，從而使得突起的鄰近內(nèi)拐角在印刷到集成電路上期間圓化之后至少部分地延伸到柵極導(dǎo)體之下，但是不會太接近以過度地冒著稍微未對準的步進機將把突起本身印刷成與柵極導(dǎo)體疊置的風(fēng)險。將理解， 在一個實施例中，突起可以在橫向方向上添加到源極區(qū)域的一個邊上，而在不同的實施例中，突起可以在橫向方向上添加到源極區(qū)域的兩個相對邊上。在步驟1316中的源極區(qū)域凹陷的任何移動之后，或者在步驟1318中添加了任何突起之后，在步驟1320中確定在當前擴散版圖形狀中是否存在更多的源極區(qū)域。如果存在，則系統(tǒng)回到步驟1312以考慮當前版圖形狀中的下一源極區(qū)域。如果不存在，則在步驟 1322中，系統(tǒng)確定是否存在需要考慮的更多擴散版圖形狀。如果存在，則系統(tǒng)返回到步驟 1310以考慮下一擴散版圖形狀。在已經(jīng)考慮了所有期望的擴散版圖形狀之后，可以在步驟13M中添加對版圖中各種形狀的光學(xué)鄰近校正。如以上提到的，可以針對在步驟1316或者1318中受到影響的或者考慮的拐角關(guān)閉光學(xué)鄰近校正和/或其他解析度增強機制，以便避免干擾預(yù)期的圓化，或者如果光學(xué)鄰近校正和/或其他解析度增強機制增強拐角在柵極之下的圓化程度或者在其他方面以可特征化的方式修正拐角，則可以允許針對這些拐角進行光學(xué)鄰近校正和 /或其他解析度增強機制。最后，在步驟13 中，可以對版圖執(zhí)行任何其他解析度增強或者其他操縱。注意到，步驟13 可以部分或者全部在步驟13 或者甚至1310之前執(zhí)行， 或者甚至在循環(huán)1310和循環(huán)1312的一個或者兩個內(nèi)執(zhí)行，只要這些循環(huán)不會修改預(yù)期的圓化，或者確實修改圓化但是其是以可特征化的方式進行修改。優(yōu)選地，光學(xué)鄰近校正步驟 13 僅在步驟1322之后出現(xiàn)，但是通過適當考慮，在特定實施例中其也可以早些執(zhí)行。操縱版圖的步驟在步驟13 中完成。圖14是可以用來實現(xiàn)并入本發(fā)明的一些方面的軟件的計算機系統(tǒng)1410的簡化方框圖。計算機系統(tǒng)1410包括經(jīng)由總線子系統(tǒng)1412與許多外圍設(shè)備通信的處理器子系統(tǒng) 1414。這些外圍設(shè)備可以包括存儲子系統(tǒng)1424(包括存儲器子系統(tǒng)14 以及文件存儲子系統(tǒng)14 )，用戶接口輸入設(shè)備1422、用戶接口輸出設(shè)備1420以及網(wǎng)絡(luò)接口子系統(tǒng)1416。 輸入和輸出設(shè)備允許用戶與計算機系統(tǒng)1410交互。網(wǎng)絡(luò)接口子系統(tǒng)1416提供到外部網(wǎng)絡(luò)的接口(包括到通信網(wǎng)絡(luò)1418的接口)并且經(jīng)由通信網(wǎng)絡(luò)1418耦合到其它計算機系統(tǒng)中的相應(yīng)接口設(shè)備。通信網(wǎng)絡(luò)1418可以包括多個互連的計算機系統(tǒng)和通信鏈路。這些通信鏈路可以是有線鏈路、光學(xué)鏈路、無線鏈路或者用于信息通信的任何其它機制。盡管在一個實施例中，通信網(wǎng)絡(luò)1418是因特網(wǎng)，但是在其它實施例中，通信網(wǎng)絡(luò)1418可以是任何適合的計算機網(wǎng)絡(luò)。網(wǎng)絡(luò)接口的物理硬件部件有時稱為網(wǎng)絡(luò)接口卡(NIC)，雖然它們不需要為卡的形式例如，它們可以為直接適配到母板上的集成電路(IC)和連接器的形式，或者為與計算系統(tǒng)的其他部件一起的在單個集成電路芯片上制造的宏單元形式。用戶接口輸入設(shè)備1422可以包括鍵盤、定點設(shè)備(諸如鼠標、軌跡球、觸摸板或者圖形輸入板)、掃描儀，并入到顯示器內(nèi)的觸摸屏、音頻輸入設(shè)備(諸如語音識別系統(tǒng)、麥克風(fēng))及其它類型的輸入設(shè)備?？傊?，術(shù)語“輸入設(shè)備”的使用旨在包括用于將信息輸入到計算機系統(tǒng)1410中或者到計算機網(wǎng)絡(luò)1418上的所有可能類型的設(shè)備和方式。用戶接口輸出設(shè)備1420可以包括顯示子系統(tǒng)、打印機、傳真機或者諸如音頻輸出設(shè)備之類的非可視顯示器。顯示子系統(tǒng)可以包括陰極射線管(CRT)、諸如液晶顯示器(LCD) 的平板設(shè)備、投影設(shè)備或者一些用于創(chuàng)建可視圖像的其它機制。顯示子系統(tǒng)還可以諸如通過音頻輸出設(shè)備提供非可視顯示。一般而言，術(shù)語“輸出設(shè)備”的使用旨在包括用于從計算機系統(tǒng)1410向用戶或者其它機器或計算機系統(tǒng)輸出信息的所有可能類型的設(shè)備和方式。存儲子系統(tǒng)14M存儲提供本發(fā)明的某些實施例的功能的基本編程和數(shù)據(jù)結(jié)構(gòu)。 例如，實現(xiàn)發(fā)明某些實施例的功能的各種模塊可以存儲在存儲子系統(tǒng)14M中。這些軟件模塊通常由處理器1414執(zhí)行。存儲器子系統(tǒng)1似6典型地包括多個存儲器，這些存儲器包括用于在程序執(zhí)行期間存儲指令和數(shù)據(jù)的主隨機訪問存儲器(RAM) 1430和在其中存儲固定指令的只讀存儲器 (ROM) 1432。文件存儲子系統(tǒng)14 為程序和數(shù)據(jù)文件提供持久存儲，其并且可以包括硬盤驅(qū)動器、與可移除介質(zhì)相關(guān)的軟盤驅(qū)動器、CD-ROM驅(qū)動器、光盤驅(qū)動器或者其它可移除介質(zhì)盒式磁帶。實現(xiàn)本發(fā)明某些實施例的功能的數(shù)據(jù)庫和模塊可由文件存儲子系統(tǒng)14 存儲。 主機存儲器1似6包含(除其他以外)當由處理器子系統(tǒng)1414執(zhí)行時促使計算機系統(tǒng)操作或者執(zhí)行本文描述的功能的計算機指令。如這里所使用的，稱為在“主機”或者“計算機”中或者“主機”或者“計算機”上運行的過程和軟件響應(yīng)于主機存儲器子系統(tǒng)1似6 (包括用于存儲這種指令和數(shù)據(jù)的任何其他本地或者遠程存儲)中的計算機指令和數(shù)據(jù)而在處理器子系統(tǒng)1414上執(zhí)行。總線子系統(tǒng)1412提供用于使計算機系統(tǒng)1410的各種組件和子系統(tǒng)如所期望地彼此通信的機制。盡管總線子系統(tǒng)1412被示意性地示出為單個總線，但是總線子系統(tǒng)的備選實施例可以使用多個總線。計算機系統(tǒng)1410本身可以是各種類型的，其包括個人計算機、便攜式計算機、工作站、計算機終端、網(wǎng)絡(luò)計算機、電視、大型機或者任何其它數(shù)據(jù)處理系統(tǒng)或用戶設(shè)備。由于計算機和網(wǎng)絡(luò)經(jīng)常改變的性質(zhì)，圖14中描繪的計算機系統(tǒng)1410的描述僅意味著作為為了圖示本發(fā)明某些實施例的特定例子。計算機系統(tǒng)1410的許多其它配置可能與圖14中描述的計算機系統(tǒng)相比具有更多或更少的部件。在圖5和圖13中闡述的步驟通過具有處理器(諸如處理器子系統(tǒng)1414)和存儲器(諸如存儲子系統(tǒng)1424)的計算機系統(tǒng)，在包括指令的軟件的控制下執(zhí)行，這些指令可由處理器子系統(tǒng)1414執(zhí)行，從而執(zhí)行所示出的步驟。該軟件還包括處理器對其操作的數(shù)據(jù)。 該軟件存儲在計算機可讀存儲介質(zhì)上，如在此所使用的，該計算機可讀介質(zhì)是在其上存儲信息并且這些信息可以由計算機系統(tǒng)讀取的介質(zhì)。示例包括但不限于軟盤、硬盤驅(qū)動、RAM、 CD、DVD、閃存、USB驅(qū)動等。計算機可讀介質(zhì)可以存儲以編碼格式的信息，在特定數(shù)據(jù)處理系統(tǒng)中對這些編碼格式進行解碼以供實際使用。如這里所使用的，單個計算機可讀介質(zhì)也可以包括多于一個的物理項，諸如多個CD-ROM或者RAM的多個段或者若干不同種介質(zhì)的組合。當存儲軟件的計算機可讀介質(zhì)與圖14的計算機系統(tǒng)組合時，該組合為執(zhí)行本文闡述的步驟的機器。用于執(zhí)行每個步驟的裝置包括計算機系統(tǒng)(或者僅執(zhí)行該步驟所需的計算機系統(tǒng)的部分)與用于執(zhí)行該步驟的軟件模塊的組合。存儲軟件的計算機可讀介質(zhì)也能夠與計算機系統(tǒng)單獨分布，并且形成其自身的制品。另外，在步驟412和步驟414兩者之后，網(wǎng)表文件或者包含電路設(shè)計的表示的文件，以及幾何文件或者存儲版圖的文件這些它們本身存儲在計算機可讀介質(zhì)上。這樣的介質(zhì)可以與計算機系統(tǒng)單獨分布，并且形成它們自身相應(yīng)的制品。當與使用軟件編程的計算機系統(tǒng)相結(jié)合以供對網(wǎng)表或者幾何文件進行讀取、修訂和寫入時，它們形成執(zhí)行這里闡述的步驟的又一機器。出于示例和描述的目的已經(jīng)提供了對本發(fā)明實施例的前文描述。本意并非讓它們窮舉本發(fā)明或者使本發(fā)明限于所公開的形式。很明顯，本領(lǐng)域技術(shù)人員將清楚許多修改和變化。例如，雖然一種用于形成延伸到柵極之下的圓化拐角的方法涉及在圖6B、 7B、8B和9B所示的版圖形狀添加突起，但是將理解，也可以使用其他方法。具體地，例如，可以使用反向光刻技術(shù)作為替代。反向光刻在以下文章中描述可從http://WWW. solid-state, com/display_article/311162/28/ARTCL/none/none/1/Double-exposure-i nverse-1 ithography 獲得白勺 Milanfar> Borodovsky 禾口 Pooriawala 白勺"Double exposure inverse lithography " (11/2007)，以及可從 http: / / www. semiconductor, net/article/ CA6434690. html 獲得的 AaronHand 的"Inverse Lithography Makes New Inroads in RET" (5/1/2007)，這兩篇文章都通過引用并入于此。此外，向版圖形狀添加的突起不必為如圖6B、圖7B、圖8B以及圖9B中所示的矩形。此外，在不限制的情況下，所描述的、暗示的或者通過引用并入到本專利申請背景技術(shù)部分中的任意和所有變形都通過引用具體地并入于此，以幫助表達本發(fā)明的實施例可以借此實現(xiàn)的技術(shù)的廣度。本文所描述的實施例是為了最好地說明本發(fā)明的原理及其實際應(yīng)用，從而使得本領(lǐng)域其他技術(shù)人員能夠針對各種實施例和具有適于所考慮的特定應(yīng)用的修改而理解本發(fā)明。本意是本發(fā)明的范圍由下文權(quán)利要求及它們的等價物限定。
權(quán)利要求
1.一種光刻投影式掩膜組，其包括供在形成集成電路中使用的一個或者多個投影式掩膜，所述投影式掩膜組具有用于限定晶體管的溝道區(qū)域、疊置在所述溝道區(qū)域上的柵極導(dǎo)體以及在所述溝道區(qū)域的縱向相對側(cè)上的第一擴散區(qū)域和第二擴散區(qū)域的形狀，所述第一擴散區(qū)域和第二擴散區(qū)域為第一摻雜類型，并且所述溝道區(qū)域為與所述第一摻雜類型相反的第二摻雜類型，所述第一擴散區(qū)域和第二擴散區(qū)域在電路中分別連接為所述晶體管的第一電流路徑端子和第二電流路徑端子，所述投影式掩膜組包括用于限定所述溝道區(qū)域與所述第一擴散區(qū)域和所述第二擴散區(qū)域的幾何聯(lián)合的第一形狀，以及用于限定所述柵極導(dǎo)體的第二形狀，所述第二形狀橫向地跨越所述第一形狀，所述投影式掩膜組用于以下工藝中，在所述工藝中，在使用所述第二形狀將所述柵極導(dǎo)體施加到所述集成電路之前對所述溝道區(qū)域進行摻雜，并且在施加了所述柵極導(dǎo)體之后對所述第一擴散區(qū)域和所述第二擴散區(qū)域進行摻雜，其中所述第一形狀具有沿著所述第一擴散區(qū)域的長度的、橫向相對的第一縱向邊和第二縱向邊，并且其中所述第一形狀包括在所述第一形狀的所述第一縱向邊上的第一橫向延伸的凹陷，所述第一凹陷具有內(nèi)拐角和外拐角，所述第一凹陷在縱向上相對于所述第二形狀定位，以使得在將所述第一形狀光刻印刷到所述集成電路上期間，所述內(nèi)拐角和所述外拐角中的至少一個將圓化并且至少部分地延伸到所述溝道區(qū)域內(nèi)。
2.根據(jù)權(quán)利要求1所述的光刻投影式掩膜組，其中，所述第一形狀還包括在所述第一形狀的所述第一邊上橫向延伸的第二凹陷，其在縱向上在所述第二形狀的、與所述第二擴散區(qū)域相同的邊上，所述第二凹陷具有與所述第二形狀鄰近的內(nèi)拐角，所述第二凹陷在縱向上足夠接近所述第二形狀定位，從而使得在將所述第一形狀光刻印刷到所述集成電路上期間，所述第二凹陷的所述內(nèi)拐角將圓化以便至少部分地位于所述柵極導(dǎo)體的下面。
3.根據(jù)權(quán)利要求1所述的光刻投影式掩膜組，其中，所述投影式掩膜組還將所述第一擴散區(qū)域作為所述晶體管的源極而連接。
4.根據(jù)權(quán)利要求3所述的光刻投影式掩膜組，其中，所述第一形狀包括無橫向延伸的第二凹陷，所述第二凹陷在縱向上在所述第二形狀的、與所述第二擴散區(qū)域相同的邊上，其中所述第二凹陷在縱向上足夠接近所述第二形狀定位，從而使得在光刻印刷期間，所述第二凹陷的所述內(nèi)拐角將圓化并且至少部分地位于所述柵極導(dǎo)體的下面。
5.根據(jù)權(quán)利要求1-4中任一項所述的光刻投影式掩膜組，其中，所述第一形狀還包括在所述第一形狀的所述第二縱向邊上的第二橫向延伸的凹陷，所述第二凹陷具有內(nèi)拐角和外拐角，所述第二凹陷在縱向上相對于所述第二形狀定位成使得在將所述第一形狀光刻印刷到所述集成電路上期間，所述第二凹陷的所述內(nèi)拐角和所述外拐角中的至少一個將圓化并且至少部分地延伸到所述溝道區(qū)域內(nèi)。
6.根據(jù)權(quán)利要求1-5中任一項所述的光刻投影式掩膜組，其中，所述第一凹陷在縱向上定位在所述第二形狀的、與所述第一擴散區(qū)域相同的邊上，并且所述第一凹陷在縱向上相對于所述第二形狀定位成使得在將所述第一形狀光刻印刷到所述集成電路上期間，所述第一凹陷的所述內(nèi)拐角將圓化并且至少部分地延伸到所述溝道區(qū)域中。
7.根據(jù)權(quán)利要求1-5中任一項所述的光刻投影式掩膜組，其中，所述第一凹陷在縱向上定位于所述第二形狀的、與所述第二擴散區(qū)域相同的邊上，并且所述第一凹陷在縱向上相對于所述第二形狀定位成使得在將所述第一形狀光刻印刷到所述集成電路上期間，所述第一凹陷的所述外拐角將圓化并且至少部分地延伸到所述溝道區(qū)域中。
8.根據(jù)權(quán)利要求1-5中任一項所述的光刻投影式掩膜組，其中，所述第一凹陷在縱向上定位于與所述第二形狀疊置的縱向位置處，從而使得在將所述第一形狀光刻印刷到所述集成電路上期間，所述第一凹陷的所述內(nèi)拐角和所述外拐角兩者都將圓化并且至少部分布置在所述溝道區(qū)域內(nèi)。
9.根據(jù)權(quán)利要求1所述的光刻投影式掩膜組，其中，所述第一凹陷在縱向上相對于所述第二形狀定位成使得在將所述第一形狀光刻印刷到所述集成電路上期間，所述第一凹陷的所述外拐角將圓化并且至少部分地延伸到所述溝道區(qū)域內(nèi)，并且其中所述第一形狀還包括在所述第一形狀的所述第一縱向邊上的橫向延伸的第二凹陷，所述第二凹陷具有內(nèi)拐角和外拐角，所述第二凹陷相對于所述第一凹陷定位成使得所述第二凹陷的所述內(nèi)拐角在橫向上與所述第一凹陷的所述外拐角鄰近，所述第二凹陷在縱向上相對于所述第二形狀定位成使得在將所述第一形狀光刻印刷到所述集成電路上期間，所述第二凹陷的所述內(nèi)拐角將圓化并且至少部分地延伸到所述溝道區(qū)域內(nèi)。
10.一種光刻投影式掩膜組，其包括供在形成集成電路中使用的一個或者多個投影式掩膜，所述投影式掩膜組具有用于限定以下項的形狀第一晶體管和第二晶體管的相應(yīng)第一溝道區(qū)域和第二溝道區(qū)域、分別在所述第一溝道區(qū)域和第二溝道區(qū)域上疊置的第一柵極導(dǎo)體和第二柵極導(dǎo)體、在所述第一溝道區(qū)域的縱向相對側(cè)上的第一擴散子區(qū)域和第二子擴散區(qū)域以及在縱向上在所述第二溝道區(qū)域的、與所述第二擴散子區(qū)域相對的邊上的第三擴散子區(qū)域，所述第一擴散子區(qū)域、第二擴散子區(qū)域和第三擴散子區(qū)域為第一摻雜類型，并且所述第一溝道區(qū)域和第二溝道區(qū)域為與所述第一摻雜類型相反的第二摻雜類型，所述第一擴散區(qū)域和第二擴散區(qū)域在電路中分別連接為所述第一晶體管的第一電流路徑端子和第二電流路徑端子，并且所述第二擴散區(qū)域和第三擴散區(qū)域在電路中分別連接為所述第二晶體管的第一電流路徑端子和第二電流路徑端子，所述投影式掩膜組包括用于限定所述第一溝道區(qū)域和所述第二溝道區(qū)域與所述第一擴散子區(qū)域、所述第二擴散子區(qū)域和所述第三擴散子區(qū)域的幾何聯(lián)合的第一形狀，用于限定所述第一柵極導(dǎo)體的第二形狀，以及用于限定所述第二柵極導(dǎo)體的第三形狀，所述第二形狀和第三形狀都橫向地跨越所述第一形狀，所述投影式掩膜組在以下工藝中使用，在所述工藝中，在使用所述第二形狀和第三形狀將所述第一柵極導(dǎo)體和第二柵極導(dǎo)體施加到所述集成電路之前對所述第一溝道區(qū)域和第二溝道區(qū)域進行摻雜，并且在施加了所述第一柵極導(dǎo)體和所述第二柵極導(dǎo)體之后對所述第一擴散子區(qū)域、第二擴散子區(qū)域和第三擴散子區(qū)域進行摻雜，其中所述第一形狀具有沿著所述第二擴散區(qū)域的長度的、橫向相對的第一邊和第二邊，并且其中所述第一形狀包括在所述第一形狀的所述第一邊上的橫向延伸的凹陷，所述凹陷具有與所述第二形狀鄰近的第一內(nèi)拐角和與所述第三形狀鄰近的第二內(nèi)拐角，所述凹陷的所述第一內(nèi)拐角在縱向上相對于所述第二形狀定位成使得在將所述第一形狀光刻印刷到所述集成電路上期間，所述第一內(nèi)拐角將圓化并且至少部分地延伸到所述第一溝道區(qū)域內(nèi)，并且所述凹陷的所述第二內(nèi)拐角在縱向上相對于所述第三形狀定位成使得在將所述第一形狀光刻印刷到所述集成電路上期間，所述第二內(nèi)拐角將圓化并且至少部分地延伸到所述第二溝道區(qū)域內(nèi)。
11.根據(jù)權(quán)利要求10所述的光刻投影式掩膜組，其中，所述第一形狀還包括在所述第一形狀的所述第一邊上并且在所述第一擴散子區(qū)域內(nèi)橫向延伸的第二凹陷，所述第二凹陷具有與所述第二形狀鄰近的內(nèi)拐角，其中所述第一形狀還包括在所述第一形狀的所述第一邊上并且在所述第三擴散子區(qū)域內(nèi)橫向延伸的第三凹陷，所述第三凹陷具有與所述第三形狀鄰近的內(nèi)拐角，所述第二凹陷的所述內(nèi)拐角在縱向上定位成足夠接近所述第二形狀，從而使得在將所述第一形狀光刻印刷到所述集成電路上期間，所述第二凹陷的所述內(nèi)拐角將圓化以便至少部分地延伸到所述第一溝道區(qū)域中，并且所述第三凹陷的所述內(nèi)拐角在縱向上定位成足夠接近所述第三形狀，從而使得在將所述第一形狀光刻印刷到所述集成電路上期間，所述第三凹陷的所述內(nèi)拐角將圓化以便至少部分地延伸到所述第二溝道區(qū)域中。
12.根據(jù)權(quán)利要求10所述的光刻投影式掩膜組，其中，所述第一形狀包括在所述第一擴散子區(qū)域和所述第三擴散子區(qū)域之內(nèi)的無橫向延伸的第二凹陷，所述第二凹陷被定位成在縱向上接近所述第二形狀和第三形狀之一，從而使得在光刻印刷期間，所述第二凹陷的內(nèi)拐角將圓化以便至少部分地延伸到所述溝道區(qū)域之一中。
13.根據(jù)權(quán)利要求12所述的光刻投影式掩膜組，其中，所述投影式掩膜組還包括將所述第二擴散子區(qū)域作為所述第一晶體管和所述第二晶體管兩者的共享源極而連接的形狀。
14.根據(jù)權(quán)利要求10-13中任一項所述的光刻投影式掩膜組，其中，所述第一形狀還包括在所述第一形狀的所述第二邊上的又一橫向延伸的凹陷，所述又一凹陷具有與所述第二形狀鄰近的第三內(nèi)拐角和與所述第三形狀鄰近的第四內(nèi)拐角，所述第三內(nèi)拐角在縱向上相對于所述第二形狀定位成使得在將所述第一形狀光刻印刷到所述集成電路上期間，所述第三內(nèi)拐角將圓化并且至少部分地延伸到所述第一溝道區(qū)域中，并且所述第四內(nèi)拐角在縱向上相對于所述第三形狀定位成使得在將所述第一形狀光刻印刷到所述集成電路上期間，所述第四內(nèi)拐角將圓化并且至少部分地延伸到所述第二溝道區(qū)域中。
15.—種制品，其包括計算機可讀存儲介質(zhì)，所述計算機可讀存儲介質(zhì)在其上存儲有光刻投影式掩膜組形狀的計算機可讀限定，其用于限定將使用所述投影式掩膜組在集成電路上形成的特征，其中所述特征包括晶體管的溝道區(qū)域、在所述溝道區(qū)域上疊置的柵極導(dǎo)體以及在所述溝道區(qū)域的縱向相對側(cè)上的第一擴散區(qū)域和第二擴散區(qū)域，所述第一擴散區(qū)域和所述第二擴散區(qū)域為第一摻雜類型，并且所述溝道區(qū)域為與所述第一摻雜類型相反的第二摻雜類型，所述第一擴散區(qū)域和第二擴散區(qū)域在電路中分別連接為所述晶體管的第一電流路徑端子和第二電流路徑端子，所述形狀包括用于限定所述溝道區(qū)域與所述第一擴散區(qū)域和所述第二擴散區(qū)域的幾何聯(lián)合的第一形狀，以及用于限定所述柵極導(dǎo)體的第二形狀，所述第二形狀橫向地跨越所述第一形狀，所述形狀在以下工藝中使用，在所述工藝中，在使用所述第二形狀將所述柵極導(dǎo)體施加到所述集成電路之前對所述溝道區(qū)域進行摻雜，并且在施加了所述柵極導(dǎo)體之后對所述第一擴散區(qū)域和所述第二擴散區(qū)域進行摻雜，其中所述第一形狀具有沿著所述第一擴散區(qū)域的長度的、橫向相對的第一邊和第二邊，并且其中所述第一形狀包括在所述第一形狀的所述第一縱向邊上的橫向延伸的第一凹陷，所述第一凹陷具有內(nèi)拐角和外拐角，所述第一凹陷在縱向上相對于所述第二形狀定位成使得在將所述第一形狀光刻印刷到所述集成電路上期間，所述內(nèi)拐角和所述外拐角中的至少一個將圓化并且至少部分地延伸到所述溝道區(qū)域內(nèi)。
16.一種制品，其包括計算機可讀存儲介質(zhì)，所述計算機可讀存儲介質(zhì)在其上存儲有光刻投影式掩膜組的形狀的計算機可讀限定，其用于限定將使用所述投影式掩膜組在集成電路上形成的特征，其中所述特征包括第一晶體管和第二晶體管的相應(yīng)第一溝道區(qū)域和第二溝道區(qū)域、分別在所述第一溝道區(qū)域和第二溝道區(qū)域上疊置的第一柵極導(dǎo)體和第二柵極導(dǎo)體、在所述第一溝道區(qū)域的縱向相對側(cè)上的第一擴散子區(qū)域和第二子擴散區(qū)域以及在所述第二溝道區(qū)域的、在縱向上與所述第二擴散子區(qū)域相對的邊上的第三擴散子區(qū)域，所述第一擴散子區(qū)域、所述第二擴散子區(qū)域和所述第三擴散子區(qū)域為第一摻雜類型，并且所述第一溝道區(qū)域和所述第二溝道區(qū)域為與所述第一摻雜類型相反的第二摻雜類型，所述第一擴散子區(qū)域和第二擴散子區(qū)域在電路中分別連接為所述第一晶體管的第一電流路徑端子和第二電流路徑端子，并且所述述第二擴散子區(qū)域和所述第三擴散子區(qū)域在電路中分別連接為所述第二晶體管的第一電流路徑端子和第二電流路徑端子，所述形狀包括用于限定所述第一溝道區(qū)域和所述第二溝道區(qū)域與所述第一擴散子區(qū)域、所述第二擴散子區(qū)域和所述第三擴散子區(qū)域的幾何聯(lián)合的第一形狀，用于限定所述第一柵極導(dǎo)體的第二形狀，以及用于限定所述第二柵極導(dǎo)體的第三形狀，所述第二形狀和第三形狀橫向地跨越所述第一形狀，所述形狀在以下工藝中使用，在所述工藝中，在使用所述第二形狀和第三形狀將所述第一柵極導(dǎo)體和所述第二柵極導(dǎo)體施加到所述集成電路之前對所述第一溝道區(qū)域和所述第二溝道區(qū)域進行摻雜，并且在施加了所述第一柵極導(dǎo)體和所述第二柵極導(dǎo)體之后對所述第一擴散子區(qū)域、所述第二擴散子區(qū)域和所述第三擴散子區(qū)域進行摻雜，其中所述第一形狀具有沿著所述第二擴散子區(qū)域的長度的、橫向相對的第一邊和第二邊，并且其中所述第一形狀包括在所述第一形狀的所述第一邊上橫向延伸的凹陷，所述凹陷具有與所述第二形狀鄰近的第一內(nèi)拐角和與所述第三形狀鄰近的第二內(nèi)拐角，所述凹陷的所述第一內(nèi)拐角相對于所述第二形狀在縱向上定位成使得在將所述第一形狀光刻印刷到所述集成電路上期間，所述第一內(nèi)拐角將圓化并且至少部分地延伸到所述第一溝道區(qū)域內(nèi)，并且所述凹陷的所述第二內(nèi)拐角相對于所述第三形狀在縱向上定位成使得在將所述第一形狀光刻印刷到所述集成電路上期間，所述第二內(nèi)拐角將圓化并且至少部分地延伸到所述第二溝道區(qū)域內(nèi)。
17.一種用于修訂電路設(shè)計的版圖的方法，所述方法用于在形成光刻投影式掩膜組的過程中使用，所述光刻投影式掩膜組用于在制造集成電路中使用，所述方法由具有處理器和存儲器的計算機系統(tǒng)使用，所述方法包括以下步驟所述計算機系統(tǒng)在版圖中標識具有用于在所述集成電路上限定源極擴散區(qū)域和漏極擴散區(qū)域以及疊置在溝道區(qū)域上的柵極導(dǎo)體的形狀的對象晶體管，對于所述對象晶體管而言，在所述源極擴散區(qū)域和所述漏極擴散區(qū)域分別與所述溝道區(qū)域相交處，所述源極擴散區(qū)域不比所述漏極擴散區(qū)域?qū)?，所述版圖包括用于限定所述對象晶體管的至少所述源極擴散區(qū)域的第一形狀，和用于限定所述晶體管的至少所述柵極導(dǎo)體的第二形狀；以及所述計算機系統(tǒng)向所述第一形狀添加橫向延伸的突起，所述突起至少具有至少一部分，所述至少一部分在縱向上在所述柵極導(dǎo)體的、與所述源極擴散區(qū)域的相同的邊上，所述突起具有以下內(nèi)拐角，所述內(nèi)拐角在縱向上相對于所述柵極導(dǎo)體定位成使得在將所述突起光刻印刷到所述集成電路上期間，所述拐角將圓化并且至少部分延伸到所述溝道區(qū)域內(nèi)。
18.一種用于修訂電路設(shè)計的版圖的方法，所述方法用于在形成光刻投影式掩膜組的過程中使用，所述光刻投影式掩膜組用于在制造集成電路中使用，所述方法由具有處理器和存儲器的計算機系統(tǒng)使用，所述方法包括以下步驟所述計算機系統(tǒng)在版圖中標識具有用于在所述集成電路上限定源極擴散區(qū)域和漏極擴散區(qū)域以及疊置在溝道區(qū)域上的柵極導(dǎo)體的形狀的對象晶體管，對于所述對象晶體管而言，在所述源極擴散區(qū)域和所述漏極擴散區(qū)域分別與所述溝道區(qū)域相交處，所述源極擴散區(qū)域不比所述漏極擴散區(qū)域?qū)?，所述版圖包括用于限定所述對象晶體管的至少所述漏極擴散區(qū)域的第一形狀，和用于限定所述晶體管的至少所述柵極導(dǎo)體的第二形狀；以及所述計算機系統(tǒng)向所述第一形狀添加橫向切入的切口，所述切口具有至少部分，所述部分在縱向上在所述柵極導(dǎo)體的、與所述漏極擴散區(qū)域的相同的邊上，所述切口具有如下外拐角，所述外拐角在縱向上相對于所述柵極導(dǎo)體定位成使得在將所述切口光刻印刷到所述集成電路上期間，所述拐角將圓化并且至少部分延伸到所述溝道區(qū)域內(nèi)。
19.一種集成電路，其包括晶體管的溝道區(qū)域、疊置在所述溝道區(qū)域上的柵極導(dǎo)體、以及在所述溝道區(qū)域的縱向相對側(cè)上的第一擴散區(qū)域和第二擴散區(qū)域，所述第一擴散區(qū)域和所述第二擴散區(qū)域為第一摻雜類型，并且所述溝道區(qū)域為與所述第一摻雜類型相反的第二摻雜類型，所述第一擴散區(qū)域和第二擴散區(qū)域在電路中分別連接為所述晶體管的第一電流路徑端子和第二電流路徑端子，其中所述溝道區(qū)域在所述溝道區(qū)域與所述第一擴散區(qū)域相交的縱向位置LO處具有第一橫向?qū)挾?，在所述溝道區(qū)域與所述第二擴散區(qū)域相交的縱向位置L2處具有第二橫向?qū)挾龋⑶以谒鰷系绤^(qū)域內(nèi)的縱向位置Ll處具有橫向?qū)挾萕1，所述寬度Wl比所述第一寬度和第二寬度兩者都小。
20.根據(jù)權(quán)利要求19所述的集成電路，其中所述溝道區(qū)域具有沿著所述溝道區(qū)域的長度的、橫向相對的第一邊和第二邊，并且其中兩個邊從所述縱向位置LO處向所述縱向位置Ll處朝向彼此變窄。
21.一種用于對電路設(shè)計進行布圖的方法，所述電路設(shè)計規(guī)定具有源極節(jié)點、漏極節(jié)點和柵極節(jié)點的晶體管，所述方法在具有處理器和存儲器的計算機系統(tǒng)上使用，包括以下步驟所述計算機系統(tǒng)以在柵極導(dǎo)體的縱向相對側(cè)上限定第一擴散區(qū)域和第二擴散區(qū)域的方式對所述電路進行布圖，所述第一擴散區(qū)域具有大于所述第二擴散區(qū)域的寬度；以及所述計算機系統(tǒng)確定所述擴散區(qū)域中的哪個具有較大寬度；以及所述計算機系統(tǒng)基于在確定步驟中做出的確定，以將具有較大寬度的所述擴散區(qū)域連接為所述晶體管的所述源極的方式對電路互連進行布圖。
全文摘要
本發(fā)明包括與用于集成電路的布圖和投影式掩膜，其中，晶體管的擴散形狀包括在橫向相對的一個或者兩個邊上的橫向延伸的凹陷，該凹陷具有內(nèi)拐角和外拐角，這兩個拐角中的至少一個在縱向上相對于柵極導(dǎo)體定位成使得在將擴散形狀光刻印刷到集成電路上期間，拐角將圓化并且和至少部分地延伸到溝道區(qū)域中。本發(fā)明還包括針對以下的多個方面用于引入這種凹陷的系統(tǒng)和方法，以及具有非矩形溝道區(qū)域的集成電路器件，該溝道區(qū)域在其與源極區(qū)域相交處比在柵極之下的其他縱向位置處寬。
文檔編號H01L21/266GK102365740SQ200980158366
公開日2012年2月29日 申請日期2009年10月29日 優(yōu)先權(quán)日2009年1月27日
發(fā)明者V·莫羅茨, 崔文綱, 林錫偉 申請人:新思科技有限公司