專利名稱：接觸形成方法、半導體裝置的制造方法以及半導體裝置的制作方法
技術領域：
本發(fā)明，涉及被廣泛使用在IC、LSI等上的MIS型半導體裝置，尤其涉及源極 區(qū)域、漏極區(qū)域中的高濃度Si部和金屬硅化物的低阻值的接觸形成。
背景技術：
在半導體裝置中，非常希望提高其動作頻率、提高其性能。但是，在半導體裝 置中，在電流主要流經(jīng)的2個主電極之間的串聯(lián)電阻，妨礙了性能的提高。該串聯(lián)電阻 的主要成因，例如是源極區(qū)域、漏極區(qū)域中的高濃度Si(硅)層和金屬硅化物的接觸電 阻。在 2007 年版的 ITRS (International Technology Roadmap for Semiconductors,國際半導 體技術藍圖)提供的性能預測中，揭示現(xiàn)有的接觸電阻率為1Χ10_7Ωαη2，揭示2010年 的預測值為7.0X 10_8 Ω cm2。但是，現(xiàn)狀是接觸電阻的低電阻化的制造方法尚未確立。有關必須減小接觸電阻的內容記載在非專利文獻1中。圖1表示的是MIS (Metal Insulator Semiconductor，金屬絕緣體半導體)晶體管中
的飽和電流的接觸電阻率依存性?？芍佑|電阻率為現(xiàn)有技術提供的ΙΧΙ ΤΩαη2時， 僅能取出相對晶體管的固有能力35%左右的能力。公知的，高濃度Si層和金屬硅化物的接觸電阻Rc，用下式(1)表示。
χ J4^Iim" or mP^ ( ΦΒ
Rc00 exP；--1
I h W" or P力(!)但在公式(1)中，Rc為高濃度Si層和金屬 金屬硅化物的接觸電阻，為高 濃度Si層和金屬·金屬硅化物的功函數(shù)差，mn為電子的有效質量，mp為空穴的有效質 量，η為η+區(qū)域中的電子密度，ρ為ρ+區(qū)域內的空穴密度，^s為硅的介電常數(shù)，h為普 朗克常數(shù)。從公式(1)中能夠明顯看出，作為降低接觸電阻Re的方法，本質上就是減小高 濃度Si層和金屬硅化物的功函數(shù)差，最大化高濃度Si層的雜質濃度。非專禾Ij文獻 1 Tadahiro Ohmi，Akinobu Teramoto, Rihito Kuroda，and Naoto Miyamoto, “Revolutional Progress of Silicon Technologies Exhibiting Very High Speed Performance Over a 50—GHz Clock Rate”，IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL.54, NO.6, pp.1471-1477, June 2007非專利文獻2:熊巳創(chuàng)、進藤亙、本藤哲史、大見忠弘，《利用低能量離子照射 形成硅薄膜時生成的摻雜物(As，P, Sb，B)的惰性化》，電子信息通信學會技術研究報 告，Vol.99、No.231,硅材料及器件，ED99-97，SDM99-71，ICD99-79，pp.97、1999 年(熊巳創(chuàng)、進藤亙、本藤哲史、大見忠弘、「低工才、> ￥ 4才 >照射f用0 t ν V 二 >薄膜形成時C生C 3 K— " >卜(As，P, Sb，B) 不活性化」、電子情報通信學會技術研究報告、Vol.99、No.231、* 'J 二 >材料·〒)”卞、ED99-97，SDM99-71， ICD99-79, pp.97, 1999 年)

發(fā)明內容
但是，對于ρ型MOS (Metal Oxide Semiconductor)晶體管，在現(xiàn)有的工序中，存
在以下問題(參照非專利文獻2)由于因半導體裝置制造時的離子照射而產(chǎn)生的等離子 損傷，使用在高濃度Si層的B (硼)容易惰性化。這是因為，如圖2所示，對于共價結 合的Si，B是3價原子而原本共價鍵的半鍵就少一個，并且因原子半徑比Si小而原子間 距離變大，導致共價結合的庫倫力變弱。因此在現(xiàn)有技術中，對于高濃度Si層，即使利用功函數(shù)差小的金屬硅化物，也 會因無法避免高濃度Si區(qū)域的惰性化而不能最大化高濃度Si層的雜質濃度。因此，在現(xiàn) 有技術中減小接觸的電阻率非常困難。另外，伴隨著半導體裝置的微型化，力求源極區(qū)域、漏極區(qū)域的高濃度Si層擴 展、接合深度極淺化。這里，在進行硅化物化時，對于硅消耗量多的金屬材料，有可能 因硅化物形成而使得高濃度Si層全部被硅化物化，接合被破壞。因此，在現(xiàn)有技術中， 高濃度Si層擴展、接合深度極淺化變得非常困難。因此，本發(fā)明的課題旨在提供一種能夠將由接觸區(qū)域的高濃度雜質層的等離子 體損傷所產(chǎn)生的雜質惰性化減到最小限度，增大雜質濃度的接觸形成方法。本發(fā)明的其他課題旨在提供一種由金屬相對Si多的金屬硅化物所形成低電阻率 的接觸的半導體裝置。本發(fā)明的第1實施例提供一種接觸形成方法，是面向半導體裝置的源極區(qū)域、 漏極區(qū)域的接觸形成方法，在進行以形成高濃度Si層的離子注入后，不進行熱處理，生 成接觸用的金屬膜，通過之后的熱處理進行高濃度Si層的活性化和硅化物化其中的一種 或兩種處理。本發(fā)明第2實施例提供一種半導體裝置的制造方法，包括向應成為半導體裝 置的ρ型或η型接觸區(qū)域的Si層部分離子注入ρ型或η型雜質的工序；和在該離子注入 工序后，不進行使注入的離子活性化的熱處理，在所述接觸區(qū)域表面形成接觸用的金屬 膜的工序；和通過加熱使所述金屬膜的金屬與所述Si層部分反應，形成所述金屬的硅化 物的工序。本發(fā)明第3實施例提供一種半導體裝置的制造方法，包括向應成為半導體裝 置的P型或η型接觸區(qū)域的Si層部分離子注入ρ型或η型雜質，使該Si層部分的表面非 結晶化的工序；和在所述非結晶Si部分表面形成接觸用金屬膜的工序；和通過加熱使所 述金屬膜的金屬與所述非結晶Si部分反應，形成所述金屬的硅化物的工序。在上述第1至第3實施例中，所述接觸用金屬膜的金屬，最好選用形成的硅化 物相對所述高濃度Si層或Si層，功函數(shù)差在0.3eV以下的金屬，理想的是鈀、鈷、鎳、 銠、錸、鋨、銥、鉬、及金中的至少一種。在上述第1至第3實施例中，最好進一步包括通過所述金屬膜形成后的熱處理， 使所述注入的離子活性化的工序。此時，形成所述硅化物的工序和所述活性化工序最好 同時進行。
另外，所 述接觸區(qū)域可以為場效應晶體管的源極區(qū)域或漏極區(qū)域。進一步地， 所述接觸區(qū)域最好為P型區(qū)域，離子注入到所述接觸區(qū)域的P型雜質最好為硼，所述金屬 最好為鈀。本發(fā)明第4實施例提供一種半導體裝置，包括由Si構成的源極區(qū)域、漏極區(qū) 域，面向所述源極區(qū)域及漏極區(qū)域中的至少一個區(qū)域的接觸部分含有規(guī)定的金屬的硅化 物，作為形成所述硅化物的所述金屬，采用的是所述硅化物的組成中相對Si所述金屬占 大部分的金屬。在上述半導體裝置中，最好所述規(guī)定金屬為鈀，所述硅化物為Pd2Si的(104)面。通過本發(fā)明，能夠避免接觸部分的高濃度雜質區(qū)域的惰性化，提高雜質濃度， 從而能夠減小接觸的電阻率。另外，通過本發(fā)明，在硅化物化時，由于使用了硅Si消耗量少的鈀，因此能夠 防止因硅化物形成導致的接合破壞，實現(xiàn)源極區(qū)域、漏極區(qū)域的高濃度Si層擴展、接合 深度極淺化、半導體裝置微型化。


圖1為表示MIS晶體管中的飽和電流的接觸電阻率依存性的圖。圖2為硅結晶的示意圖和說明有關庫倫力的圖。圖3為表示在Si(IOO)面上形成鈀膜，以不同溫度進行熱處理、硅化物化時 的X射線衍射的倒易空間映射圖像的圖。圖4為表示在Si(IlO)面上形成鈀膜，以不同溫度進行熱處理、硅化物化時 的X射線衍射的倒易空間映射圖像的圖。圖5為表示在Si(551)面上形成鈀膜，以不同溫度進行熱處理、硅化物化時 的X射線衍射的倒易空間映射圖像的圖。圖6為本發(fā)明第1實施中的由淺槽隔離造成的元素分離、2層布線以及化學 機械拋光的CMOS的示意圖。圖7為對為得到圖6的CMOS的制造工序的一部分進行說明的圖。圖8為對圖7中的其余制造工序進行說明的圖。圖9為本發(fā)明第2實施例中的接觸電阻率評價用的開爾文電阻的示意圖。圖10為表示本發(fā)明第2實施例中的接觸電阻評價用的開爾文電阻的電流-電 壓特性的圖。圖11為表示利用現(xiàn)有制造方法制造的開爾文電阻的電流-電壓特性的圖。
具體實施例方式在近年來的半導體裝置中，由于連接主電極間的高濃度層區(qū)域及接觸區(qū)域的串 聯(lián)電阻，實現(xiàn)電流驅動能力的高性能化變得十分困難。這是因為在利用等離子體技術的 半導體裝置的制造中，由于等離子體所帶來的離子損傷等的影響，引起高濃度層的雜質 惰性化，因而串聯(lián)電阻會增大。另外，為降低接觸區(qū)域的電阻，必須減小硅Si和金屬硅 化物之間的功函數(shù)差。進而，在半導體裝置的微型化中，希望使用硅的消耗量相對于用在接觸區(qū)域的金屬硅化物要少，構成為金屬相對硅要多的金屬材料。在以下說明的本發(fā)明的實施例中，為形成相對高濃度Si層功函數(shù)差小，且構成 為金屬相對Si多的金屬硅化物，采用了適當?shù)慕佑|材料，進而進行抑制高濃度層的雜質 惰性化的工序。第1實施例在圖3 圖5中，表示的是Si(IOO)面、Si(IlO)面、Si(551)面上分別形成鈀 膜，以不同溫度進行熱處理、硅化物化時的X射線衍射的倒易空間映射圖像的圖。在圖 3 圖5的任意一幅圖中 ，可以看出，隨著溫度的升高，形成了構成為金屬相對Si多的 Pd2Si,另外，面方位從(001)面變化到(401)面。和此時的ρ型Si的功函數(shù)差(單位為 eV)見表1?？梢钥闯?，通過實現(xiàn)Pd2Si的(401)面，無論Si的哪個面方位，都能夠實現(xiàn) 實質上0.3eV以下的功函數(shù)差。表1
__as-depo 300°C__400°C 500°C 600°C
PdPd2SiPd2Si Pd2Si Pd2Si
(100) 0 299ev Q.341eV 0.340eV 0.300eV 0.290eV
Pd Pd+ Pd2Si Pd2Si Pd2Si Pd2Si (110) 0.306eV 0.347eV 0.342eV 0.343eV 0.302eV
Pd Pd+ Pd2Si Pd2Si Pd2Si Pd2Si (551 ) 10.302eV 0.347eV 0.341eV 0.341eV 0.287eV圖6表示本發(fā)明第1實施例的由淺槽隔離(STI Shallow Trench Isolation)造成的 元素分離、2層布線以及化學機械拋光(CMP Chemical Mechanical Polishing)的CMOS
的示意圖。利用圖7及圖8說明為得到圖6的構造的制造工序。首先，參照圖7，形成由和現(xiàn)有方法相同的STI構造造成的元素分離區(qū)域1，形 成η阱(nWell)2、ρ阱(pwell)3，并進行活性化。之后，形成2nm硅氧化膜作為柵絕緣 膜4。進而，由多晶硅形成柵電極5。然后，向η阱2離子注入6 XlO15Cm2的硼，向ρ阱3離子注入6 X IO15Cm2的磷， 形成20mn的高濃度區(qū)域6(ρ+區(qū)域)、7(11+區(qū)域)，以相對η阱2形成ρ+區(qū)域6，相對ρ 阱3形成η+區(qū)域7。此狀態(tài)的示意圖如圖7所示。在現(xiàn)有方法中，在此進行使高濃度區(qū)域6、7活性化的熱處理。但是，在本發(fā)明 的工序中，在此不進行熱處理，通過CVD (Chemical Vapor Deposition，化學氣相沉積)沉
積氧化膜，進行刻蝕，由此形成圖8所示的側壁8。側壁8形成后，形成20nm的鈀膜， 作為面向高濃度區(qū)域6、7及柵電極5的接觸用金屬。在本實施例中，此處在550°C的氮氣環(huán)境中進行1個小時的加熱處理，不僅實現(xiàn) 了硅化物化(形成接觸用硅化物層9)，也同時實現(xiàn)了之前未進行的高濃度層6、7的活性化。由于是低溫下的 熱處理，因此能夠抑制高濃度區(qū)域的擴散。此時Pd2Si,消耗襯底 僅13.6nm的高濃度層6、7的硅并進行硅化物化。該狀態(tài)的示意圖如圖8所示。然后，與現(xiàn)有方法同樣地，除去未反應金屬部分10，如圖6所示形成層間絕緣 膜11、12，形成接觸孔，同時用鋁形成電極13、以及布線14，從而制造完成。在圖6 中，高濃度層6及7中的一方為源極(S)，高濃度層6及7中的另一方為漏極(D)。如上所述，進行高濃度層形成用的離子注入之后，不進行雜質活性化的熱處 理，形成金屬膜；之后，通過進行熱處理，同時進行由雜質活性化導致的高濃度Si 層的形成和金屬硅化物的形成。由此形成了功函數(shù)差在0.3eV以下，接觸電阻率為 8.0 X IO"10 Ω cm2 的晶體管。第2實施例圖9表示的是本發(fā)明第2實施例的接觸電阻率評價用的開爾文電阻的示意圖。 向Si(IOO)面的單元區(qū)域31離子注入6X IO15Cm2的硼，形成高濃度ρ區(qū)域32之后，不進 行熱處理，形成層間絕緣膜33。接著，在層間絕緣膜33上形成使接觸區(qū)域露出的接觸 孔34。之后，形成20nm的鈀膜作為金屬膜，在氮氣環(huán)境中以550°C進行3個小時的熱處 理，由此形成由雜質活性化導致的高濃度Si層32和金屬硅化物35。此時，形成的金屬 硅化物35，形成了構成為金屬相對Si多的Pd2Si,膜厚度為14nm，其面方位為(104)面， 與ρ型Si的功函數(shù)差在0.3eV以下。之后，用鋁形成電極、布線36，從而制造完成。圖10表示的是本發(fā)明第2實施例的接觸電阻率評價用的開爾文電阻的電流_電 壓特性。圖11表示的是通過現(xiàn)有技術，在進行離子注入后進行熱處理，形成高濃度Si層 后，形成層間絕緣膜以及形成接觸區(qū)域的，之后形成金屬膜，再次通過熱處理使金屬膜 硅化物化時的開爾文電阻的電流-電壓特性。由于將金屬成膜壓力設為高壓，降低了濺 射成膜時的等離子損傷，從而能夠抑制高濃度Si區(qū)域的惰性化，在一定程度上減小電阻率。另一方面，在第2實施例中，通過在金屬膜成膜之后進行雜質活性化，從而使 因濺射成膜產(chǎn)生的等離子損傷最小化，另外，通過在離子注入后的非晶質的Si上形成金 屬膜，因熱處理而硅化物化，從而使得硅化物化容易進行。因此，與圖11相比電阻率更 小，能夠實現(xiàn)8.0X 10, Qcm2這樣的低接觸電阻率。此時，硅的面方位不只是(100)面，(110)、(551)面等任意面方位都可以。另 夕卜，此時，金屬也可以不只是鈀，鈷、鎳、銠、錸、鋨、銥、鉬、金中的至少一種，形 成的硅化物相對高濃度層功函數(shù)差在0.3eV以下的金屬材料都可以。另外，向應成為接觸區(qū)域的硅部分離子注入ρ型或η型雜質時，該硅部分的表面 出現(xiàn)非結晶化?，F(xiàn)有技術中，在這之后通過熱處理活性化離子時，非結晶表面結晶化， 從而在結晶化的硅表面附著硅化物用的金屬。但是，由于本發(fā)明中被非結晶化的硅表面 形成有硅化物用的金屬膜，因此金屬和非結晶硅部分反應，形成該金屬的硅化物。其結 果，使得硅化物的形成變得容易，能夠得到更低的接觸電阻率。以上，參照多個實施例對本發(fā)明進行了說明，但本發(fā)明并非限定于上述實施 例。對于本發(fā)明的構成和詳細，本領域技術人員可以在權利要求書所記載的本發(fā)明的思 想、范圍內，能夠理解到的各種變更。例如，高濃度層的活性化及硅化物化，至少進行一個也可以，兩個都進行時也不限于同時，分別進行也可以。

本申請，以2008年5月16日申請的日本申請?zhí)仡?008-129692為基礎要求優(yōu)先 權，其公開內容全部收錄在此。
權利要求
1.一種接觸形成方法，是面向半導體裝置的源極區(qū)域、漏極區(qū)域的接觸形成方法， 其特征在于，在進行了以形成高濃度幻層的離子注入后，不進行熱處理，生成接觸用的金屬膜， 通過之后的熱處理進行高濃度&層的活性化以及硅化物化中的一種處理或兩種處理。
2.根據(jù)權利要求1所述的接觸形成方法，其特征在于，所述接觸用的金屬膜的金屬， 為形成的硅化物相對所述高濃度幻層功函數(shù)差在0.3eV以下的金屬。
3.根據(jù)權利要求1所述的接觸形成方法，其特征在于，所述接觸用的金屬膜的金屬， 為鈀、鈷、鎳、銠、錸、鋨、銥、鉬、及金中的至少一種。
4.一種半導體裝置的制造方法，其特征在于，包括向應成為半導體裝置的ρ型或η型接觸區(qū)域的幻層部分離子注入ρ型或η型雜質的 工序；和在該離子注入工序后，不進行使注入的離子活性化的熱處理，在所述接觸區(qū)域表面 形成接觸用的金屬膜的工序；和通過加熱使所述金屬膜與所述幻層部分反應，形成所述金屬的硅化物的工序。
5.—種半導體裝置的制造方法，其特征在于，包括向應成為半導體裝置的ρ型或η型接觸區(qū)域的幻層部分離子注入ρ型或η型雜質， 使該幻層部分的表面非結晶化的工序；和在非結晶幻部分表面形成接觸用的金屬膜的工序；和通過加熱使所述金屬膜的金屬與所述非結晶幻部分反應，形成所述金屬的硅化物的工序。
6.根據(jù)權利要求4或5所述的半導體裝置的制造方法，其特征在于，進一步包括通 過所述金屬膜形成后的熱處理，使因所述離子注入而被注入的離子活性化的工序。
7.根據(jù)權利要求4所述的半導體裝置的制造方法，其特征在于，形成所述硅化物的工 序和所述活性化的工序同時進行。
8.根據(jù)權利要求4或5所述的半導體裝置的制造方法，其特征在于，所述接觸區(qū)域為 場效應晶體管的源極或漏極區(qū)域。
9.根據(jù)權利要求4或5所述的半導體裝置的制造方法，其特征在于，所述接觸用的金 屬膜的金屬，為形成的硅化物相對應為所述ρ型或η型接觸區(qū)域的&層部分，功函數(shù)差 在(0.3eV以下的金屬。
10.根據(jù)權利要求4或5所述的半導體裝置的制造方法，其特征在于，所述接觸用的 金屬膜的金屬，為鈀、鈷、鎳、銠、錸、鋨、銥、鉬、及金中的至少一種。
11.根據(jù)權利要求4或5所述的半導體裝置的制造方法，其特征在于，所述接觸區(qū)域 為ρ型區(qū)域。
12.根據(jù)權利要求11所述的半導體裝置的制造方法，其特征在于，向所述接觸區(qū)域離 子注入的ρ型雜質為硼。
13.根據(jù)權利要求4或5所述的半導體裝置的制造方法，其特征在于，所述金屬為鈀。
14.一種半導體裝置，包括由幻構成的源極區(qū)域、漏極區(qū)域，面向所述源極區(qū)域及漏 極區(qū)域中的至少一個區(qū)域的接觸部分含有規(guī)定的金屬的硅化物，其特征在于，形成所述硅化物的所述金屬，為所述硅化物的組成中所述金屬相對幻多的金屬。
15.根據(jù)權利要求14所述的半導體裝置，其特征在于，所述規(guī)定的金屬為鈀。
16.根據(jù)權利要求14所述的半導體裝置，其特征在于，所述規(guī)定的金屬為鈀，所述硅 化物為Pd2Si的(104)面。
全文摘要
包括向應為半導體裝置的p型或n型接觸區(qū)域的Si層部分離子注入p型或n型的雜質的工序；和離子注入工序后，不進行使注入的離子活性化的熱處理，在所述接觸區(qū)域表面形成接觸用的金屬膜的工序；和通過加熱使所述金屬膜的金屬與所述Si層部分反應，形成所述金屬的硅化物的工序。另外，最好同時進行形成所述硅化物的工序和通過所述金屬膜形成后的熱處理使所述注入的離子活性化的工序。
文檔編號H01L29/417GK102027582SQ20098011694
公開日2011年4月20日 申請日期2009年4月17日 優(yōu)先權日2008年5月16日
發(fā)明者大見忠弘, 寺本章伸, 田中宏明, 磯貝達典 申請人:國立大學法人東北大學, 財團法人國際科學振興財團