專利名稱：半導(dǎo)體組件以及制造方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及電子裝置，并且更具體地涉及半導(dǎo)體組件及其制造。
背景技術(shù)：
金屬氧化物半導(dǎo)體場效應(yīng)晶體管("MOSFET")是常見類型的功率開關(guān)器件。 MOSFET器件包括源區(qū)、漏區(qū)、在源區(qū)與漏區(qū)之間延伸的溝道區(qū)、以及提供在溝道區(qū)附近的柵 極結(jié)構(gòu)。柵極結(jié)構(gòu)包括導(dǎo)電的柵電極層，該柵電極層布置為鄰近溝道區(qū)并且由薄的電介質(zhì) 層與該溝道區(qū)分隔。當(dāng)將足夠強度的電壓施加于柵極結(jié)構(gòu)以將MOSFET器件置于導(dǎo)通狀態(tài) 時，在源區(qū)與漏區(qū)之間形成導(dǎo)電的溝道區(qū)，由此允許電流流過該器件。當(dāng)施加于柵極的電壓 不足以使溝道形成時，電流不流動并且MOSFET器件處于截止?fàn)顟B(tài)。 在過去，半導(dǎo)體工業(yè)使用各種不同的器件結(jié)構(gòu)和方法來形成MOSFET。 一種垂直功 率MOSFET的特定結(jié)構(gòu)使用形成于MOSFET的有源區(qū)中的溝槽。所述溝槽的一部分被用作晶 體管的柵極區(qū)。這些晶體管中的一些晶體管還具有幫助降低晶體管的柵到漏電容的屏蔽導(dǎo) 體。晶體管的在有源區(qū)外部的另一部分通常被稱為晶體管的終止區(qū)。通常，兩個不同的導(dǎo) 體形成于終止區(qū)中，以便與晶體管的柵極和屏蔽電極進行電接觸。這兩個導(dǎo)體通常覆在彼 此上面而形成作為在終止區(qū)之內(nèi)的襯底表面上的兩個導(dǎo)體疊層。然而，這種結(jié)構(gòu)通常有較 高的堆疊高度，這使得難以可靠地制造它們并且具有高制造成本。 因此，具有如下的半導(dǎo)體組件和用于形成該半導(dǎo)體組件的方法將是有利的，即該 方法帶來更好的工藝控制和更低成本，并且?guī)砀偷臇艠O和屏蔽導(dǎo)體的電阻。更為有利 的是，可以成本高效地制造半導(dǎo)體組件。


閱讀了以下結(jié)合附圖的詳細(xì)描述后將會更好地理解本發(fā)明，在附圖中類似的附圖 標(biāo)記指示類似的元件，并且在附圖中 圖1是根據(jù)本發(fā)明實施例的在制造期間的半導(dǎo)體組件的截面圖； 圖2是圖1的半導(dǎo)體組件的平面圖； 圖3是在制造早期的圖2的半導(dǎo)體組件的截面圖； 圖4是在制造稍后期的圖3的半導(dǎo)體組件的截面圖； 圖5是在制造稍后期的圖4的半導(dǎo)體組件的截面圖； 圖6是在制造稍后期的圖5的半導(dǎo)體組件的截面圖； 圖7是在制造稍后期的圖6的半導(dǎo)體組件的截面圖； 圖8是在制造稍后期的圖7的半導(dǎo)體組件的截面圖； 圖9是在制造稍后期的圖8的半導(dǎo)體組件的截面圖； 圖10是在制造稍后期的圖9的半導(dǎo)體組件的截面圖； 圖11是在制造稍后期的圖10的半導(dǎo)體組件的截面圖； 圖12是在制造稍后期的圖11的半導(dǎo)體組件的截面5
圖13是在制造稍后期的圖12的半導(dǎo)體組件的截面圖； 圖14是在制造稍后期的圖13的半導(dǎo)體組件的截面圖； 圖15是在制造稍后期的圖14的半導(dǎo)體組件的截面圖； 圖16是在制造稍后期的圖15的半導(dǎo)體組件的截面圖； 圖17是在制造稍后期的圖16的半導(dǎo)體組件的截面圖； 圖18是在制造稍后期的圖17的半導(dǎo)體組件的截面圖； 圖19是在制造稍后期的圖18的半導(dǎo)體組件的截面圖； 圖20是在制造稍后期的圖19的半導(dǎo)體組件的截面圖； 圖21是在制造稍后期的圖20的半導(dǎo)體組件的截面圖； 圖22是在制造稍后期的圖21的半導(dǎo)體組件的截面圖； 圖23是根據(jù)本發(fā)明另一實施例的在制造期間的半導(dǎo)體組件的截面圖； 圖24是在制造稍后期的圖23的半導(dǎo)體組件的截面圖；以及 圖25是在制造稍后期的圖24的半導(dǎo)體組件的截面圖。 為示例的簡單和清楚起見，圖中的元件不一定按比例繪制，并且在不同的圖中相 同的參考標(biāo)記表示相同的元件。另外，為了描述的簡單，省略了眾所周知的步驟和元件的描 述和細(xì)節(jié)。在此使用的載流電極指的是承載通過器件的電流的器件元件，例如MOSFET的源 極或漏極、或者雙極晶體管的發(fā)射極或集電極、或者二極管的陰極或陽極，而控制電極指的 是控制通過器件的電流的器件元件，例如MOSFET的柵極或者雙極晶體管的基極。雖然在這 里器件被解釋為特定N溝道或P溝道器件，或者特定N型或P型摻雜區(qū)，但是本領(lǐng)域技術(shù)人 員將明白根據(jù)本發(fā)明實施例互補器件也是可能的。詞語"近似"或"大約"的使用指的是元 件值具有被期望非常接近于說明的值或位置或狀態(tài)的參數(shù)。然而，本領(lǐng)域中公知的是，總有 微小的偏差妨礙了所述值或位置完全與所說明的相同。在本領(lǐng)域中眾所周知的是，直到約 百分之十(10% )(并且對于半導(dǎo)體摻雜濃度直到百分之二十(20% ))的偏差被認(rèn)為是與 所述的理想目標(biāo)合理的偏差。為了附圖的清楚，半導(dǎo)體組件結(jié)構(gòu)的摻雜區(qū)被示出為通常具 有直線邊緣和明確的角度的拐角。然而，本領(lǐng)域技術(shù)人員理解，由于摻雜劑的擴散和激活， 摻雜區(qū)的邊緣通常可能不是直線以及拐角可能不是明確的角度。 另外，描述可以示出單元式的(cellular)設(shè)計(其中體區(qū)是多個單元式的區(qū)域) 或者單體(single body)設(shè)計(其中體區(qū)由形成為細(xì)長的圖形(典型地為蜿蜒的圖形)或 者形成為多個條帶的單個區(qū)域組成)。然而，其意圖是該描述適用于單元式的實現(xiàn)方式和單 基的實現(xiàn)方式。 在一些情況下，沒有詳細(xì)描述眾所周知的方法、流程、組件和電路以便不使本申請 變得模糊。以下的詳細(xì)描述實際上僅僅是示例性的而并不意圖限制本申請的公開內(nèi)容和所 公開實施例的使用。此外，并不意圖被在先前給出的文本(包括標(biāo)題、技術(shù)領(lǐng)域、背景技術(shù) 或者摘要)中的任何明示或暗示的理論所約束。
具體實施例方式
通常，本發(fā)明提供具有一個或多個溝槽的半導(dǎo)體組件，在該溝槽中形成屏蔽電極 和柵電極。根據(jù)本發(fā)明的一個方面，溝槽120通過氧化層152排列(line)并且將多晶硅電 極154A形成在氧化層152上方。去除氧化層152的一部分以暴露多晶硅電極154A的頂面155和溝槽120的側(cè)壁的一部分。將電介質(zhì)材料160形成在多晶硅電極154A的頂面上方。 可以將柵極電介質(zhì)材料162(例如，柵極氧化物)形成在側(cè)壁上并且形成在電介質(zhì)材料160 上方。將柵電極164A形成在柵極電介質(zhì)材料162上方。柵極氧化物沿著溝槽側(cè)壁在不同 硅平面上生長引起了柵極氧化物變薄。在與電介質(zhì)層152的界面處的柵極氧化物的生長速 率慢于在暴露的溝槽側(cè)壁上的氧化物的生長。隨著柵極氧化物的生長，由氧化物生長速率 上的差異產(chǎn)生扭結(jié)(kink)或彎曲，其暴露具有較慢的氧化物生長速率的不同的硅平面。因 此，電介質(zhì)層160用作薄層，其具有短柱(stub) 163，所述短柱補償可能出現(xiàn)在溝槽側(cè)壁中 的扭結(jié)處的柵極氧化物變薄，并且擴展在發(fā)生溝槽錐形化的位置處的溝槽深度。短柱163 幫助進行隔離并且減輕半導(dǎo)體組件中的泄漏。 根據(jù)本發(fā)明的另一方面，將扭結(jié)移到溝槽120中使得它們形成于溝槽120的側(cè)壁 132的遠(yuǎn)離高場區(qū)的一部分中。 根據(jù)本發(fā)明的另一方面，從上述半導(dǎo)體材料100去除多晶硅。 圖1是根據(jù)本發(fā)明實施例的半導(dǎo)體組件10的截面?zhèn)纫晥D，其中沿圖2的截面線
l-l獲得該截面圖。參考圖2-22進一步描述了半導(dǎo)體組件10的制造。舉例來說，半導(dǎo)體
組件10是N溝道場效應(yīng)晶體管，其具有有源區(qū)12、柵極接觸區(qū)14、終止區(qū)16和漏極接觸區(qū)
18。有源區(qū)12包括源區(qū)180、柵電極164A、漏區(qū)和摻雜區(qū)172。外延層106鄰近于摻雜區(qū)
172的部分用作漏區(qū)，并且溝道區(qū)由摻雜區(qū)172和180以及柵電極164A形成。 柵極接觸區(qū)14有助于將位于有源區(qū)12中的柵電極164A電耦合到輸入/輸出導(dǎo)
體(未示出)。終止區(qū)16有助于將有源區(qū)12中的屏蔽導(dǎo)體154A、柵極接觸區(qū)14中的屏蔽
導(dǎo)體154B以及屏蔽導(dǎo)體154C電耦合到公共的終止導(dǎo)體236。漏極接觸區(qū)18有助于使有源
區(qū)12中的漏區(qū)與漏極接觸238接觸。 圖2示出了圖1所示的半導(dǎo)體組件10的放大的平面圖。根據(jù)本發(fā)明實施例，半導(dǎo) 體組件10是具有源極導(dǎo)體232、柵極導(dǎo)體234、屏蔽導(dǎo)體236和漏極導(dǎo)體238的N溝道場效 應(yīng)晶體管。源極導(dǎo)體232、柵極導(dǎo)體234、屏蔽導(dǎo)體236和漏極導(dǎo)體238由短劃線或虛線示 出。截面線l-l示出了用于圖1中所示出的視圖的截面，并且示出了為圖3-36中示出的視 圖采用的截面所在的區(qū)域。溝槽120被示出在有源區(qū)12中，溝槽124被示出在柵極接觸區(qū) 14中，并且溝槽126被示出在終止區(qū)16中。下面進一步描述參考標(biāo)記121和123。
圖3是根據(jù)本發(fā)明實施例的在制造期間的半導(dǎo)體組件10的部分截面圖。圖3所 示的是具有相對的表面102和104的半導(dǎo)體材料100。表面102也被稱為正面或頂面并且 位于半導(dǎo)體材料100的頂部，而表面104也被稱為底面或背面并且位于半導(dǎo)體材料100的 底部。根據(jù)本發(fā)明實施例，半導(dǎo)體材料IOO包含布置在半導(dǎo)體襯底108上的外延層106。優(yōu) 選地，襯底108是用N型摻雜劑或雜質(zhì)材料重?fù)诫s的硅，而外延層106是用N型摻雜劑輕摻 雜的硅。在具有30伏擊穿電壓的半導(dǎo)體器件的實例中，襯底層108的電阻率可以小于約 0.01歐姆-厘米("Q-cm")并且優(yōu)選地小于約O. 005Q-cm，而外延層106的電阻率可以 大于約0. 1 Q -cm并且優(yōu)選地大于約0. 2 Q -cm。襯底層108為流過功率晶體管的電流提供 低電阻導(dǎo)電路徑，并且提供了到可以形成在襯底100的頂面102上的頂部漏極導(dǎo)體、到可以 形成在底面104上的底部漏極導(dǎo)體或者到兩者的低電阻電連接。應(yīng)當(dāng)注意，半導(dǎo)體材料IOO 不限于形成在半導(dǎo)體襯底上的外延層。例如，半導(dǎo)體材料100可以是例如硅的半導(dǎo)體襯底。 用N型摻雜劑摻雜的區(qū)域或?qū)邮侵妇哂蠳型導(dǎo)電性或N導(dǎo)電類型，并且用P型摻雜劑摻雜的區(qū)域或?qū)邮侵妇哂蠵型導(dǎo)電性或P導(dǎo)電類型。 在外延層106上或由外延層106形成厚度范圍為約1， 000埃(A )到約5， 000 ^ 的電介質(zhì)材料層110。根據(jù)本發(fā)明實施例，電介質(zhì)層110是厚度約為3， OOOl的低溫氧化物 ("LT0")。本發(fā)明不限制電介質(zhì)材料的類型。在氧化層IIO上方圖案化光致抗蝕劑層以形 成掩蔽結(jié)構(gòu)112，該掩蔽結(jié)構(gòu)具有掩蔽元件114和暴露部分氧化層110的開口 116。掩蔽結(jié) 構(gòu)112也被稱為掩?；蚩涛g掩模。 現(xiàn)在參考圖4，去除氧化層110的暴露部分和在氧化層110的暴露部分下面的部 分外延層106，以形成從表面102延伸到外延層106中的溝槽120、124和126。溝槽120形 成在有源區(qū)12中，溝槽124形成在柵極區(qū)14中，并且溝槽126形成在終止或邊緣終止區(qū) 16中。溝槽120被稱為器件溝槽，溝槽124被稱為柵極接觸溝槽，而溝槽126被稱為終止 溝槽。優(yōu)選地，在器件區(qū)12中的相鄰溝槽120是彼此等距的。溝槽120具有側(cè)壁132和基 底134，溝槽124具有側(cè)壁142和基底144，而溝槽126具有側(cè)壁146和基底148。優(yōu)選地， 使用各向異性刻蝕(例如，各向異性的反應(yīng)性離子刻蝕("RIE"))來形成溝槽120、124和 126。側(cè)壁132、142和146可以用作垂直面而基底134、144和148可以用作水平面。為了 清楚起見，側(cè)壁132、142和146已經(jīng)被示出為基本上垂直于基底134、 144和148。然而，應(yīng) 當(dāng)理解，在實踐中，基底134、 144和148(即，溝槽的底部)優(yōu)選地是圓的，而側(cè)壁132、 142 和146可以是稍微呈錐形的。雖然溝槽120、124和126被示出為終止在外延層106中，但 是本發(fā)明不限于此。例如，溝槽120、124和126可以終止在襯底108處或者它們可以延伸 到襯底108中。本發(fā)明不限制刻蝕技術(shù)和形成于外延層106中的溝槽的數(shù)目。
參考圖2和圖4，溝槽120優(yōu)選地被形成為多個基本上彼此平行延伸橫穿襯底100 的表面的條帶。多個溝槽124和126被形成在溝槽120的每個末端處。在條帶的兩個末端 處形成到導(dǎo)體154A和154B以及導(dǎo)體164A、164B和164C的電接觸，這減少了屏蔽導(dǎo)體154A 和154B以及柵極導(dǎo)體164A-164C的電阻，由此提高了半導(dǎo)體組件10的開關(guān)速度。
當(dāng)將開口 116 (圖3所示的)形成在掩蔽結(jié)構(gòu)112中以用于形成溝槽120、124和 126時，如虛線121所示出的，用于溝槽120的開口被延伸以形成垂直于溝槽120中每一個 的長軸的部分。溝槽120和124的該延伸部分具有與溝槽120類似的結(jié)構(gòu)。由于屏蔽導(dǎo)體 154A被形成于溝槽120中，因此它們還被形成在由短劃線或虛線121示出的開口的該部分 中。結(jié)果，在溝槽120內(nèi)的屏蔽導(dǎo)體154A還垂直于由虛線121示出的開口內(nèi)的溝槽120延 伸作為屏蔽間導(dǎo)體。該屏蔽間導(dǎo)體將所有屏蔽導(dǎo)體154A互連在一起，由此減少屏蔽導(dǎo)體的 電阻。屏蔽間導(dǎo)體還將導(dǎo)體154A連接到導(dǎo)體154B。類似地，由于柵極導(dǎo)體164A和電介質(zhì) 材料被形成于溝槽120中，因此該電介質(zhì)材料和柵極導(dǎo)體164A還垂直于在虛線121示出的 開口內(nèi)的溝槽120延伸。柵極導(dǎo)體164A的該延伸形成了柵極間導(dǎo)體，該柵極間導(dǎo)體將所有 柵極導(dǎo)體164A互連在一起，由此減少柵極導(dǎo)體的電阻率。因此，在虛線121示出的開口內(nèi) 的柵極間導(dǎo)體和屏蔽間導(dǎo)體還與位于溝槽124內(nèi)的相應(yīng)的柵極導(dǎo)體164C和屏蔽導(dǎo)體154B 相交并且電連接。此外，如虛線123所示出，在掩蔽結(jié)構(gòu)112中用于形成溝槽126的開口 116也延伸以與虛線121所示出的開口相交。因此，屏蔽間導(dǎo)體與每一個溝槽126內(nèi)的導(dǎo)體 154C相交并且電連接。 現(xiàn)在參考圖5，由側(cè)壁132、142和146或在側(cè)壁132、 142和146上并且由基底134、 144和148或在基底134、 144和148上形成厚度范圍為約500 A到約2， 000 A的犧牲電介
8質(zhì)層150。優(yōu)選地，通過在干燥環(huán)境中的熱氧化來形成該電介質(zhì)層150，并且上述電介質(zhì)層 在溝槽120、 124和126的頂部處較厚，以便增大到溝槽120、 124和126的傾斜。電介質(zhì)層 150使溝槽120、 124和126的底部和頂部角變圓，去除了來自側(cè)壁132、 142和146以及來自 基底134、144和148的由RIE工藝引起的任何損傷，為隨后的氧化步驟提供了高質(zhì)量表面， 并且加寬溝槽120、124和126。如上面所討論的，溝槽的底部優(yōu)選是圓的并且側(cè)壁132U42 和146可以是略呈錐形的。 現(xiàn)在參考圖6，從外延層106剝離犧牲氧化層150和氧化層110的剩余部分。
現(xiàn)在參考圖7，在表面102、側(cè)壁132、 142和146以及基底134、 144和148上形成 厚度范圍為約500A到約2，000A的電介質(zhì)材料層152。應(yīng)當(dāng)注意，可以根據(jù)所期望的擊穿 電壓來設(shè)置電介質(zhì)層152的厚度。例如，對于30伏BVDSS，電介質(zhì)層152的厚度范圍為從 約800 A到約1， 200 A。舉例來說，電介質(zhì)層152是氧化物，其可以通過氧化外延層106的 暴露部分、分解正硅酸乙酯等等來形成。厚度范圍為約3， 500 ^到約6， 000人的多晶硅層 154形成在電介質(zhì)層152上，并且優(yōu)選地填充溝槽120、124和126。當(dāng)外延層106的導(dǎo)電類 型是N型時，多晶硅層154的導(dǎo)電類型優(yōu)選地是N型。對多晶硅層154退火，使得它基本上 是無空隙(void)的。舉例來說，用磷摻雜多晶硅層154，具有約4，800^的厚度，并且在約 1， 100攝氏度(°C )的溫度處退火約20分鐘。 現(xiàn)在參考圖8，使用例如對電介質(zhì)層152的材料有選擇性(即，電介質(zhì)層152用作 CMP工藝的刻蝕阻擋)的化學(xué)機械平坦化("CMP")工藝，使多晶硅層154平坦化。多晶硅 層154的平坦化留下了在溝槽120、124和126中的部分多晶硅層154。優(yōu)選的，從半導(dǎo)體材 料100的表面102上方去除多晶硅層154。在溝槽120、 124和126中的部分多晶硅層154之 上并且在電介質(zhì)層152的暴露部分之上圖案化光致抗蝕劑層，從而形成具有掩蔽元件158 和開口 160的掩蔽結(jié)構(gòu)151，所述掩蔽元件158保護溝槽126中的部分多晶硅層154，而開 口 160暴露在溝槽120和124中的部分電介質(zhì)層152和部分多晶硅層154。掩蔽結(jié)構(gòu)151 也被稱為掩?；蚩涛g掩模。 現(xiàn)在參考圖9，使溝槽120和124中的部分多晶硅層154凹進，由此使得它們低于 表面102。使用快速且對電介質(zhì)層152有選擇性的各向同性刻蝕技術(shù)(即，刻蝕多晶硅并 停止在電介質(zhì)材料152上的各向同性刻蝕)來使所述部分多晶硅層154凹進。舉例來說， 各向同性刻蝕使所述部分多晶硅層154凹進，以使得它們位于表面102之下大約8， 600人。 各向同性刻蝕留下分別位于溝槽120和124中的多晶硅部分154A和154B。為了清楚起見， 通過附圖標(biāo)記154C來標(biāo)識溝槽126中的部分多晶硅層154。部分154A、154B和154C被稱 為屏蔽電極。優(yōu)選地，在隨后步驟中，屏蔽電極154A、154B和154C將被連接到源電極。使 用本領(lǐng)域技術(shù)人員所公知的技術(shù)來去除刻蝕掩模151。 現(xiàn)在參考圖IO，使用各向同性濕法刻蝕部分地刻蝕電介質(zhì)層152。用于刻蝕電介 質(zhì)層152的合適的刻蝕劑是緩沖的氫氟酸溶液。舉例來說，該刻蝕去除電介質(zhì)層152，使得 在被刻蝕之后剩余其厚度的約60%。也就是說，如果在表面102之上的電介質(zhì)層152的厚 度約為1， 150人，則在被緩沖的氫氟酸刻蝕之后電介質(zhì)層152的厚度約為700 A。應(yīng)當(dāng)注 意，本發(fā)明不限制被去除的電介質(zhì)層152的厚度。部分地刻蝕電介質(zhì)層152使電介質(zhì)層152 沿著溝槽120和124的側(cè)壁132和142的部分變薄，并且分別暴露多晶硅部分154A、154B 和154C的側(cè)壁或側(cè)面的部分156A、156B和156C。因此，部分地刻蝕電介質(zhì)層152形成了從電介質(zhì)層152在溝槽120和124內(nèi)的部分延伸的突出物，其中該突出物是多晶硅部分154A 和154B的一部分。類似地，部分地剝離電介質(zhì)層152形成了從溝槽126延伸的突出物，其 中該突出物是多晶硅部分154C的一部分。 現(xiàn)在參考圖ll，使用選擇性地去除多晶硅的各向同性刻蝕來使多晶硅部分154A、 154B和154C進一步凹進。舉例來說，使用反應(yīng)性離子刻蝕使多晶硅部分154A、154B和154C 凹進。使多晶硅部分154A、154B和154C凹進去除了暴露部分156A、156B和156C并且暴露 了電介質(zhì)層152以及表面155、157和159分別位于溝槽120、 124和126內(nèi)的部分。舉例來 說，多晶硅部分154A和154B的暴露表面155和157位于表面102下方約10， 000人，并且 多晶硅部分154C的暴露表面159位于表面102下方約1， 400入。 現(xiàn)在參考圖12，使用各向同性濕法刻蝕剝離部分電介質(zhì)層152。用于剝離電介質(zhì) 層152的合適的刻蝕劑是緩沖的氫氟酸溶液。該刻蝕從表面102并且從分別在溝槽120、 124和126內(nèi)的側(cè)壁132、142和146的上部去除電介質(zhì)層152。剝離電介質(zhì)層152分別暴 露了多晶硅部分154A、154B和154C的側(cè)壁的部分158A、158B和158C。另外，剝離電介質(zhì) 層152形成了沿著溝槽120和124的側(cè)壁132和142的電介質(zhì)或氧化物短柱153。氧化物 短柱153是電介質(zhì)層152的一部分并且橫向地與多晶硅部分154A和154B的部分158A和 158B間隔開。類似地，部分地剝離電介質(zhì)層152形成了沿著溝槽126的側(cè)壁146的氧化物 短柱157。氧化物短柱157與多晶硅部分154C的部分158C橫向地間隔開。
現(xiàn)在參考圖13，由表面102或在其上，由側(cè)壁132、 142和146的暴露部分或在其 上，由多晶硅部分154A、154B和154C或在其上，并且在電介質(zhì)層152的沿著側(cè)壁132、 142和 146的部分之上形成厚度范圍為約250 A到約750 A的電介質(zhì)材料層160。優(yōu)選地，使用在 干燥環(huán)境中的高溫氧化工藝緩慢地形成電介質(zhì)層160，從而使得在多晶硅部分154A、154B 和154C中的磷可以反向擴散(backdiffuse)。舉例來說，電介質(zhì)層160具有約450 A的厚 度。 現(xiàn)在參考圖14，從表面102上并且分別從溝槽120、 124和126的側(cè)壁132、 142和 146的上部上去除電介質(zhì)層160。優(yōu)選地，選擇被去除的電介質(zhì)材料的量以在多晶硅部分 154A、154B和154C之上留下部分電介質(zhì)材料160。另外，從表面102并且從部分側(cè)壁132 和142去除電介質(zhì)層160通過擴大電介質(zhì)短柱153而形成了電介質(zhì)或氧化物短柱153A。氧 化物短柱153A是電介質(zhì)層160的一部分并且從氧化物短柱153垂直地延伸。類似地，從表 面102并且從側(cè)壁146的部分去除電介質(zhì)層160通過擴大氧化物短柱157而沿著溝槽126 的側(cè)壁146形成了電介質(zhì)或氧化物短柱157A。氧化物短柱157A是電介質(zhì)層160的一部分 并且從氧化物短柱157垂直地延伸。為了清楚起見，氧化物短柱153和153A被稱為氧化物 短柱153A，氧化物短柱157和157A被稱為氧化物短柱157A。 現(xiàn)在參考圖15，由表面102或在其上，由側(cè)壁132、 142和146的暴露部分或在其 上，并且由電介質(zhì)層160的剩余部分或在其上形成厚度范圍為約250人到約750人的電介質(zhì) 材料層162，所述電介質(zhì)材料層162例如是氧化物。舉例來說，電介質(zhì)層162具有約450 ^ 的厚度。電介質(zhì)材料162的沿著側(cè)壁132、 142和146的部分用作柵極電介質(zhì)材料。應(yīng)當(dāng)注 意，在氧化物短柱153A和157A的區(qū)域中，分別通過氧化物短柱153A和157A生長柵極氧化 物162。
厚度范圍為約3， 500 A到約6， 000 A的多晶硅層164被形成在電介質(zhì)層162上并 且優(yōu)選地填充溝槽120、124和126。當(dāng)外延層106的導(dǎo)電類型是N型時，多晶硅層154的導(dǎo) 電類型優(yōu)選地是N型。對多晶硅層164退火以使得其基本上是無空隙的。舉例來說，用磷 摻雜多晶硅層164，具有約4，800A的厚度，并且在約90(TC的溫度下退火約60分鐘。用緩 沖的氫氟酸浸泡處理多晶硅層164，以去除可能已經(jīng)在其表面上形成的任何氧化物。
現(xiàn)在參考圖16，使用例如對電介質(zhì)層162的材料有選擇性(即，電介質(zhì)層162用作 CMP工藝的刻蝕阻擋)的CMP工藝來使多晶硅層164平坦化。多晶硅層164的平坦化分別 留下了溝槽120、124和126中的多晶硅層164的部分164A、164B和164C。優(yōu)選地，從半導(dǎo) 體材料100的表面102之上去除多晶硅層164。在多晶硅層164的溝槽120、 124和126中 的部分之上并且在電介質(zhì)層162的暴露部分之上圖案化光致抗蝕劑層，以形成具有掩蔽元 件168和開口 170的掩蔽結(jié)構(gòu)166，該掩蔽元件168保護多晶硅層164的溝槽126中的部 分，而開口 170暴露部分電介質(zhì)層162和多晶硅層164在溝槽120和124中的部分。掩蔽 結(jié)構(gòu)166也被稱為掩?；蜃⑷胙谀！?將例如P型導(dǎo)電性的雜質(zhì)材料注入到外延層106的橫向地鄰近于溝槽120的部分 (即，外延層106的不受掩蔽元件168保護的部分)中。該注入形成用作P型高電壓注入的 摻雜區(qū)172。還將雜質(zhì)材料注入到多晶硅層164的部分164A、164B和164C中。用于P型 注入的合適的摻雜劑包括硼、銦等等。去除掩蔽結(jié)構(gòu)166并且對外延層106退火。可選地， 可以使用掩蔽結(jié)構(gòu)166進行源極注入。例如，可以將N型導(dǎo)電性的雜質(zhì)材料注入到摻雜區(qū) 172中。 現(xiàn)在參考圖17，使用本領(lǐng)域技術(shù)人員所公知的技術(shù)去除掩蔽結(jié)構(gòu)166。使多晶硅 部分164A、164B和164C(即，多晶硅層164在溝槽120、 124和126中的剩余部分)凹進使 得它們低于表面102。優(yōu)選地，基本上完全從溝槽126中去除多晶硅部分164C。舉例來說， 使用快速且對電介質(zhì)層162有選擇性的各向同性刻蝕技術(shù)(即，刻蝕多晶硅并停止在電介 質(zhì)材料162上的各向同性刻蝕)來使多晶硅部分164A、164B和164C凹進。舉例來說，各向 同性刻蝕使多晶硅部分164A和164B凹進，以使得它們位于表面102下方約750人。部分 164A和164B被稱為柵電極并且在布局中被連接在一起。 仍然參考圖17，在多晶硅部分164A和164B以及電介質(zhì)層162之上圖案化光致抗 蝕劑層，以形成具有掩蔽元件176以及開口 178和開口 179的掩蔽結(jié)構(gòu)174，掩蔽元件176 保護多晶硅部分164B、溝槽126和終止區(qū)16，開口 178暴露有源或器件區(qū)12，S卩，多晶硅部 分164A和164B以及外延層106的含有摻雜區(qū)172的部分，開口 179暴露漏極接觸區(qū)18的 一部分。掩蔽結(jié)構(gòu)174也被稱為掩模或注入掩模。將N型導(dǎo)電性的雜質(zhì)材料注入到外延層 106的橫向地鄰近于溝槽120的部分(即，含有摻雜區(qū)172并且不受掩蔽元件176保護的外 延層106部分)中。該注入形成摻雜區(qū)180和摻雜區(qū)181，摻雜區(qū)180用作半導(dǎo)體組件10 的源區(qū)，而摻雜區(qū)181用作避免表面電荷反型的接觸注入。去除掩蔽結(jié)構(gòu)174并且對外延 層106進行退火。 現(xiàn)在參考圖18，使用稀釋的或緩沖的氫氟酸溶液清洗多晶硅部分164A和164B以 及電介質(zhì)層162的暴露部分。根據(jù)一個實例，該清洗從電介質(zhì)層162去除約35人，并且基 本上去除在多晶硅部分164A和164B的頂面上形成的所有氧化物。在柵電極164A、柵極接 觸電極164B之上并且在電介質(zhì)層162上共形地淀積難熔金屬層(未示出)。優(yōu)選地，該難熔金屬是厚度范圍為從約100 A到約i，ooo A的鈷。使用快速熱退火技術(shù)將與多晶硅或硅 接觸的鈷變?yōu)殁捁杌?。例如，將難熔金屬加熱到從約35(TC到約85(TC的溫度范圍。該熱 處理使鈷與硅發(fā)生反應(yīng)，從而在鈷接觸多晶硅或硅的所有區(qū)域中形成鈷硅化物。如本領(lǐng)域 技術(shù)人員所知的，自對準(zhǔn)的硅化物層被稱為自對準(zhǔn)硅化物(salicide)層。因此，由柵電極 164A形成了鈷自對準(zhǔn)硅化物層182，并且由柵極接觸電極164B形成了鈷自對準(zhǔn)硅化物層 186。在電介質(zhì)層162之上的鈷部分仍然保持未發(fā)生反應(yīng)。在形成鈷硅化物層之后，使用例 如有選擇性的濕法刻蝕去除任何未反應(yīng)的鈷。在去除未反應(yīng)的鈷之后，再次使用例如快速 熱退火工藝使鈷硅化物退火。應(yīng)當(dāng)理解，本發(fā)明不限制硅化物的類型。例如，其它合適的自 對準(zhǔn)硅化物包括鎳自對準(zhǔn)硅化物、鉑自對準(zhǔn)硅化物、鈦自對準(zhǔn)硅化物等等。
現(xiàn)在參考圖19，在自對準(zhǔn)硅化物層182和186上且在電介質(zhì)層162上形成厚度范 圍為約3,000 A到約12，000A的電介質(zhì)材料層188。電介質(zhì)層188可以由單層電介質(zhì)材料 或者由多個子層組成的電介質(zhì)材料構(gòu)成。根據(jù)本發(fā)明實施例，電介質(zhì)層188是多電介質(zhì)材 料，其包含通過大氣壓化學(xué)氣相淀積("APCVD")形成的低磷摻雜層和通過等離子體增強化 學(xué)氣相淀積("PECVD")形成的基于硅烷的氧化層。優(yōu)選地，低磷摻雜層形成在自對準(zhǔn)硅 化物層182和186以及電介質(zhì)層162上并且具有約4， 500人的厚度，而基于硅烷的氧化層 形成在低磷摻雜層上并且具有約4， 800 A的厚度。使用例如CMP工藝使電介質(zhì)層188平坦 化。在平坦化之后，電介質(zhì)層188優(yōu)選具有約7， 000A的厚度?？蛇x地，電介質(zhì)層188可以 是可以通過加熱回流的硼磷硅玻璃("BPSG")層。 仍然參考圖19，在電介質(zhì)層188之上將光致抗蝕劑層圖案化，從而形成掩蔽結(jié)構(gòu) 190，該掩蔽結(jié)構(gòu)190具有掩蔽元件192和暴露部分電介質(zhì)層188的開口 194。掩蔽結(jié)構(gòu)190 也被稱為掩?；蚩涛g掩模。 現(xiàn)在參考圖20，使用例如反應(yīng)性離子刻蝕來各向異性地刻蝕電介質(zhì)層188的暴露 部分，以形成電介質(zhì)層188中的開口 196、 198、200、202和204，其中開口 196暴露摻雜區(qū)180 的鄰近溝槽124的部分，開口 198暴露摻雜區(qū)180的位于溝槽120之間的部分，開口 200暴 露自對準(zhǔn)硅化物層186，開口 202暴露多晶硅部分154C，而開口 204暴露外延層106的一部 分。優(yōu)選地，該形成開口 196、198、200、202和204的各向異性刻蝕對于自對準(zhǔn)硅化物層186 并且對于硅是有選擇性的，即，刻蝕停止在自對準(zhǔn)硅化物層186、外延層106的含有摻雜區(qū) 180的暴露部分、外延層106的暴露部分和多晶硅部分154C上。去除掩蔽結(jié)構(gòu)190。
使用例如反應(yīng)性離子刻蝕來使外延層106的含有摻雜區(qū)180的暴露部分、外延層 106的暴露部分和多晶硅部分154C凹進，也就是說，開口 196、198、202和204被延伸到各 自的外延層106和多晶硅部分154C中，并且用作接觸開口。形成凹進的刻蝕可以從電介質(zhì) 材料188上去除約900人。使用稀釋的或緩沖的氫氟酸溶液清洗自對準(zhǔn)硅化物層186的暴 露部分、外延層106的含有摻雜區(qū)180的暴露部分、外延層106的暴露部分和多晶硅部分 154C。優(yōu)選地，該清洗基本上去除了在自對準(zhǔn)硅化物層186的暴露部分、外延層106的含有 摻雜區(qū)180的暴露部分、外延層106的暴露部分和多晶硅部分154C上形成的所有氧化物。
現(xiàn)在參考圖21，將P型導(dǎo)電性的雜質(zhì)材料注入到外延層106的含有摻雜區(qū)180的 暴露部分、外延層106的暴露部分和多晶硅部分154D中。該注入在摻雜區(qū)180的鄰近溝槽 122的部分(S卩，開口 196暴露的部分)中形成摻雜區(qū)206，在溝槽120之間的摻雜區(qū)180 部分(即，開口 198暴露的部分)中形成摻雜區(qū)208，在多晶硅部分154C(S卩，開口 202暴露
12的部分)中形成摻雜區(qū)210，以及在開口 204暴露的外延層106部分中形成摻雜區(qū)212。使 用例如緩沖的氫氟酸溶液清洗外延層106和多晶硅部分154C并且隨后對其進行退火。應(yīng) 當(dāng)理解，使外延層106和多晶硅部分154C退火也使得多晶硅部分154A和154B退火。
分別在由開口 196、198、202和204所暴露的外延層106部分中形成硅化物層205、 207、209和211。舉例來說，硅化物層205、207、209和211是硅化鈦層。如硅化物層182和 186—樣，本發(fā)明不限制在開口 196U98、202和204中形成的硅化物的類型。例如，其它合 適的硅化物包括硅化鎳、硅化鉑、硅化鈷等等。用于形成硅化物層205、207、209和211的技 術(shù)為本領(lǐng)域技術(shù)人員所公知。 形成與硅化物層186、205、207、209和211接觸的阻擋層。使用例如CMP使阻擋層 平坦化以在開口 196、198、200、202和204中分別形成導(dǎo)電栓塞214、216、218、220和222。 用于阻擋層的合適的材料包括氮化鈦、鈦鎢等等。 現(xiàn)在參考圖22，形成與導(dǎo)電栓塞214、216、218、220和222接觸的金屬化系統(tǒng)224， 例如，鋁-銅(AlCu)金屬化系統(tǒng)。在金屬化系統(tǒng)224之上圖案化光致抗蝕劑層，以形成掩 蔽結(jié)構(gòu)226，其具有掩蔽元件228和暴露部分金屬化系統(tǒng)224的開口 230。掩蔽結(jié)構(gòu)226也 被稱為掩模或刻蝕掩模。 再次參考圖l，刻蝕金屬化系統(tǒng)224的暴露部分(圖22所示的)，以形成與栓塞 214和216接觸的源極導(dǎo)體232、與栓塞218接觸的柵極導(dǎo)體234、與栓塞220接觸的屏蔽接 觸導(dǎo)體236以及與栓塞222接觸的頂側(cè)漏極導(dǎo)體238。在電極232、234、236、238和電介質(zhì) 材料240之上形成鈍化層240。 圖23是根據(jù)本發(fā)明另一實施例的在制造期間的半導(dǎo)體組件300的一部分的截面 側(cè)視圖。應(yīng)當(dāng)注意，圖23的描述從圖12的描述繼續(xù)。由表面102或在表面102上并且由側(cè) 壁132、 142和146的暴露部分或在其上形成厚度范圍為約250人到約750 ^的電介質(zhì)材料 層302。優(yōu)選地，使用在干燥環(huán)境中的高溫氧化工藝緩慢地形成電介質(zhì)層302。舉例來說， 電介質(zhì)層302具有約450 A的厚度。沿著側(cè)壁132、 142和146的電介質(zhì)材料302部分用作 柵極電介質(zhì)材料。 現(xiàn)在參考圖24，厚度范圍為3， 500 A到約6， 000人的多晶硅層164形成在電介質(zhì) 層302上，并且優(yōu)選地填充溝槽120、 124和126。當(dāng)外延層106的導(dǎo)電類型是N型時，多晶 硅層154的導(dǎo)電類型優(yōu)選地是N型。對多晶硅層164退火使其基本上是無空隙的。舉例來 說，用磷摻雜多晶硅層164，具有約4， 800人的厚度，并且在約1， IO(TC的溫度下退火約20分 鐘。用緩沖的氫氟酸浸泡處理多晶硅層164，以去除可能已經(jīng)在表面上形成的任何氧化物。
應(yīng)當(dāng)注意，制造半導(dǎo)體組件300的描述在圖16處繼續(xù)使用半導(dǎo)體組件10的描述。 圖25是在制造后期的半導(dǎo)體組件300的截面圖。舉例來說，半導(dǎo)體組件300是具有有源區(qū) 12、柵極接觸區(qū)14、終止區(qū)16和漏極接觸區(qū)18的N溝道場效應(yīng)晶體管。有源區(qū)12包括源 區(qū)180、柵電極164A、漏區(qū)和摻雜區(qū)172。外延層106的鄰近于摻雜區(qū)172的部分用作漏區(qū) 并且溝道區(qū)由摻雜區(qū)172和180以及柵電極164A形成。 柵極接觸區(qū)14有助于將有源區(qū)12中的柵極區(qū)電耦合到輸入/輸出導(dǎo)體(未示 出)。終止區(qū)16有助于將有源區(qū)12中的屏蔽導(dǎo)體154A、柵極接觸區(qū)14中的屏蔽導(dǎo)體154B 以及屏蔽導(dǎo)體154D電耦合到公共的終止導(dǎo)體236。漏極接觸區(qū)18有助于將有源區(qū)12中的 漏區(qū)接觸到漏極導(dǎo)體238。
雖然在這里已經(jīng)公開了某些優(yōu)選實施例和方法，但是從上述公開內(nèi)容中本領(lǐng)域技 術(shù)人員將明白在不脫離本發(fā)明精神和范圍的情況下可以進行這種實施例和方法的變化和 修改。本發(fā)明應(yīng)當(dāng)意圖僅被限制到所附權(quán)利要求以及適用法律的規(guī)章和原則所要求的程度。
權(quán)利要求
一種用于制造半導(dǎo)體組件的方法，包含如下步驟提供具有第一和第二主表面的半導(dǎo)體材料；在該半導(dǎo)體材料中形成多個溝槽，其中該多個溝槽中的第一溝槽具有至少一個側(cè)壁；在該多個溝槽之上形成第一電介質(zhì)材料層；在該多個溝槽中的第一溝槽的第一部分中形成第一多晶硅層；平坦化第一多晶硅層以在該多個溝槽中的第一溝槽的第一部分中形成第一多晶硅電極，所述第一多晶硅電極具有相對的側(cè)面；使第一多晶硅電極凹進；在已經(jīng)被凹進的第一多晶硅電極之上形成第二電介質(zhì)材料層；在第二電介質(zhì)材料層之上并且在已經(jīng)被凹進的第一多晶硅電極之上形成第二多晶硅層；以及平坦化第二多晶硅層以在已經(jīng)被凹進的第一多晶硅電極之上形成第二多晶硅電極，其中在第一主表面之上基本上沒有多晶硅。
2. 根據(jù)權(quán)利要求1所述的方法，其中平坦化第二多晶硅層的步驟去除了第一主表面之上的第二多晶硅層。
3. 根據(jù)權(quán)利要求1所述的方法，其中使第一多晶硅電極凹進的步驟包括各向同性地刻蝕第一多晶硅電極。
4. 根據(jù)權(quán)利要求3所述的方法，其中形成多個溝槽的步驟包括在該半導(dǎo)體材料中形成第二溝槽，所述第二溝槽具有至少一個側(cè)壁，并且其中形成第一電介質(zhì)材料層的步驟包括在第二溝槽的至少一個側(cè)壁之上形成第一電介質(zhì)材料層，并且還包括在第二溝槽的第一部分中形成第一多晶硅層；平坦化第一多晶硅層以形成第三多晶硅電極，所述第三多晶硅電極位于第二溝槽的第一部分中并且具有相對的側(cè)面；使第三多晶硅電極凹進；在已經(jīng)被凹進的第三多晶硅電極之上形成第二電介質(zhì)材料層；在第二電介質(zhì)材料層之上并且在已經(jīng)被凹進的第三多晶硅電極之上形成第二多晶硅層；以及平坦化第二多晶硅層以在已經(jīng)被凹進的第三多晶硅電極之上形成第四多晶硅電極，其中在第一主表面之上基本上沒有多晶硅。
5. 根據(jù)權(quán)利要求4所述的方法，其中形成多個溝槽的步驟包括在該半導(dǎo)體材料中形成第三溝槽，所述第三溝槽具有至少一個側(cè)壁，并且其中形成第一電介質(zhì)材料層的步驟包括在所述第三溝槽的至少一個側(cè)壁之上形成第一電介質(zhì)材料層，并且還包括在第三溝槽的第一部分中形成第一多晶硅層；平坦化第一多晶硅層以形成第五多晶硅電極，所述第五多晶硅電極位于第三溝槽的第一部分中并且具有相對的側(cè)面；使第五多晶硅電極凹進；在已經(jīng)被凹進的第五多晶硅電極之上形成第二電介質(zhì)材料層；在所述第二電介質(zhì)材料層之上并且在已經(jīng)被凹進的第五多晶硅電極之上形成第二多晶硅層；以及平坦化第二多晶硅層以在已經(jīng)被凹進的第五多晶硅電極之上形成第六多晶硅電極，其 中在第一主表面之上基本上沒有多晶硅。
6. —種用于制造半導(dǎo)體組件的方法，包含如下步驟 提供具有第一和第二表面的第一導(dǎo)電類型的半導(dǎo)體材料；在該半導(dǎo)體材料中形成多個溝槽，其中該多個溝槽中的每個溝槽具有基底和側(cè)壁；至少在該多個溝槽的基底和側(cè)壁之上形成第一電介質(zhì)材料層； 在第一電介質(zhì)材料層之上形成第一多晶硅層； 平坦化第一多晶硅層；去除第一多晶硅層的在該多個溝槽的至少第一溝槽中的第一部分； 在第一溝槽中形成第二電介質(zhì)材料層； 在第二電介質(zhì)材料層之上形成第二多晶硅層；以及平坦化第二多晶硅層，其中第二多晶硅層的一部分留在至少第一溝槽中，并且其中在 第一表面之上沒有來自至少第二多晶硅層的多晶硅。
7. 根據(jù)權(quán)利要求6所述的方法，其中去除第一多晶硅層的第一部分的步驟包括 去除第一多晶硅層的在該多個溝槽的第二和第三溝槽中的部分；并且其中 形成第二電介質(zhì)材料層的步驟包括在第二和第三溝槽中形成第二電介質(zhì)材料層；并且射平坦化第二多晶硅層的步驟包括留下第二多晶硅層的在第二和第三溝槽中的部分。
8. 根據(jù)權(quán)利要求7所述的方法，其中形成多個溝槽的步驟包括形成第四溝槽，其中形 成第一多晶硅層的步驟包括在第四溝槽中形成第一多晶硅層，并且其中平坦化第一多晶硅 層的步驟包括留下第一多晶硅層的在第四溝槽中的部分；并且還包括在半導(dǎo)體材料在第一和第二溝槽之間的部分中形成第二導(dǎo)電類型的第一摻雜區(qū)；并且 在第一摻雜區(qū)的一部分中形成第一導(dǎo)電類型的第二摻雜區(qū)。
9. 一種半導(dǎo)體組件，包含具有第一和第二主表面的第一導(dǎo)電類型的半導(dǎo)體材料；在該半導(dǎo)體材料中的多個溝槽，其中該多個溝槽的第一和第二溝槽從第一主表面延伸 到該半導(dǎo)體材料中，并且其中第一和第二溝槽具有基底和側(cè)壁； 在第一和第二溝槽的基底和側(cè)壁上的第一電介質(zhì)材料層； 分別位于第一和第二溝槽中的第一電介質(zhì)材料層上的第一和第二屏蔽電極； 第一和第二屏蔽電極上的第二電介質(zhì)材料層；在第二電介質(zhì)材料層上并且在第一和第二溝槽的側(cè)壁上的柵極氧化物； 分別位于第一和第二溝槽中的該柵極氧化物上的第一和第二多晶硅柵電極，其中在第一主表面之上沒有多晶硅；第二導(dǎo)電類型的第一摻雜區(qū)，其延伸到該半導(dǎo)體材料的位于第一和第二溝槽之間的部分中；以及延伸到第一摻雜區(qū)的一部分中的第一導(dǎo)電類型的第二摻雜區(qū)。
10. 根據(jù)權(quán)利要求9所述的半導(dǎo)體組件，其中該多個溝槽還包括該半導(dǎo)體材料中的第 三和第四溝槽，并且還包括第三和第四溝槽的基底和側(cè)壁上的第一電介質(zhì)材料層；分別位于第三和第四溝槽中的第一電介質(zhì)材料層上的第三和第四屏蔽電極； 第三屏蔽電極上的第二電介質(zhì)材料層；第二電介質(zhì)材料層上且在第一和第二溝槽的側(cè)壁上的柵極氧化物；以及 第三溝槽中的該柵極氧化物上的第三多晶硅柵電極。
全文摘要
包括柵電極和屏蔽電極的半導(dǎo)體組件以及制造該半導(dǎo)體組件的方法。半導(dǎo)體材料具有器件區(qū)、柵極接觸區(qū)、終止區(qū)和漏極接觸區(qū)。在器件區(qū)中形成一個或多個器件溝槽并且在邊緣終止區(qū)中形成一個或多個終止溝槽。在鄰近它們的基底的器件溝槽的部分中形成屏蔽電極。在器件區(qū)中的溝槽的側(cè)壁上形成柵極電介質(zhì)材料，并且將柵電極形成在屏蔽電極之上并且與其電隔離。在器件區(qū)中的溝槽中的柵電極連接到在柵極接觸區(qū)中的溝槽中的柵電極。在器件區(qū)中的溝槽中的屏蔽電極連接到在終止區(qū)中的屏蔽電極。
文檔編號H01L21/336GK101740394SQ20091020680
公開日2010年6月16日 申請日期2009年10月21日 優(yōu)先權(quán)日2008年11月14日
發(fā)明者B·普拉蒂, D·B·巴伯, P·A·伯克 申請人:半導(dǎo)體元件工業(yè)有限責(zé)任公司