專利名稱：雙鑲嵌結(jié)構(gòu)制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造技術(shù)，尤其是涉及雙鑲嵌結(jié)構(gòu)的制作方法。
背景技術(shù)：
在超大規(guī)模集成電路工藝中，隨著元件的微型化以及集成度的增加，電路中導(dǎo)線 的數(shù)目不斷地增多，導(dǎo)線中的電阻(R)及電容(C)所產(chǎn)生的寄生效應(yīng)造成了嚴(yán)重的傳輸延 遲(RC Delay)。為了降低傳輸延遲，人們?cè)跍p小電阻和降低寄生電容方面，都進(jìn)行了研究和 改進(jìn)，例如，由于金屬銅具有高熔點(diǎn)、低電阻及高抗電子遷移的能力，目前多數(shù)采用金屬銅 取代過去常用的金屬鋁。然而，由于工藝上和導(dǎo)線電阻的限制，通過幾何上的改變來進(jìn)一步 降低寄生電容值幾乎很難，因此，在制作集成電路多層導(dǎo)線的過程中，人們?cè)絹碓蕉嗟赝ㄟ^ 采用各種具有低介電常數(shù)(Low k)的材料，以實(shí)現(xiàn)寄生電容值的降低。在制作集成電路多層導(dǎo)線時(shí)，通常采用的是雙鑲嵌結(jié)構(gòu)(DualDamascene)。雙鑲嵌 結(jié)構(gòu)的制作方法大概可包括首先，參考圖1，在半導(dǎo)體基底100上提供介電層101，并對(duì)介 電層101進(jìn)行刻蝕，定義出溝槽102及管孔103 ；接著，參考圖2，形成金屬阻擋層104，例如 氮化鉭(TaN)等，以防止金屬擴(kuò)散；接著，參考圖3，沉積金屬105;然后，參考圖4，去除溝槽 區(qū)域之外的金屬。其中，對(duì)應(yīng)于先形成溝槽后形成管孔，或是先形成管孔后形成溝槽，雙鑲 嵌結(jié)構(gòu)的制作方法又可分為溝槽優(yōu)先(Trench First)、或者管孔優(yōu)先(Via first) 0目前，在制作所述介電層的過程中，使用最為廣泛的具有低介電常數(shù)的介電材料 為黑鉆石材料(BD，Black Diamond) 0 BD是一種基于化學(xué)氣相沉積碳摻雜氧化硅的低介電 常數(shù)材料，其介電常數(shù)k的范圍根據(jù)碳的摻雜量而變化。然而，一般而言，具有低介電常數(shù) 的介電材料多為組織松散的多孔性材質(zhì)，硬度較低。在BD中，摻雜碳的比例越多，BD的介 電常數(shù)即k值就越低，但其硬度相應(yīng)地也就越低，例如，k值為2. 7的BD的硬度要低于k值 為3. 0的BD的硬度，因此，當(dāng)具有低介電常數(shù)的BD層承受到外力時(shí)，例如進(jìn)行化學(xué)機(jī)械研 磨工藝時(shí)，研磨劑的顆粒會(huì)在BD表面形成擦刮的痕跡，從而有可能導(dǎo)致金屬導(dǎo)線間出現(xiàn)短 路等現(xiàn)象，進(jìn)而影響器件的性能。申請(qǐng)?zhí)枮?2108497. 1、名稱為“在具有金屬圖案的半導(dǎo)體基底形成堆疊式介電層的 方法”中公開了一種制作介電層的方法，通過在半導(dǎo)體基底表面形成第一介電層，以及在所述 第一介電層上方形成第二介電層，所述第二介電層的介電常數(shù)大于上述第一介電層的介電常 數(shù)，所述第二介電層的硬度大于所述第一介電層的硬度且所述第二介電層的厚度小于所述第 一介電層的厚度，重復(fù)所述第一介電層和第二介電層的多次堆疊，形成了具有高介電常數(shù)的 介電層，從而，避免了在后續(xù)的回火過程中，介電層中所產(chǎn)生的出氣現(xiàn)象與破裂。然而，上述方法形成堆疊的介電層結(jié)構(gòu)，導(dǎo)致介電常數(shù)增加，使得寄生電容值升 高，影響了器件的傳輸性能。

發(fā)明內(nèi)容
本發(fā)明解決的技術(shù)問題是具有低介電常數(shù)然而硬度較低的介電材料形成介電層時(shí)，其表面會(huì)形成擦刮的痕跡，影響器件的性能。為解決上述技術(shù)問題，本發(fā)明提供一種雙鑲嵌結(jié)構(gòu)制作方法，包括在基底上依次 形成第一介電材料層和第二介電材料層，其中，所述第二介電材料層覆蓋所述第一介電材 料層，且所述第二介電材料的硬度大于所述第一介電材料的硬度；分別在所述第一介電材 料層和所述第二介電材料層中，形成溝槽和管孔，并在所述溝槽和所述管孔中沉積金屬材 料；去除多余的金屬材料的同時(shí)，去除所述第一介電材料層表面部分或全部的所述第二介 電材料層。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)在不增加工藝復(fù)雜度的情況下，減小硬度 小的第一介電材料層被刮傷或磨損的幾率；保證器件不僅具有良好的介電性能，還具有高 穩(wěn)定性、高產(chǎn)品良率以及良好的傳輸性能。


通過附圖中所示的本發(fā)明的優(yōu)選實(shí)施例的更具體說明，本發(fā)明的上述及其它目 的、特征和優(yōu)勢(shì)將更加清晰。在全部附圖中相同的附圖標(biāo)記指示相同的部分。并未刻意按 實(shí)際尺寸等比例縮放繪制附圖，重點(diǎn)在于示出本發(fā)明的主旨。圖1至圖4是現(xiàn)有技術(shù)中雙鑲嵌結(jié)構(gòu)制作方法的剖面結(jié)構(gòu)示意圖；圖5是本發(fā)明雙鑲嵌結(jié)構(gòu)制作方法一種實(shí)施方式的流程示意圖；圖6是圖5所示步驟Sl 一種實(shí)施方式的流程示意圖；圖7至圖11分別是圖6所示步驟Sll-步驟S15 —種實(shí)施方式的剖面結(jié)構(gòu)示意 圖；圖12是圖5所示步驟S2 —種實(shí)施方式的流程示意圖；圖13至圖15是圖12所示步驟S201 —種實(shí)施方式的剖面結(jié)構(gòu)示意圖；圖16是圖12所示步驟S202 —種實(shí)施方式的剖面結(jié)構(gòu)示意圖；圖17至圖19是圖12所示步驟S203 —種實(shí)施方式的剖面結(jié)構(gòu)示意圖；圖20是圖12所示步驟S204 —種實(shí)施方式的剖面結(jié)構(gòu)示意圖；圖21是圖12所示步驟S205 —種實(shí)施方式的剖面結(jié)構(gòu)示意圖；圖22是圖5所示步驟S3 —種實(shí)施方式的剖面結(jié)構(gòu)示意圖。
具體實(shí)施例方式在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明。但是本發(fā)明能夠以 很多不同于在此描述的其它方式來實(shí)施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況 下做類似推廣，因此本發(fā)明不受下面公開的具體實(shí)施的限制。其次，本發(fā)明利用示意圖進(jìn)行詳細(xì)描述，在詳述本發(fā)明實(shí)施例時(shí)，為便于說明，表 示器件結(jié)構(gòu)的剖面圖會(huì)不依一般比例作局部放大，而且所述示意圖只是實(shí)例，其在此不應(yīng) 限制本發(fā)明保護(hù)的范圍。此外，在實(shí)際制作中應(yīng)包含長(zhǎng)度、寬度及深度的三維空間尺寸。本發(fā)明提供了一種雙鑲嵌結(jié)構(gòu)制作方法，在同一個(gè)反應(yīng)室中，依次在基底材料層 上形成兩層具有不同硬度的介電材料層，使硬度大的第二介電材料層覆蓋硬度小且具有低 介電常數(shù)的第一介電材料層，然后，在去除多余金屬的步驟中，去除第二介電材料層的全部 或大部分，保留硬度小且具有低介電常數(shù)的所述第一介電材料層以作為介電層，從而在不
4增加工藝復(fù)雜度的情況下，減小硬度小的第一介電材料層被刮傷或磨損的幾率；并且由于 介電層包括具有極少甚至沒有第二介電材料層部分，因此，能夠通過選用具有較低介電常 數(shù)的第一介質(zhì)材料以獲得具有較低介電常數(shù)的介電層，從而保證器件不僅具有良好的介電 性能，還具有高穩(wěn)定性、高產(chǎn)品良率以及良好的傳輸性能。下面結(jié)合附圖和具體實(shí)施例，對(duì)本發(fā)明雙鑲嵌結(jié)構(gòu)制作方法的實(shí)施方式進(jìn)行進(jìn)一 步說明。參考圖5，在本發(fā)明雙鑲嵌結(jié)構(gòu)制作方法的一種實(shí)施方式中，至少可包括步驟 Si,在基底上依次形成第一介電材料層和第二介電材料層，其中，所述第二介電材料層覆 蓋所述第一介電材料層，且所述第二介電材料的硬度大于所述第一介電材料的硬度；步驟 S2，分別在所述第一介電材料層和所述第二介電材料層中，形成溝槽和管孔，并在所述溝槽 和所述管孔中沉積金屬材料；步驟S3，去除多余的金屬材料時(shí)，同時(shí)去除所述第一介電材 料層表面部分或全部的所述第二介電材料層。具體來說，參考圖6，步驟Sl可包括步驟S11，提供半導(dǎo)體襯底；步驟S12，在所述 半導(dǎo)體襯底上表面形成金屬布線層；步驟S13，在所述金屬布線層上形成阻擋層；步驟S14， 在所述阻擋層上表面形成第一介電材料層；步驟S15，在同一反應(yīng)室中，在所述第一介電材 料層上表面，形成覆蓋所述第一介電材料層的第二介電材料層，所述第二介電材料層的硬 度大于所述第一介電材料層的硬度。其中，參考圖7，在步驟Sll中，所提供的半導(dǎo)體襯底200可為多層基片(例如，具 有覆蓋電介質(zhì)和金屬膜的硅襯底)、分級(jí)基片、絕緣體上硅基片(SOI)、外延硅基片、部分處 理的基片(包括集成電路及其他元件的一部分)、圖案化或未被圖案化的基片。參考圖8，在步驟S12中，可采用物理氣相沉積工藝或者電鍍工藝在半導(dǎo)體襯底 200上形成金屬布線層210。其中，金屬布線層210可采用一種或多種金屬材料，例如可采 用鋁、銀、鉻、鉬、鎳、鈀、鉬、鈦、鉭、銅中的一種或者幾種。在具體實(shí)施例中，由于金屬銅具有 高熔點(diǎn)、低電阻系數(shù)及高抗電子遷移的能力，金屬布線層210的材料可為銅。參考圖9，在步驟S13中，可采用化學(xué)氣相沉積工藝，在金屬布線層表面形成阻擋 層220，用于阻擋金屬的擴(kuò)散。其中，所述阻擋層220的材料可選用氮化硅(SiN)、二氧化硅 Si02、碳化硅(SiC)、氮碳化硅(SiCN)中的一種或多種。參考圖10，在步驟S14中，可采用物理氣相沉積、化學(xué)氣相沉積或原子層沉積等中 的任一種工藝，在阻擋層220表面形成第一介電材料層230。其中，第一介電材料層230的 材料可為黑鉆石材料BD，其介電常數(shù)為2. 7-2. 9。在具體實(shí)施例中，可采用介質(zhì)化學(xué)氣相沉積設(shè)備，形成第一介電材料層230的具 體工藝參數(shù)可為反應(yīng)溫度為300攝氏度至400攝氏度，腔室壓力為4托至6托，反應(yīng)間距 為0. 4英寸至0. 5英寸，最大功率為380瓦至420瓦，最小功率為85瓦至95瓦，氧氣的流量 為每分鐘850標(biāo)準(zhǔn)立方厘米至每分鐘950標(biāo)準(zhǔn)立方厘米，氦氣的流量為每分鐘1800標(biāo)準(zhǔn)立 方厘米至每分鐘2200標(biāo)準(zhǔn)立方厘米，八甲基環(huán)化四硅氧烷(OMCTS)的流量為2. 8至3. 2克 /每分鐘，沉積時(shí)間為20秒至25秒，形成厚度為2500埃至3000埃的第一介電材料層230。參考圖11，在步驟S15中，在同一個(gè)反應(yīng)腔室內(nèi)，可采用物理氣相沉積、化學(xué)氣相 沉積或原子層沉積等中的任一種工藝，在第一介電材料層230表面形成第二介電材料層 240。其中，第二介電材料層240的材料可為黑鉆石材料BD，其介電常數(shù)為3. 0-3. 2。
在具體實(shí)施例中，采用化學(xué)氣相沉積制備第一介電材料層230時(shí)，可采用同一個(gè) 介質(zhì)化學(xué)氣相沉積設(shè)備，進(jìn)行第二介電材料層240的制備，其中，具體工藝參數(shù)可為反應(yīng) 溫度為300攝氏度至400攝氏度，腔室壓力為4托至6托，反應(yīng)間距為0. 33英寸至0. 37英 寸，最大功率為380瓦至420瓦，最小功率為85瓦至95瓦，氧氣的流量為每分鐘850標(biāo)準(zhǔn)立 方厘米至每分鐘950標(biāo)準(zhǔn)立方厘米，氦氣的流量為每分鐘1400標(biāo)準(zhǔn)立方厘米至每分鐘1600 標(biāo)準(zhǔn)立方厘米，八甲基環(huán)化四硅氧烷的流量為2. 3至2. 6克/每分鐘，沉積時(shí)間為7. 5秒至 8. 5秒，形成厚度為900埃至1100埃的第二介電材料層240。接下來，通過步驟S2，分別在所述第一介電材料層和所述第二介電材料層中，形成 溝槽和管孔，以及在所述溝槽和所述管孔中沉積金屬材料其中，步驟S2中可采用管孔優(yōu)先的方式，先定義出管孔，然后定義出溝槽；或是采 用溝槽優(yōu)先的方式，先定義出溝槽，接著定義出管孔。以管孔優(yōu)先方式為例，參考圖12，步 驟S2具體可包括步驟S201，定義出管孔；步驟S202，在所述管孔中形成第一抗反射層；步 驟S203，定義出溝槽；步驟S204，去除所述第一抗反射層；步驟S205，在所述管孔和所述溝 槽的表面沉積金屬。在一種具體實(shí)施例中，圖13至圖15示出了實(shí)施步驟S201的剖面結(jié)構(gòu)圖。參考圖13，首先，在第二介電材料層240表面旋涂光刻膠；接著，通過曝光，將掩膜 版上的與管孔相對(duì)應(yīng)的圖形轉(zhuǎn)移到所述光刻膠上；然后，利用顯影液將相應(yīng)部位的光刻膠 去除，以形成第一光刻膠圖形250，用于定義雙鑲嵌結(jié)構(gòu)中的管孔圖形。接著，參考圖14，以第一光刻膠圖形250為掩膜，依次刻蝕第二介電材料層240、第 一介電材料層230、阻擋層220直至暴露出金屬布線層210，形成管孔251。接著，參考圖15，去除第一光刻膠圖形250;具體來說，可采用化學(xué)試劑去除工藝 或者灰化工藝，以去除第一光刻膠圖形250。接下來，一并參考圖12和圖16，執(zhí)行步驟S202，在第二介電材料層240表面，旋涂 以形成第一抗反射層260，使第一抗反射層260填充管孔251并且形成平滑的表面。然后，一并參考圖12、圖17至圖19，執(zhí)行步驟S203，其中，圖17至圖19示出了實(shí) 施步驟S203的剖面結(jié)構(gòu)圖。參考圖17，首先，在第一抗反射層260表面旋涂光刻膠；接著，通過曝光，將掩膜版 上的與溝槽相對(duì)應(yīng)的圖形轉(zhuǎn)移到所述光刻膠上；然后，利用顯影液將相應(yīng)部位的光刻膠去 除，以形成第二光刻膠圖形270，用于定義雙鑲嵌結(jié)構(gòu)中的溝槽圖形。接著，參考圖18，以第二光刻膠圖形270為掩膜，依次刻蝕第一抗反射層260、第二 介電材料層240、第一介電材料層230，形成溝槽271。接著，參考圖19，去除第二光刻膠圖形270;具體來說，可采用化學(xué)試劑去除工藝 或者灰化工藝，以去除第二光刻膠圖形270。在形成溝槽和管孔后，一并參考圖12和圖20，執(zhí)行步驟S204，具體來說，可采用灰 化工藝去除第一抗反射層260，露出第二介電材料層240。在此基礎(chǔ)上，一并參考圖12和圖21，執(zhí)行步驟S205。具體來說，可通過物理氣相 沉積、化學(xué)氣相沉積或者原子層沉積中的一種，在所述管孔和所述溝槽中沉積金屬280，所 述金屬可為鋁、銀、鉻、鉬、鎳、鈀、鉬、鈦、鉭、銅中的一種或者幾種。為了保證所述管孔和所述溝槽被金屬填滿，一般會(huì)沉積略多一些的金屬，從而使所沉積的金屬超出所述管孔或所述溝槽，因此，通常需要在沉積金屬制后，去除多余的金 屬。在本發(fā)明中，去除多余金屬的同時(shí)，還需要去除所述第二介電材料層，并控制所去除的 第二介電材料層厚度，使所述第一介電材料層表面僅具有極低厚度的所述第二介電材料層 或不具有所述第二介電材料層。在一種實(shí)施方式中，一并參考圖5和圖22，在步驟S3的具體執(zhí)行過程中，可根據(jù)第 二介電材料層240的厚度，采用化學(xué)機(jī)械拋光工藝，去除第二介電材料層240，直至第二介 電材料層240與第一介電材料層230的界面。由于在研磨過程中，研磨劑顆粒僅對(duì)上層的 第二介電材料層240表面進(jìn)行打磨，并不傷及下層的第一介電材料層230表面，而第二介電 材料層240硬度較大，不易受研磨劑顆粒影響而產(chǎn)生擦刮，因此能保證介電層具有平滑的 表面。此外，由于第二介電材料層240的大部分或全部已被去除，介電層主要或全部由第一 介電材料層230組成，具有較低的介電常數(shù)，使得所構(gòu)成的半導(dǎo)體器件具有較好的性能。在本發(fā)明雙鑲嵌結(jié)構(gòu)制作方法的上述各種實(shí)施方式中，通過形成兩層具有不同硬 度的介電材料層，使具有較大硬度的第二介電材料層覆蓋具有較小硬度的第一介電材料 層，并在后續(xù)去除多余金屬的步驟中，去除具有較大硬度的所述第二介電材料層的全部或 大部分，從而在避免由于金屬去除工藝對(duì)具有較小硬度的所述第一介電材料層所造成的損 傷的同時(shí)，也不影響到器件的傳輸性能。進(jìn)一步地，由于后續(xù)對(duì)金屬的去除工藝不與所述第一介電材料層接觸，也就是說， 即使采用硬度不高然而介電常數(shù)很低的多種介電材料，也能夠?qū)崿F(xiàn)器件具有較高的良率及 穩(wěn)定性，從而打破了現(xiàn)有技術(shù)低介電常數(shù)的介電材料由于硬度過小而無法使用的限制。另一方面，通過在同一反應(yīng)腔室中形成第一介電材料以及覆蓋所述第一介電材料 的第二介電材料，簡(jiǎn)化了實(shí)際操作過程，節(jié)約了生產(chǎn)成本。雖然本發(fā)明已通過較佳實(shí)施例說明如上，但這些較佳實(shí)施例并非用以限定本發(fā) 明。本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，應(yīng)有能力對(duì)該較佳實(shí)施例做出各 種改正和補(bǔ)充，因此，本發(fā)明的保護(hù)范圍以權(quán)利要求書的范圍為準(zhǔn)。
權(quán)利要求
1.一種雙鑲嵌結(jié)構(gòu)制作方法，包括在基底上依次形成第一介電材料層和第二介電材料層，其中，所述第二介電材料層覆 蓋所述第一介電材料層，且所述第二介電材料的硬度大于所述第一介電材料的硬度；分別在所述第一介電材料層和所述第二介電材料層中，形成溝槽和管孔，并在所述溝槽和所述管孔中沉積金屬材料；去除多余的金屬材料的同時(shí)，去除所述第一介電材料層表面部分或全部的所述第二介 電材料層。
2.如權(quán)利要求1所述的雙鑲嵌結(jié)構(gòu)制作方法，其特征在于，所述第一介電材料具有介 電常數(shù)為2. 7-2. 9，所述第二介電材料具有介電常數(shù)為3. 0-3. 2。
3.如權(quán)利要求2所述的雙鑲嵌結(jié)構(gòu)制作方法，其特征在于，所述第一介電材料或所述 第二介電材料為黑鉆石材料。
4.如權(quán)利要求1所述的雙鑲嵌結(jié)構(gòu)制作方法，其特征在于，所述在基底上依次形成第 一介電材料層和第二介電材料層，包括提供半導(dǎo)體襯底；在所述半導(dǎo)體襯底上表面形成金屬布線層；在所述金屬布線層上形成阻擋層；在所述阻擋層上表面形成第一介電材料層；在同一反應(yīng)室中，在所述第一介電材料層上表面，形成覆蓋所述第一介電材料層的第 二介電材料層。
5.如權(quán)利要求4所述的雙鑲嵌結(jié)構(gòu)制作方法，其特征在于，所述在阻擋層上表面形成 第一介電材料層采用化學(xué)氣相沉積工藝，反應(yīng)溫度為300攝氏度至400攝氏度，腔室壓力為 4托至6托，反應(yīng)間距為0. 4英寸至0. 5英寸，最大功率為380瓦至420瓦，最小功率為85 瓦至95瓦，氧氣的流量為每分鐘850標(biāo)準(zhǔn)立方厘米至每分鐘950標(biāo)準(zhǔn)立方厘米，氦氣的流 量為每分鐘1800標(biāo)準(zhǔn)立方厘米至每分鐘2200標(biāo)準(zhǔn)立方厘米，八甲基環(huán)化四硅氧烷的流量 為每分鐘2. 8至3. 2克，沉積時(shí)間為20秒至25秒。
6.如權(quán)利要求5所述的雙鑲嵌結(jié)構(gòu)制作方法，其特征在于，所述第一介電材料層的厚 度為2500埃至3000埃。
7.如權(quán)利要求4所述的雙鑲嵌結(jié)構(gòu)制作方法，其特征在于，所述在同一反應(yīng)室中在所 述第一介電材料層上表面形成覆蓋所述第一介電材料層的第二介電材料層采用化學(xué)氣相 沉積工藝，反應(yīng)溫度為300攝氏度至400攝氏度，腔室壓力為4托至6托，反應(yīng)間距為0. 33 英寸至0. 37英寸，最大功率為380瓦至420瓦，最小功率為85瓦至95瓦，氧氣的流量為每 分鐘850標(biāo)準(zhǔn)立方厘米至每分鐘950標(biāo)準(zhǔn)立方厘米，氦氣的流量為每分鐘1400標(biāo)準(zhǔn)立方厘 米至每分鐘1600標(biāo)準(zhǔn)立方厘米，八甲基環(huán)化四硅氧烷的流量為每分鐘2. 3至2. 6克，沉積 時(shí)間為7. 5秒至8. 5秒。
8.如權(quán)利要求7所述的雙鑲嵌結(jié)構(gòu)制作方法，其特征在于，所述第二介電材料層的厚 度為900埃至1100埃。
9.如權(quán)利要求1所述的雙鑲嵌結(jié)構(gòu)制作方法，其特征在于，所述去除多余的金屬材料 的同時(shí)去除所述第二介電材料層采用化學(xué)機(jī)械拋光工藝。
全文摘要
一種雙鑲嵌結(jié)構(gòu)制作方法，包括在基底上依次形成第一介電材料層和第二介電材料層，其中，所述第二介電材料層覆蓋所述第一介電材料層，且所述第二介電材料的硬度大于所述第一介電材料的硬度；分別在所述第一介電材料層和所述第二介電材料層中，形成溝槽和管孔，并在所述溝槽和所述管孔中沉積金屬材料；去除多余的金屬材料的同時(shí)，去除所述第二介電材料層，使所述第一介電材料層表面具有低厚度的所述第二介電材料層或不具有所述第二介電材料層。本發(fā)明在不增加工藝復(fù)雜度的情況下，減小硬度小的第一介電材料層被刮傷或磨損的幾率，保證了器件不僅具有良好的介電性能，還具有高穩(wěn)定性、高產(chǎn)品良率以及良好的傳輸性能。
文檔編號(hào)H01L21/768GK102005409SQ200910194919
公開日2011年4月6日 申請(qǐng)日期2009年8月31日 優(yōu)先權(quán)日2009年8月31日
發(fā)明者周鳴, 牛孝昊 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司