專利名稱：芯片封裝結(jié)構(gòu)及堆疊式芯片封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是涉及一種多芯片封裝結(jié)構(gòu)，且特別是有關(guān)于一種芯片封裝結(jié)構(gòu) 及堆疊式芯片封裝結(jié)構(gòu)。
背景技術(shù)：
多芯片封裝結(jié)構(gòu)(Multiple-chip package, MCP ) —般用在需要高功率、 低能量損耗及小尺寸的多種應(yīng)用上。事實(shí)上，可移動(dòng)或可攜式產(chǎn)品需妻使用 具有多種功能且相當(dāng)薄的封裝結(jié)構(gòu)。
現(xiàn)有技術(shù)采用一種具有凹陷的封裝基板(凹陷基板)，以通過前述凹陷 容置芯片。如圖1所示，現(xiàn)有技術(shù)具有一凹陷102的一芯片封裝結(jié)構(gòu)10主要 包括一載板IOO、 一芯片110、多個(gè)導(dǎo)線120與一封裝膠體130。載板100的 凹陷102可容納芯片110,且芯片IIO通過多個(gè)導(dǎo)線120電性連接至載板100 的接墊106。封裝膠體130覆蓋芯片110并包覆導(dǎo)線120。然而，凹陷基板的 成本高，且前述凹陷的設(shè)計(jì)是挖入導(dǎo)線的布線區(qū)中的。
為節(jié)省較大的空間，可采用層疊封裝(Package on package, PoP)結(jié)構(gòu)， 其堆疊一頂封裝于一底封裝上。然而，隨著堆疊的芯片^:目持續(xù)增加且電子 元件的功能逐漸復(fù)雜化，降低芯片封裝結(jié)構(gòu)的總厚度相當(dāng)重要。

發(fā)明內(nèi)容
本發(fā)明提出 一種堆疊式芯片封裝結(jié)構(gòu)，其芯片直接配置在未配置有芯片 墊與焊罩層的基板上，以有效降低堆疊式芯片封裝結(jié)構(gòu)的整體厚度。
本發(fā)明另提出一種芯片封裝結(jié)構(gòu)，具體為雙面芯片封裝結(jié)構(gòu)，其芯片分 別配置于電路基板的雙面的排除區(qū)內(nèi)。雙面芯片封裝結(jié)構(gòu)對(duì)于層疊封裝相當(dāng)有用。
為具體描述本發(fā)明的內(nèi)容，在此提出 一種堆疊式芯片封裝結(jié)構(gòu)包括一第 一封裝結(jié)構(gòu)、 一第二封裝結(jié)構(gòu)以及多個(gè)連接結(jié)構(gòu)。第一封裝結(jié)構(gòu)可為一雙面 封裝結(jié)構(gòu)，雙面封裝結(jié)構(gòu)包括一多層基板，多層基板具有配置于基^1的二相 對(duì)表面上的至少二電路層，且第 一芯片與第二芯片分別配置在基板的二相對(duì) 表面上。此外， 一焊罩層分別形成在基板的二相對(duì)表面，以覆蓋第一電路層 與第二電路層。通過基板的表面上的電路層與焊罩層的設(shè)計(jì)，定義出容納第 一芯片的一第一排除區(qū)以及容納一第二芯片的一第二排除區(qū)。雙面封裝結(jié)構(gòu) 還包括配置在基板兩側(cè)上的一封裝膠體，且封裝膠體暴露出圍繞電路層的焊 球墊的焊罩層。
在本發(fā)明的一實(shí)施例中，連接結(jié)構(gòu)可以為一焊球、 一金凸塊或一銅柱。 在本發(fā)明的 一 實(shí)施例中，第二封裝結(jié)構(gòu)可為 一單芯片封裝結(jié)構(gòu)或 一堆疊 式芯片封裝結(jié)構(gòu)。
為具體描述本發(fā)明的內(nèi)容，在此還提出一種芯片封裝結(jié)構(gòu)，包括
一基板，具有一基底與一第一電路層，該第一電路層配置于該基底的一 第一表面上，其中該第一電路層包括多個(gè)第一焊球墊與多個(gè)第一接觸墊，該 第 一 電路層定義出 一第 一排除區(qū)；
一第一焊罩層，部分覆蓋該第一電路層，并暴露出該第一排除區(qū)、所述 多個(gè)第 一接觸墊與所述多個(gè)第 一焊球墊；
一第一芯片，配置于該基底的該第一表面上，并位于該第一排除區(qū)內(nèi)， 并通過多條第一導(dǎo)線電性連接至該基板的所述多個(gè)第一接觸墊；以及
一第一封裝膠體，包覆該第一芯片與所述多個(gè)第一導(dǎo)線，并部分覆蓋該 第一電路層與該第一焊罩層，且暴露出所述多個(gè)第一焊球墊與圍繞所述多個(gè) 第 一焊球墊的該第 一焊罩層。
為具體描述本發(fā)明的內(nèi)容，在此提出一種芯片封裝結(jié)構(gòu)包括一基板、一 第一焊罩層、 一第一芯片以及一第一封裝膠體?；寰哂幸换着c一第一電
6路層，第一電路層配置于基底的一第一表面上，其中第一電路層包括多個(gè)第 一焊球墊與多個(gè)第一接觸墊，第一電路層定義出一第一排除區(qū)。第一焊罩層 部分覆蓋第一電路層，并暴露出第一排除區(qū)、第一接觸墊與第一焊^求墊。第 一芯片配置于基底的第一表面上，并位于第一排除區(qū)內(nèi)，并透過多條第一導(dǎo) 線電性連接至基板的第 一接觸墊。第 一封裝膠體包覆第 一 芯片與第 一導(dǎo)線， 并部分覆蓋第 一 電路層與第 一焊罩層，且暴露出第 一焊球墊與圍繞第 一焊球 墊的第一焊罩層。
就本實(shí)施例的堆疊式芯片封裝結(jié)構(gòu)而言，由于芯片是配置在在基板的一
側(cè)或兩側(cè)的凹陷的排除區(qū)內(nèi)的，因此導(dǎo)線高度降低且模蓋(mold-cap)較薄， 以大幅減少封裝結(jié)構(gòu)的厚度。當(dāng)個(gè)別的封裝結(jié)構(gòu)的模具高度(mold height)降 低，可縮小連接球的尺寸或球距，而這將有利于高密度的立體堆疊式芯片封 裝結(jié)構(gòu)，并可避免翹曲問題(warpage issues )。
為讓本發(fā)明的上述和其他特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例， 并配合附圖，作詳細(xì)說明如下。


圖1為現(xiàn)有的一種具有一凹槽的芯片封裝結(jié)構(gòu)的剖面圖； 圖2為本發(fā)明一實(shí)施例的芯片封裝結(jié)構(gòu)的剖面圖； 圖3為本發(fā)明另一實(shí)施例的雙面封裝結(jié)構(gòu)的剖面圖； 圖4為本發(fā)明又 一 實(shí)施例的堆疊式芯片封裝結(jié)構(gòu)的剖面圖
附圖中主要元件符號(hào)說明 10、 20-芯片封裝結(jié)構(gòu)； 32、 22-封裝結(jié)構(gòu)； lOO-載板；
106、 204a、 304a、 306a-4妄墊； 120、 230-導(dǎo)線；
30-雙面芯片封裝結(jié)構(gòu)； 40-層疊封裝結(jié)構(gòu)； 102-凹陷； 110、 210—芯片；
130、 250、 350a、 350b-封裝膠體;
7200、 300-基板；202、 302-基底；
204-電3各層；204b、 206b-跡線；
206a、 304b、 306b-焊3泉墊；212、 312、 322-接點(diǎn)；
215、 315、 325-粘著劑；240、 242-焊罩層；
304-第一圖案化金屬層；306-第二圖案化金屬層；
310-第一芯片；320-第二芯片；
330a-第一導(dǎo)線;330b-第二導(dǎo)線；
340a-第一圖案化焊罩層；340b-第二圖案化焊罩層；
360a-第一焊球；360b-第二焊球；
460-連接結(jié)構(gòu)；A、 Al、 A2-排除區(qū)；
Sl-第一表面；S2-第二表面；
t-模蓋厚度；T-支撐高度。
具體實(shí)施例方式
圖2為本發(fā)明一實(shí)施例的芯片封裝結(jié)構(gòu)的剖面圖。芯片封裝結(jié)構(gòu)20包括 一基板200、至少一芯片210、多個(gè)導(dǎo)線230與一封裝膠體250?；?00可 以為一多層基板，其具有至少一基底202與配置于基底202的第一表面Sl上 的一圖案化的金屬層。圖案化的金屬層構(gòu)成一電路層(或線路層)204,其具 有多個(gè)接墊204a與跡線(trace) 204b?；?00可為一多層電路基板，例如 一雙層電路基板、 一四層電路基板或一六層電路基板。電路層204可通過電 鍍或是壓合銅或銅箔于基底202上的方式形成?；?02可以是一絕緣的核 心基底，也可以具有增層電路或疊層電路，其中絕緣材料壓合于疊層電路中。
芯片210的接點(diǎn)212通過多個(gè)導(dǎo)線230分別電性連接至接墊204a A/或 跡線204b。芯片210通過一粘著劑215粘著至基底202的第一表面Sl。較佳 地，粘著劑215可以為一芯片連接膜(die attach film),其可選擇性地具有 填充物以增加導(dǎo)熱效果。 一圖案化的焊罩層240部分覆蓋電路層204并暴露出接墊204a與跡線204b，以用于電性連接。焊罩層240可以以模^1印刷、滾 筒涂布、干膜疊層或旋轉(zhuǎn)涂布的方法形成，用于部分覆蓋電路層204。電路 層204的被焊罩層240覆蓋的部分可避免被后續(xù)的焊接與打線接合的制程所 污染。封裝膠體250覆蓋芯片210并包覆導(dǎo)線230。芯片封裝結(jié)構(gòu)20的封裝 膠體250的模蓋(mold-cap )厚度t取決于芯片210的厚度與打線接合的高度。 芯片封裝結(jié)構(gòu)20的設(shè)計(jì)使電路層204與焊罩層240位于芯片210的配置 區(qū)之外。換言之，通過電路層204與焊罩層240的排列，可形成一凹陷區(qū)或 是一排除區(qū)A以容納芯片210，且芯片210粘著至基底202的排除區(qū)A。因 此，基板200的位于芯片210正下方的部分未配置有電路層204 (包括所謂 的芯片墊)與焊罩層240。排除區(qū)A的尺寸實(shí)質(zhì)上與芯片的尺寸相等或略大 于芯片的尺寸。
基本上，封裝膠體250的模蓋厚度t可略大于導(dǎo)線230的打線接合高度。 由于基底202的排除區(qū)A與焊罩層240及/或電路層204的頂面之間存在有一 高度差，故排除區(qū)A的位置相對(duì)較低。相較于現(xiàn)有的封裝結(jié)構(gòu)的芯片配置于 覆蓋有焊罩層的芯片墊上，芯片封裝結(jié)構(gòu)20的排除區(qū)A可使芯片210的位 置降低80微米(可以是現(xiàn)有的封裝結(jié)構(gòu)的芯片墊的厚度加焊罩層的厚度的總 和)。通過使焊罩層的層數(shù)加倍或增加跡線高度，可增加凹陷區(qū)(即排除區(qū) A)的深度，以使其超過100微米。在本實(shí)施例中，凹陷的排除區(qū)A可降低 芯片210的位置與導(dǎo)線230的位置。由于導(dǎo)線230的高度降低，因此封裝膠 體250的厚度減少，進(jìn)而使芯片封裝結(jié)構(gòu)20的總厚度大幅減少。
圖3為本發(fā)明另一實(shí)施例的雙面封裝結(jié)構(gòu)的剖面圖。雙面芯片封裝結(jié)構(gòu) 30包括一雙面的基板300、 一第一芯片310、 一第二芯片320、多個(gè)第一導(dǎo)線 330a、多個(gè)第二導(dǎo)線330b以及一封裝膠體350a、 350b。第一芯片310配置于 基板300的一第一表面Sl，第二芯片320配置于基板300的一第二表面S2。 封裝膠體350a、 350b分別覆蓋第一芯片310與第二芯片320。
在圖3中，基板300可以為一多層基板，其具有至少一基底302以及分別配置于基底302的第一表面Sl與第二表面S2上的一第一圖案化金屬層304 與一第二圖案化金屬層306。第一圖案化金屬層304構(gòu)成一電路層(線路層)， 其具有多個(gè)接墊304a與多個(gè)焊球墊304b,且第二圖案化金屬層306構(gòu)成一電 路層(線路層)，其具有多個(gè)接墊306a與多個(gè)焊球墊306b。多層的電路基板 較佳為一四層電路基板(例如四層或1+2+1層基板)或六層電路基板(例如 六層、2+2+2或1+4+1層基板)或一多層的電路基板。第一芯片310的接點(diǎn) 312通過第一導(dǎo)線330a分別電性連接至接墊304a。第二芯片320的接點(diǎn)322 通過第二導(dǎo)線330b分別電性連接至接墊306a。第一芯片310通過一粘著劑 315粘著至基底302的第一表面Sl，且第二芯片320通過一粘著劑325粘著 至基底302的第二表面S2。同樣地，粘著劑315、 325較佳可以為一芯片連 接膜(die attach film),其可選l^性地具有填充物以增加導(dǎo)熱效果。
一第一圖案化焊罩層340a暴露出接墊304a與焊球接墊304b,以用于電 性連接。至少一第一焊球360a配置在焊球墊304b上。 一第二圖案化焊罩層 340b暴露出接墊306a與焊球墊306b,以用于電性連接。至少一第二焊球360b 配置在焊球墊306b上。第一圖案化焊罩層340a/第二圖案化焊罩層340b部分 覆蓋第一圖案化金屬層304/第二圖案化金屬層306以保護(hù)跡線(未示出)免 于受到后續(xù)的焊接或打線接合的影響。封裝膠體350a覆蓋第一芯片310并包 覆第一導(dǎo)線330a,且封裝膠體350b覆蓋第二芯片320并包覆第二導(dǎo)線330b。 封裝膠體350a/350b可延伸至第一圖案化焊罩層340a/第二圖案化焊罩層340b 上。
雙面芯片封裝結(jié)構(gòu)30的設(shè)計(jì)是使第一圖案化金屬層304、第二圖案化金 屬層306與第一圖案化焊罩層340a/第二圖案化焊罩層340b位于第一芯片310 的配置區(qū)之外，并形成一排除區(qū)Al以容納第一芯片310,第一芯片310粘著 至基底302的排除區(qū)Al內(nèi)的第一表面Sl。此外，還形成一排除區(qū)A2以容 納第二芯片320，第二芯片320粘著至基底302的排除區(qū)A2內(nèi)的第二表面 S2。如圖3所示，排除區(qū)Al實(shí)質(zhì)上與排除區(qū)A2切齊。然而，排除區(qū)Al與排除區(qū)A2的尺寸可以是相等或不相等，且排除區(qū)Al與排除區(qū)A2可以是排 成一列或不排成一列。
在本實(shí)施例中，第一圖案化焊罩層340a/第二圖案化焊罩層340b的厚度 定義出第一焊球360a/第二焊球360b的高度以及凹陷區(qū)或排除區(qū)Al/A2的深 度以容納第一芯片310/第二芯片320。由于凹陷的排除區(qū)Al/A2，雙面芯片 封裝結(jié)構(gòu)30具有較低的導(dǎo)線與較薄的封裝膠體。
為進(jìn)一步降低封裝結(jié)構(gòu)的尺寸與厚度，上述芯片封裝結(jié)構(gòu)20與雙面芯片 封裝結(jié)構(gòu)30可應(yīng)用在層疊封裝結(jié)構(gòu)中。原則上，對(duì)于層疊封裝結(jié)構(gòu)，上封裝 結(jié)構(gòu)可通過多個(gè)配置于下封裝結(jié)構(gòu)的周邊區(qū)域的焊球連接至下封裝結(jié)構(gòu)。舉 例來說，上封裝結(jié)構(gòu)為一單芯片的球柵陣列(ball grid array, BGA )封裝或一 堆疊式芯片的球柵陣列封裝，下封裝結(jié)構(gòu)包括一邏輯器件(logic device)或 堆疊的芯片。
圖4為本發(fā)明又一實(shí)施例的堆疊式芯片封裝結(jié)構(gòu)的剖面圖。 一雙面封裝 結(jié)構(gòu)可依據(jù)層疊封裝結(jié)構(gòu)的設(shè)計(jì)需求(如堆疊的封裝結(jié)構(gòu)的數(shù)量)而作為底 封裝結(jié)構(gòu)或頂封裝結(jié)構(gòu)。如圖4所示，就層疊封裝結(jié)構(gòu)40而言，其提供兩個(gè) 獨(dú)立的封裝結(jié)構(gòu)32、 22，且封裝結(jié)構(gòu)32通過多個(gè)連接結(jié)構(gòu)460粘著并電性 連接至封裝結(jié)構(gòu)22,以形成層疊封裝結(jié)構(gòu)40。封裝結(jié)構(gòu)22與圖2的芯片封 裝結(jié)構(gòu)20相似，兩者的差異之處在于基板200的背面覆蓋有一焊罩層242。 焊罩層242覆蓋跡線206b,但暴露出焊球墊206a以容置連接結(jié)構(gòu)460。封裝 結(jié)構(gòu)32與圖3的雙面芯片封裝結(jié)構(gòu)30相似，且第一圖案化焊罩層340a暴露 出焊球墊304b以容置連接結(jié)構(gòu)460。連接至焊球墊206a、 304b的連接結(jié)構(gòu) 460可以是以回焊(reflowing)的方式所形成的焊^求。銅柱或金凸塊也可作為 連接結(jié)構(gòu)460，其以回焊焊料的方式形成。連接結(jié)構(gòu)460與焊球墊206a、 304b 的總厚度大于焊罩層242與封裝膠體350a的總厚度。
金凸塊或銅柱可預(yù)先配置于底封裝結(jié)構(gòu)的接墊上，然后回焊位于頂封裝 結(jié)構(gòu)的焊球墊上的焊料膠(solder paste),如此可使金凸塊在移除頂封裝結(jié)構(gòu)之后仍然保持完整，進(jìn)而有利重工(reworking)。或者，金凸塊可先配置 在頂封裝結(jié)構(gòu)的接墊上，然后回焊位于底封裝結(jié)構(gòu)的焊球墊上的焊料膠。對(duì) 于堆疊式封裝結(jié)構(gòu)而言，連接結(jié)構(gòu)可配置于底層疊封裝結(jié)構(gòu)的頂面的周邊。
如上所述，焊罩層242、第一圖案化焊罩層340a的厚度定義出凹陷區(qū)或 排除區(qū)的容納芯片的深度，以及連接結(jié)構(gòu)460的支撐高度T。如果必要的話， 焊罩層的厚度可依據(jù)芯片厚度或是芯片堆疊的總厚度而做調(diào)整，調(diào)整的方法 可以是增加涂布厚度或使層數(shù)加倍。為使封裝結(jié)構(gòu)成為層疊封裝結(jié)構(gòu)，底封 裝結(jié)構(gòu)的模蓋厚度t必需小于位于堆疊封裝結(jié)構(gòu)之間的連接結(jié)構(gòu)的支撐高度 T。如此一來，由于底封裝結(jié)構(gòu)是扁平(low-profile)的，故可采用尺寸較小 的焊球或凸塊。再者，由于焊球或凸塊的尺寸較小，因此堆疊式芯片封裝結(jié) 構(gòu)可具有較小的球距(ball pitch)。在另一方面，若使用一般尺寸的焊球或 凸塊，對(duì)于層疊封裝結(jié)構(gòu)而言，將多芯片^/或較大的芯片整合至底封裝結(jié)構(gòu) 中是可行的。此外，易于重工，金凸塊與銅柱的主要優(yōu)點(diǎn)是直徑小(相較于 焊球)，故使連接結(jié)構(gòu)之間的間距較小，因此可增加單位面積中的連接結(jié)構(gòu) 數(shù)。
綜上所述，在本發(fā)明中，可通過將芯片配置在排除區(qū)(例如周邊線路與 焊罩層所定義出的孔洞或開口 )中來降低導(dǎo)線高度與薄化模蓋，進(jìn)而有效減 少堆疊式芯片封裝結(jié)構(gòu)的總厚度。
最后應(yīng)說明的是以上實(shí)施例僅用以說明本發(fā)明的技術(shù)方案，而非對(duì) 其限制；盡管參照前述實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說明，本領(lǐng)域的普通 技術(shù)人員應(yīng)當(dāng)理解其依然可以對(duì)前述各實(shí)施例所記載的技術(shù)方案進(jìn)行修 改，或者對(duì)其中部分技術(shù)特征進(jìn)行等同替換；而這些修改或者替換，并不 使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實(shí)施例技術(shù)方案的精神和范圍。
權(quán)利要求
1、一種堆疊式芯片封裝結(jié)構(gòu)，包括一第一封裝結(jié)構(gòu)，包括一第一基板，具有一基底、一第一電路層與一第二電路層，該第一電路層配置于該基板的一第一表面上，該第二電路層配置于該基板的相對(duì)該第一表面的一第二表面上，其中該第一電路層包括多個(gè)第一焊球墊，該第一電路層設(shè)置有一第一排除區(qū)，且該第二電路層設(shè)置有一第二排除區(qū)；一第一焊罩層，覆蓋該第一電路層，并暴露出該第一排除區(qū)與所述多個(gè)第一焊球墊；一第一芯片，配置于該基底的該第一表面上并位于該第一排除區(qū)內(nèi)，且電性連接至該第一基板；一第一封裝膠體，包覆該第一芯片，并部分覆蓋該第一電路層與該第一焊罩層，且暴露出所述多個(gè)第一焊球墊與圍繞所述多個(gè)第一焊球墊的該第一焊罩層；一第二焊罩層，覆蓋該第二電路層，并暴露出該第二排除區(qū)；一第二芯片，配置于該基底的該第二表面上并位于該第二排除區(qū)內(nèi)，且電性連接至該第一基板；一第二封裝膠體，包覆該第二芯片；一第二封裝結(jié)構(gòu)，包括一第二基板，具有多個(gè)第二焊球墊，所述多個(gè)第二焊球墊配置于該第二基板的一背面上；一第三芯片，配置于該第二基板的一承載面上，并電性連接至該第二基板；一第三焊罩層，覆蓋該第二基板的該背面，并暴露出所述多個(gè)第二焊球墊；一第三封裝膠體，包覆該第三芯片；以及多個(gè)連接結(jié)構(gòu)，各連接結(jié)構(gòu)配置于該第一焊球墊與該第二焊球墊之間，以電性連接該第一封裝結(jié)構(gòu)與該第二封裝結(jié)構(gòu)。
2、 根據(jù)權(quán)利要求1所述的堆疊式芯片封裝結(jié)構(gòu)，其中該連接結(jié)構(gòu)為一焊 球、 一金凸塊或一銅柱。
3、 根據(jù)權(quán)利要求1所述的堆疊式芯片封裝結(jié)構(gòu)，其中該第一電路層還包 括至少一第一接墊，且該第一芯片以打線接合的方式電性連接至該第一接墊。
4、 根據(jù)權(quán)利要求1所述的堆疊式芯片封裝結(jié)構(gòu)，其中該第二電路層還包 括至少一第二接墊，且該第二芯片以打線接合的方式電性連接至該第二接墊。
5、 根據(jù)權(quán)利要求l所述的堆疊式芯片封裝結(jié)構(gòu)，其中該連接結(jié)構(gòu)、該第 一焊球墊與該第二焊球墊的總厚度大于該第三罩幕層與該第一封裝膠體的總 厚度。
6、 根據(jù)權(quán)利要求1所述的堆疊式芯片封裝結(jié)構(gòu)，其中該第一電路層與該 第一罩幕層僅位于該第一排除區(qū)之外，該第二電路層與該第二罩幕層僅位于 該第二排除區(qū)之外。
7、 一種芯片封裝結(jié)構(gòu)，包括一基板，具有一基底與一第一電路層，該第一電路層配置于該基底的一 第一表面上，其中該第一電路層包括多個(gè)第一焊球墊與多個(gè)第一接觸墊，該 第一電路層定義出一第一排除區(qū)；一第一焊罩層，部分覆蓋該第一電路層，并暴露出該第一排除區(qū)、所述 多個(gè)第 一接觸墊與所述多個(gè)第 一焊球墊；一第一芯片，配置于該基底的該第一表面上，并位于該第一排除區(qū)內(nèi)， 并通過多條第一導(dǎo)線電性連接至該基板的所述多個(gè)第一接觸墊；以及一第一封裝膠體，包覆該第一芯片與所述多個(gè)第一導(dǎo)線，并部分覆蓋該 第一電路層與該第一焊罩層，且暴露出所述多個(gè)第一焊球墊與圍繞所述多個(gè) 第一焊球墊的該第一焊罩層。
8、 根據(jù)權(quán)利要求7所述的芯片封裝結(jié)構(gòu)，還包括多個(gè)連接結(jié)構(gòu)，配置于所述多各第一焊球墊上，其中該連接結(jié)構(gòu)為一焊 球、 一金凸塊或一銅柱。
9、 根據(jù)權(quán)利要求7所述的芯片封裝結(jié)構(gòu)，還包括一第二電路層，配置于該基底的相對(duì)于該第一表面的一第二表面上，其 中該第二電路層包括多個(gè)第二焊球墊與多個(gè)第二接觸墊，該第二電路層設(shè)置 有一第二排除區(qū)；一第二焊罩層，部分覆蓋該第二電路層，并暴露出所述多個(gè)第二排除區(qū)、 所述多個(gè)第二接觸墊與所述多個(gè)第二焊球墊；一第二芯片，配置于該基底的該第二表面上，并位于該第二排除區(qū)中，且通過多條第二導(dǎo)線電性連接至該基板的所述多個(gè)第二接觸墊；以及一第二封裝膠體，包覆該第二芯片與所述多個(gè)第二導(dǎo)線，并部分覆蓋該 第二電路層與該第二焊罩層，且暴露出所述多個(gè)第二焊球墊與圍繞該些第二 焊球墊的該第二焊罩層。
10、 根據(jù)權(quán)利要求9所述的芯片封裝結(jié)構(gòu)，還包括 多個(gè)連接結(jié)構(gòu)，配置于所述多個(gè)第二焊球墊上，其中該連接結(jié)構(gòu)為一焊球、 一金凸塊或一銅柱。
11、 根據(jù)權(quán)利要求9所述的芯片封裝結(jié)構(gòu)，其中該第一電路層與該第一 焊罩層僅位于該第一排除區(qū)之外，且該第二電路層與該第二焊罩層僅位于該 第二排除區(qū)之外。
全文摘要
本發(fā)明提供了一種芯片封裝結(jié)構(gòu)及堆疊式芯片封裝結(jié)構(gòu)，其中，堆疊式封裝結(jié)構(gòu)具有一基板，且此基板的一側(cè)或雙側(cè)具有一擬凹槽或一排除區(qū)。通過線路層與焊罩層的圖案排列以及將芯片配置于凹陷的排除區(qū)中，可使導(dǎo)線高度降低以及模蓋薄化，進(jìn)而有效降低堆疊式芯片封裝結(jié)構(gòu)的厚度。此外，雙面芯片封裝結(jié)構(gòu)適于作為行動(dòng)裝置中的層疊封裝結(jié)構(gòu)。
文檔編號(hào)H01L25/00GK101661929SQ200910165218
公開日2010年3月3日 申請(qǐng)日期2009年8月13日 優(yōu)先權(quán)日2008年8月27日
發(fā)明者伯恩·卡爾·厄佩爾特, 布萊福特·丁·法克特 申請(qǐng)人:日月光半導(dǎo)體制造股份有限公司