專利名稱：半導(dǎo)體封裝結(jié)構(gòu)及其封裝方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種半導(dǎo)體封裝結(jié)構(gòu)及其封裝方法，且特別是有關(guān)于一種感應(yīng)式 芯片內(nèi)埋于基板的半導(dǎo)體封裝結(jié)構(gòu)及其封裝方法。
背景技術(shù)：
請參照圖1，其繪示已知的半導(dǎo)體封裝結(jié)構(gòu)的示意圖。半導(dǎo)體封裝結(jié)構(gòu)100包括 一感應(yīng)式芯片102及基板104。感應(yīng)式芯片102設(shè)于基板104的上表面106，且利用打線 (wire-bonding)方式，以焊線(wire) 108電性連接感應(yīng)式芯片102與基板104。為了保護(hù) 焊線108及感應(yīng)式芯片102，通常須以封膠110對焊線108及感應(yīng)式芯片102進(jìn)行包覆。其 中封膠110須露出感應(yīng)式芯片102的感應(yīng)區(qū)112，以感應(yīng)從其上經(jīng)過的待感應(yīng)物，例如是手 指。然而，于封膠過程中，難以精確地控制高溫液態(tài)的封膠的流動，故高溫液態(tài)的封膠 極易覆蓋到局部的感應(yīng)區(qū)112，如圖1局部A所示。因此而影響到感應(yīng)功能，甚至使感應(yīng)功 能失效。此外，因為封膠110過于突出，使得待感應(yīng)物，例如是手指需用力施壓才能接觸到 感應(yīng)區(qū)112，以進(jìn)行感應(yīng)。除了操作不方便之外，也可能因手指施壓的大小不同，影響感應(yīng)的
靈敏度。并且，由于感應(yīng)式芯片102突出于上表面106，封膠110為了包覆感應(yīng)式芯片102， 封膠110的高度需高于焊線108及感應(yīng)式芯片102，因此導(dǎo)致整體半導(dǎo)體封裝結(jié)構(gòu)100的高 度Hl無法降低，使半導(dǎo)體封裝結(jié)構(gòu)100顯得笨重，無法滿足輕薄短小的趨勢。

發(fā)明內(nèi)容
本發(fā)明是有關(guān)于一種半導(dǎo)體封裝結(jié)構(gòu)及其封裝方法，感應(yīng)式芯片內(nèi)埋于基板內(nèi)， 使整體半導(dǎo)體封裝結(jié)構(gòu)體積符合輕薄短小趨勢。根據(jù)本發(fā)明的一方面，提出一種半導(dǎo)體封裝結(jié)構(gòu)。半導(dǎo)體封裝結(jié)構(gòu)包括一基板、 一感應(yīng)式芯片、一第一圖案化導(dǎo)電層、一導(dǎo)通孔導(dǎo)電層、一第二圖案化導(dǎo)電層及一電性連接 部?；寰哂幸恍酒葜貌?、一導(dǎo)通孔及相對應(yīng)的一第一表面與一第二表面，芯片容置部及 導(dǎo)通孔從第一表面貫穿至第二表面。感應(yīng)式芯片設(shè)于芯片容置部內(nèi)并具有一主動表面且包 括一接墊，接墊位于主動表面。第一圖案化導(dǎo)電層形成于第一表面。導(dǎo)通孔導(dǎo)電層形成于 導(dǎo)通孔并連接于第一圖案化導(dǎo)電層。第二圖案化導(dǎo)電層形成于第二表面并連接于導(dǎo)通孔導(dǎo) 電層。電性連接部用以電性連接接墊與第一圖案化導(dǎo)電層。根據(jù)本發(fā)明的另一方面，提出一種半導(dǎo)體封裝結(jié)構(gòu)的封裝方法。封裝方法包括以 下步驟。提供一基板，基板具有一第一表面與一第二表面；形成一芯片容置部及一導(dǎo)通孔于 基板，芯片容置部及導(dǎo)通孔從第一表面貫穿至第二表面；設(shè)置一感應(yīng)式芯片于芯片容置部 內(nèi)，感應(yīng)式芯片具有一主動表面且包括一接墊，接墊位于主動表面；形成一第一圖案化導(dǎo)電 層于第一表面；形成一導(dǎo)通孔導(dǎo)電層于導(dǎo)通孔，導(dǎo)通孔連接于第一圖案化導(dǎo)電層；形成一第二圖案化導(dǎo)電層于第二表面，第二圖案化導(dǎo)電層連接于導(dǎo)通孔導(dǎo)電層；形成一電性連接 部于接墊與第一圖案化導(dǎo)電層之間，以電性連接接墊與第一圖案化導(dǎo)電層。為讓本發(fā)明的上述內(nèi)容能更明顯易懂，下文特舉較佳實施例，并配合附圖，作詳細(xì) 說明如下


圖1(已知技藝)繪示已知的半導(dǎo)體封裝結(jié)構(gòu)的示意圖。圖2繪示依照本發(fā)明第一實施例的半導(dǎo)體封裝結(jié)構(gòu)示意圖。圖3繪示依照本發(fā)明第一實施例的半導(dǎo)體封裝結(jié)構(gòu)的封裝方法流程圖。圖4A至4J繪示圖2的半導(dǎo)體封裝結(jié)構(gòu)的制造示意圖。圖5繪示依照本發(fā)明另一實施例的半導(dǎo)體封裝結(jié)構(gòu)示意圖。圖6繪示依照本發(fā)明第二實施例的半導(dǎo)體封裝結(jié)構(gòu)示意圖。圖7繪示依照本發(fā)明第三實施例的半導(dǎo)體封裝結(jié)構(gòu)示意圖。圖8繪示依照本發(fā)明第三實施例的半導(dǎo)體封裝結(jié)構(gòu)的封裝方法流程圖。圖9A至9C繪示圖7的半導(dǎo)體封裝結(jié)構(gòu)的制造示意圖。圖10繪示依照本發(fā)明第四實施例的半導(dǎo)體封裝結(jié)構(gòu)示意圖。主要組件符號說明100、200、300、400、500、600 半導(dǎo)體封裝結(jié)構(gòu)102、204、402、602 感應(yīng)式芯片104、202 基板106 上表面108,504 焊線110、512 封膠112、240:感應(yīng)區(qū)206、506 第一圖案化導(dǎo)電層208:導(dǎo)通孔導(dǎo)電層210:第二圖案化導(dǎo)電層212:電性連接部214 芯片容置部216 導(dǎo)通孔218 第一表面220 第二表面222 主動表面224 接墊226 側(cè)面228:內(nèi)側(cè)壁230 黏膠232、406:芯片表面234、508:介電層
236,510 第一開孔
238第二開孔
242黏貼膜
244開口
246黏貼面
250接墊表面
404,604 芯片膠膜
A:局部
Dl 距離
HI、H2 高度
S 間隙
S302-S324、S802-S826 步驟
具體實施例方式以下提出較佳實施例作為本發(fā)明的說明，然而實施例所提出的內(nèi)容，僅為舉例說 明之用，而繪制的圖式為配合說明，并非作為限縮本發(fā)明保護(hù)范圍之用。再者，實施例的圖 標(biāo)亦省略不必要的組件，以利清楚顯示本發(fā)明的技術(shù)特點。第一實施例請參照圖2，其繪示依照本發(fā)明第一實施例的半導(dǎo)體封裝結(jié)構(gòu)示意圖。半導(dǎo)體封 裝結(jié)構(gòu)200包括一基板202、一感應(yīng)式芯片204、一第一圖案化導(dǎo)電層206、一導(dǎo)通孔導(dǎo)電層 208、一第二圖案化導(dǎo)電層210及一電性連接部212?；?02，例如是一覆銅層板(Cupper-Clad Laminate)，其具有一芯片容置部 214、數(shù)個導(dǎo)通孔216及相對應(yīng)的一第一表面218與一第二表面220，芯片容置部214及導(dǎo)通 孔216從第一表面218貫穿至第二表面220。感應(yīng)式芯片204設(shè)于芯片容置部214內(nèi)并具 有一主動表面222且包括數(shù)個接墊224。接墊224位于主動表面222，較佳但非限定地鄰近 于感應(yīng)式芯片204的邊緣區(qū)域。第一圖案化導(dǎo)電層206形成于第一表面218。導(dǎo)通孔導(dǎo)電層208形成于導(dǎo)通孔216 的內(nèi)側(cè)壁并連接于第一圖案化導(dǎo)電層206。第二圖案化導(dǎo)電層210形成于第二表面220并連接于導(dǎo)通孔導(dǎo)電層208。于本實施例中，電性連接部212延伸自第一圖案化導(dǎo)電層206，較佳地與第一圖案 化導(dǎo)電層206 —體成形。進(jìn)一步地說，在形成第一圖案化導(dǎo)電層206的過程中，一并形成電 性連接部212，以電性連接接墊224與第一圖案化導(dǎo)電層206。此外，感應(yīng)式芯片204的一側(cè)面226與芯片容置部214的一內(nèi)側(cè)壁228相距一間 隙S。半導(dǎo)體封裝結(jié)構(gòu)200的一黏膠230，設(shè)于間隙S內(nèi)并連接感應(yīng)式芯片204的側(cè)面226 與芯片容置部214的內(nèi)側(cè)壁228，以將感應(yīng)式芯片204固設(shè)于芯片容置部214。其中，黏膠 230例如是一熱固型樹脂(thermal cure resin)或一含銅的黏膠。此外，感應(yīng)式芯片204更具有一與主動表面222相對應(yīng)的芯片表面232。半導(dǎo)體封 裝結(jié)構(gòu)200更包括一介電層234，其覆蓋第一表面218、第二表面220、主動表面222及芯片 表面232。其中，介電層234具有一第一開孔236及一第二開孔238，第一開孔236露出主動表面222的一部份，即感應(yīng)式芯片204的感應(yīng)區(qū)240，而第二開孔238露出第二圖案化導(dǎo) 電層210的一部分。由于第一圖案化導(dǎo)電層206、導(dǎo)通孔導(dǎo)電層208及第二圖案化導(dǎo)電層210電性連 接。故，可形成數(shù)個錫球(未繪示)于第二開孔238，以電性連接一電路板(未繪示)與感 應(yīng)式芯片204。請參照圖3，其繪示依照本發(fā)明第一實施例的半導(dǎo)體封裝結(jié)構(gòu)的封裝方法流程圖。 以下搭配第4A至4J圖作詳細(xì)說明，第4A至4J圖繪示圖2的半導(dǎo)體封裝結(jié)構(gòu)的制造示意 圖。首先，于步驟S302中，如第4A圖所示，提供基板202，基板202具有第一表面218 與第二表面220。然后，于步驟S304中，如第4B圖所示，應(yīng)用鑽孔技術(shù)，例如是機(jī)械鑽孔，形成芯片 容置部214及導(dǎo)通孔216于基板202。芯片容置部214及導(dǎo)通孔216從第一表面218貫穿 至第二表面220。且，芯片容置部214于第一表面218露出的一開口 244。然后，于圖3的步驟S306中，設(shè)置感應(yīng)式芯片204于芯片容置部214內(nèi)。本步驟 S306可由數(shù)個步驟完成。例如，如第4C圖所示，于步驟S308中，設(shè)置一黏貼膜242于第一 表面218，以使黏貼膜242覆蓋開口 244。其中，黏貼膜242具有加熱后失去黏性的特性。然后，于步驟S310中，如第4D圖所示，黏貼感應(yīng)式芯片204于黏貼膜242的一黏 貼面246上，其中感應(yīng)式芯片204的主動表面222面向黏貼面246。其中，感應(yīng)式芯片204 的接墊224位于主動表面222。較佳但非限定地，接墊224的厚度至少大于8微米(μ m)。于本實施例中，接墊224突出于主動表面222，接墊224具有一與主動表面222朝 向同一方向的接墊表面250。在本步驟S310中，接墊表面250是黏貼于黏貼面246上，且接 墊224全部陷入黏貼膜242內(nèi)，使主動表面222與第一表面218實質(zhì)上齊平。然此非用以 限制本發(fā)明，在其它實施態(tài)樣中，接墊224可部份陷入黏貼膜242內(nèi)?；蛘撸訅|表面250 與黏貼面246實質(zhì)上齊平。然后，于步驟S312中，如第4E圖所示，設(shè)置黏膠230于感應(yīng)式芯片204的側(cè)面226 與芯片容置部214的內(nèi)側(cè)壁228之間，以將感應(yīng)式芯片204固設(shè)于芯片容置部214。其中， 黏膠230的材質(zhì)包含熱固型樹脂。之后，于步驟S314中，如第4F圖所示，可采用加熱方式，移除黏貼膜242。由于黏 膠230的材質(zhì)包含熱固型樹脂，故本步驟S314的加熱動作可加速黏膠230的固化，縮短黏 膠230黏接感應(yīng)式芯片204的側(cè)面226與芯片容置部214的內(nèi)側(cè)壁228的時間。至此，完 成步驟S306，感應(yīng)式芯片204被設(shè)于芯片容置部214內(nèi)。然后，于步驟S316中，如第4G圖所示，形成第一圖案化導(dǎo)電層206于第一表面 218。此步驟S316包含了形成電性連接部212的步驟。電性連接部212延伸自第一圖案化 導(dǎo)電層206，與第一圖案化導(dǎo)電層206是一體成形并連接于接墊224，以電性連接接墊224 與第一圖案化導(dǎo)電層206。更進(jìn)一步地說，電性連接部212與第一圖案化導(dǎo)電層206于同一 工藝，例如是電鍍工藝中一并形成。然后，于步驟S318中，如第4H圖所示，形成導(dǎo)通孔導(dǎo)電層208于導(dǎo)通孔216的內(nèi) 壁面，導(dǎo)通孔導(dǎo)電層208是連接于第一圖案化導(dǎo)電層206。然后，于步驟S320中，如第41圖所示，形成第二圖案化導(dǎo)電層210于第二表面220，第二圖案化導(dǎo)電層210連接于導(dǎo)通孔導(dǎo)電層208。步驟S316至步驟S320可同時以半加成(semi-additive process，SAP)鍍銅方 式完成。較佳但非限定地，第一圖案化導(dǎo)電層206、導(dǎo)通孔導(dǎo)電層208及第二圖案化導(dǎo)電層 210的厚度至少為10 μ m。較佳地，于步驟S316之前，封裝方法可包括形成一種子層(未繪示)于第4F圖中 基板202的整個外表面的步驟，以幫助步驟S316至步驟S320過程中的鍍銅層的附著。于 步驟S320之后，以蝕刻(etching)方式去除掉露出于第41圖的基板202的外表面的種子 層(未繪示)。接下來介紹步驟S322，如第4J圖所示，可應(yīng)用網(wǎng)板印刷(screen printing)方式， 形成介電層234于第一表面218、第二表面220、主動表面222及芯片表面232。其中，介電 層234的材質(zhì)可以是高分子材料。然后，于步驟S324中，以曝光顯影方式，形成第一開孔236及第二開孔238于介電 層234，如圖2所示。第一開孔236露出主動表面222的感應(yīng)區(qū)240，第二開孔238露出第 二圖案化導(dǎo)電層210的一部分。至此，完成圖2所示的半導(dǎo)體封裝結(jié)構(gòu)200。由于露出感應(yīng)區(qū)240的第一開孔236由曝光顯影方式的方式制成，故第一開孔236 可精確地露出感應(yīng)區(qū)240，不會產(chǎn)生如圖1已知半導(dǎo)體封裝結(jié)構(gòu)100中的感應(yīng)區(qū)112被覆蓋 的不良問題。此外，由于感應(yīng)式芯片204內(nèi)埋于基板202內(nèi)，使整體半導(dǎo)體封裝結(jié)構(gòu)200的高度 H2低于圖1中已知的半導(dǎo)體封裝結(jié)構(gòu)100的高度H1，符合輕薄短小的趨勢。此外，于步驟S324之前或之后，可形成一有機(jī)可焊性保護(hù)膜 (OrganicSolderability Preservatives，0SP)(未繪示)于第二圖案化導(dǎo)電層 210 上。如 此，從第二開孔238露出的第二圖案化導(dǎo)電層210可受有機(jī)可焊性保護(hù)膜保護(hù)而免于氧化。相較于圖1的已知的半導(dǎo)體封裝結(jié)構(gòu)100，本實施例中電性連接感應(yīng)式芯片204與 基板202的電性連接部212為一鍍層，而非薄弱的焊線，因此可透過網(wǎng)板印刷方式形成厚度 甚薄的介電層234來保護(hù)電性連接部212。由于介電層234的厚度甚薄，使整體半導(dǎo)體封裝 結(jié)構(gòu)200符合輕薄短小的趨勢。且，由于介電層234甚薄，故待感應(yīng)物，例如是手指只要輕 輕滑過感應(yīng)區(qū)，就能進(jìn)行感應(yīng)動作。如此，就不會因為使用者施壓的輕重不同而影響感應(yīng)的 靈敏度。此外，請參照圖5，其繪示依照本發(fā)明另一實施例的半導(dǎo)體封裝結(jié)構(gòu)示意圖。于步 驟S310中，若接墊表面250以與黏貼面246實質(zhì)上齊平的方式黏貼于黏貼面246，則接墊表 面250與第一表面218實質(zhì)上齊平，即如圖5的半導(dǎo)體封裝結(jié)構(gòu)300所示。此外，當(dāng)接墊表 面250與第一表面218實質(zhì)上齊平時，有助于半加成法中鍍層的形成。進(jìn)一步地說，若步驟 S316至步驟S320中采用的是半加成法，則較佳但非限定地，接墊表面250與第一表面218 可實質(zhì)上齊平。第二實施例請參照圖6，其繪示依照本發(fā)明第二實施例的半導(dǎo)體封裝結(jié)構(gòu)示意圖。于第二實 施例中，與第一實施例相同的處沿用相同標(biāo)號，在此不再贅述。第二實施例的半導(dǎo)體封裝結(jié) 構(gòu)400與第一實施例的半導(dǎo)體封裝結(jié)構(gòu)200不同的處在于，半導(dǎo)體封裝結(jié)構(gòu)400更包括一 芯片膠膜(Die Attach Film, DAF)404，其設(shè)于感應(yīng)式芯片402的芯片表面406上。其中，介電層234更覆蓋芯片膠膜404。由于介電層234與感應(yīng)式芯片402的熱脹系數(shù)不同，若介電層234與感應(yīng)式芯片 402直接連接的面積過大，感應(yīng)式芯片402與介電層234的連接處容易產(chǎn)生龜裂。本實施 例的芯片膠膜404位于感應(yīng)式芯片402與介電層234之間，可減少感應(yīng)式芯片402與介電 層234的接觸面積，避免感應(yīng)式芯片204與介電層234直接連接的面積過大而因熱脹冷縮 現(xiàn)象產(chǎn)生龜裂。第三實施例請參照圖7，其繪示依照本發(fā)明第三實施例的半導(dǎo)體封裝結(jié)構(gòu)示意圖。于第三實施 例中，與第一實施例相同的處沿用相同標(biāo)號，在此不再贅述。第三實施例的半導(dǎo)體封裝結(jié)構(gòu) 500與第一實施例的半導(dǎo)體封裝結(jié)構(gòu)200不同的處在于，電性連接部為焊線504，焊線504 的一端連接接墊224，焊線504的另一端連接第一圖案化導(dǎo)電層506。請參照圖8，其繪示依照本發(fā)明第三實施例的半導(dǎo)體封裝結(jié)構(gòu)的封裝方法流程圖。 以下是搭配圖9A至9C作詳細(xì)說明，圖9A至9C繪示圖7的半導(dǎo)體封裝結(jié)構(gòu)的制造示意圖。 由于圖8的步驟S802至S814相似于圖3的步驟S302至S314，在此不再贅述。故，以下從 步驟S816開始說明。于步驟S816中，如圖9A所示，形成第一圖案化導(dǎo)電層506于第一表面218上。第 一圖案化導(dǎo)電層506與接墊224間相距一距離D1，亦即第一圖案化導(dǎo)電層506與接墊224 不互相連接。之后的步驟S818及S820分別形成導(dǎo)通孔導(dǎo)電層208及第二圖案化導(dǎo)電層210，其 相似于圖2的步驟S318及S320，故細(xì)部描述在此不再贅述。然后，于步驟S822中，如圖9B所示，形成介電層508，例如是綠漆(solder mask) 于第一圖案化導(dǎo)電層506的一部份(未標(biāo)示)及第二圖案化導(dǎo)電層210。其中，介電層508 具有一第一開孔510及第二開孔238，第一開孔510露出第一圖案化導(dǎo)電層506的另一部份 (未標(biāo)示)及主動表面222的感應(yīng)區(qū)240，第二開孔238露出第二圖案化導(dǎo)電層210的一部 分(未標(biāo)示)。然后，于步驟S824中，如圖9C所示，以電性連接部，例如是焊線504電性連接第一 圖案化導(dǎo)電層506與接墊224。焊線504的一端連接接墊224，而其另一端連接第一圖案化 導(dǎo)電層506的另一部份。然后，于步驟S826中，以封膠512包覆第9C圖中上方的介電層508、焊線504及黏 膠230，并露出感應(yīng)式芯片204的感應(yīng)區(qū)240，以形成圖7所示的半導(dǎo)體封裝結(jié)構(gòu)500。由于感應(yīng)式芯片204內(nèi)埋于基板202內(nèi)，故可使整體半導(dǎo)體封裝結(jié)構(gòu)500的高度 H2低于圖1中已知的半導(dǎo)體封裝結(jié)構(gòu)100的高度H1，符合輕薄短小的趨勢。第四實施例請參照圖10，其繪示依照本發(fā)明第四實施例的半導(dǎo)體封裝結(jié)構(gòu)示意圖。于第四實 施例中，與第三實施例相同之處沿用相同標(biāo)號，在此不再贅述。第四實施例的半導(dǎo)體封裝結(jié) 構(gòu)600與第三實施例的半導(dǎo)體封裝結(jié)構(gòu)500不同之處在于，半導(dǎo)體封裝結(jié)構(gòu)600更包括芯 片膠膜604。相似于第二實施例所揭露的內(nèi)容，第四實施例的芯片膠膜604位于感應(yīng)式芯片 602與介電層508之間，可減少感應(yīng)式芯片602與介電層508的接觸面積，避免感應(yīng)式芯片602與介電層508直接連接的面積過大而因熱脹冷縮現(xiàn)象產(chǎn)生龜裂。本發(fā)明上述實施例所揭露的半導(dǎo)體封裝結(jié)構(gòu)及其封裝方法，具有多項優(yōu)點，以下 僅列舉部分優(yōu)點說明如下(1).第一圖案化導(dǎo)電層、導(dǎo)通孔導(dǎo)電層及第二圖案化導(dǎo)電層可同時形成，縮短工 藝時間。(2).感應(yīng)式芯片內(nèi)埋于基板內(nèi)，使整體半導(dǎo)體封裝結(jié)構(gòu)的高度低于圖1中已知的 半導(dǎo)體封裝結(jié)構(gòu)100的高度H1，符合輕薄短小的趨勢。(3).電性連接部用以電性連接第一圖案化導(dǎo)電層與感應(yīng)式芯片，電性連接部與第 一圖案化導(dǎo)電層可于同一工藝，例如是電鍍工藝中一并形成。并可使用網(wǎng)板印刷方式形成 厚度甚薄的介電層，以包覆電性連接部。由于介電層的厚度甚薄，使整體半導(dǎo)體封裝結(jié)構(gòu)符 合輕薄短小的趨勢。(4).由于露出感應(yīng)區(qū)的第一開孔可由曝光顯影方式的方式制成，故第一開孔可精 確地露出感應(yīng)式芯片的感應(yīng)區(qū)，不會產(chǎn)生如圖1已知半導(dǎo)體封裝結(jié)構(gòu)100中的感應(yīng)區(qū)112 被覆蓋的不良問題。綜上所述，雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以限定本發(fā)明。本發(fā) 明所屬技術(shù)領(lǐng)域中具有通常知識者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的更動 與潤飾。因此，本發(fā)明的保護(hù)范圍當(dāng)視后附的權(quán)利要求書所界定者為準(zhǔn)。
權(quán)利要求
一種半導(dǎo)體封裝結(jié)構(gòu)，包括一基板，具有一芯片容置部、一導(dǎo)通孔及相對應(yīng)的一第一表面與一第二表面，該芯片容置部及該導(dǎo)通孔從該第一表面貫穿至該第二表面；一感應(yīng)式芯片，設(shè)于該芯片容置部內(nèi)并具有一主動表面且包括一接墊，該接墊位于該主動表面；一第一圖案化導(dǎo)電層，形成于該第一表面；一導(dǎo)通孔導(dǎo)電層，形成于該導(dǎo)通孔并連接于該第一圖案化導(dǎo)電層；一第二圖案化導(dǎo)電層，形成于該第二表面并連接于該導(dǎo)通孔導(dǎo)電層；以及一電性連接部，電性連接該接墊與該第一圖案化導(dǎo)電層。
2.如權(quán)利要求1所述的半導(dǎo)體封裝結(jié)構(gòu)，其中該電性連接部延伸自該第一圖案化導(dǎo)電層。
3.如權(quán)利要求1所述的半導(dǎo)體封裝結(jié)構(gòu)，其中該電性連接部與該第一圖案化導(dǎo)電層一 體成形。
4.如權(quán)利要求3所述的半導(dǎo)體封裝結(jié)構(gòu)，更包括一介電層，覆蓋該第一圖案化導(dǎo)電層、該感應(yīng)式芯片、該電性連接部及該第二圖案化導(dǎo) 電層；其中，該介電層具有一第一開孔及一第二開孔，該第一開孔露出該主動表面的一部份， 該第二開孔露出該第二圖案化導(dǎo)電層的一部分。
5.如權(quán)利要求4所述的半導(dǎo)體封裝結(jié)構(gòu)，其中該感應(yīng)式芯片更具有一與該主動表面相 對應(yīng)的芯片表面，該半導(dǎo)體封裝結(jié)構(gòu)更包括一芯片膠膜(Die Attach Film，DAF)，黏貼于該芯片表面； 其中，該介電層更覆蓋該芯片膠膜。
6.如權(quán)利要求1所述的半導(dǎo)體封裝結(jié)構(gòu)，其中該接墊與該第一圖案化導(dǎo)電層之間相距 一距離，該電性連接部為一焊線(wire)，該半導(dǎo)體封裝結(jié)構(gòu)更包括一介電層，覆蓋該第一圖案化導(dǎo)電層的一部份及該第二圖案化導(dǎo)電層；以及 一封膠，包覆該焊線；其中，該介電層具有一第一開孔及一第二開孔，該第一開孔露出該主動表面的一部份， 該第二開孔露出該第二圖案化導(dǎo)電層的一部分；其中，該焊線的一端連接該接墊，該焊線的另一端連接該第一圖案化導(dǎo)電層的另一部份。
7.如權(quán)利要求6所述的半導(dǎo)體封裝結(jié)構(gòu)，其中該感應(yīng)式芯片更具有一與該主動表面相 對應(yīng)的芯片表面，該半導(dǎo)體封裝結(jié)構(gòu)更包括一芯片膠膜，黏貼于該芯片表面； 其中，該介電層更覆蓋該芯片膠膜。
8.如權(quán)利要求1所述的半導(dǎo)體封裝結(jié)構(gòu)，其中該感應(yīng)式芯片的一側(cè)面與該芯片容置部 的一內(nèi)側(cè)壁相距一間隙，該半導(dǎo)體封裝結(jié)構(gòu)更包括一黏膠，設(shè)于該間隙內(nèi)并連接該感應(yīng)式芯片的該側(cè)面與該芯片容置部的該內(nèi)側(cè)壁，以 將該感應(yīng)式芯片固設(shè)于該芯片容置部。
9.一種半導(dǎo)體封裝結(jié)構(gòu)的封裝方法，包括提供一基板，該基板具有一第一表面與一第二表面；形成一芯片容置部及一導(dǎo)通孔于該基板，該芯片容置部及該導(dǎo)通孔從該第一表面貫穿 至該第二表面；設(shè)置一感應(yīng)式芯片于該芯片容置部內(nèi)，該感應(yīng)式芯片具有一主動表面且包括一接墊， 該接墊位于該主動表面；形成一第一圖案化導(dǎo)電層于該第一表面；形成一導(dǎo)通孔導(dǎo)電層于該導(dǎo)通孔，該導(dǎo)通孔連接于該第一圖案化導(dǎo)電層；形成一第二圖案化導(dǎo)電層于該第二表面，該第二圖案化導(dǎo)電層連接于該導(dǎo)通孔導(dǎo)電層；形成一電性連接部于該接墊與該第一圖案化導(dǎo)電層之間，以電性連接該接墊與該第一 圖案化導(dǎo)電層。
10.如權(quán)利要求9所述的封裝方法，其中該電性連接部延伸自該第一圖案化導(dǎo)電層，且 形成該第一圖案化導(dǎo)電層的步驟及形成該電性連接部的步驟同時進(jìn)行。
11.如權(quán)利要求10所述的封裝方法，更包括形成一介電層于該第一圖案化導(dǎo)電層、該感應(yīng)式芯片、該電性連接部及該第二圖案化 導(dǎo)電層；形成一第一開孔及一第二開孔于該介電層，該第一開孔露出該主動表面的一部份，該 第二開孔露出該第二圖案化導(dǎo)電層的一部分。
12.如權(quán)利要求11所述的封裝方法，其中該感應(yīng)式芯片更具有一與該主動表面相對應(yīng) 的芯片表面，該半導(dǎo)體封裝結(jié)構(gòu)更包括一芯片膠膜，其設(shè)于該芯片表面，于形成該介電層的 該步驟中更包括形成該介電層于該芯片膠膜。
13.如權(quán)利要求9所述的封裝方法，其中該電性連接部為一焊線，該封裝方法更包括 形成一介電層于該第一圖案化導(dǎo)電層的一部份及該第二圖案化導(dǎo)電層；形成一第一開孔及一第二開孔于該介電層，該第一開孔露出該主動表面的一部份，該 第二開孔露出該第二圖案化導(dǎo)電層的一部分； 于形成該電性連接部的該步驟中包括以該焊線電性連接該第一圖案化導(dǎo)電層的另一部份與該接墊；以及該封裝方法更包括以一封膠，包覆該焊線。
14.如權(quán)利要求13所述的封裝方法，其中該感應(yīng)式芯片更具有一與該主動表面相對應(yīng) 的芯片表面，該半導(dǎo)體封裝結(jié)構(gòu)更包括一芯片膠膜，其設(shè)于該芯片表面，于形成該介電層的 該步驟中更包括形成該介電層于該芯片膠膜。
15.如權(quán)利要求9所述的封裝方法，其中該芯片容置部于該第一表面露出的一開口，于 設(shè)置該感應(yīng)式芯片于該芯片容置部內(nèi)的該步驟包括設(shè)置一黏貼膜于該第一表面，以使該黏貼膜覆蓋該開口 ；黏貼該感應(yīng)式芯片于該黏貼膜的一黏貼面上，其中該感應(yīng)式芯片的該主動表面面向該 黏貼面；設(shè)置一黏膠于該感應(yīng)式芯片的一側(cè)面與該芯片容置部的一內(nèi)側(cè)壁之間，以將該感應(yīng)式 芯片固設(shè)于該芯片容置部；以及 移除該黏貼膜。
16.如權(quán)利要求9所述的封裝方法，其中形成該第一圖案化導(dǎo)電層的該步驟、形成該 導(dǎo)通孔導(dǎo)電層的該步驟及形成該第二圖案化導(dǎo)電層的該步驟以半加成(semi-additive process, SAP)方式完成。
全文摘要
一種半導(dǎo)體封裝結(jié)構(gòu)及其封裝方法。半導(dǎo)體封裝結(jié)構(gòu)包括一基板、一感應(yīng)式芯片、一第一圖案化導(dǎo)電層及一電性連接部?；寰哂幸恍酒葜貌考跋鄬?yīng)的一第一表面與一第二表面。芯片容置部從第一表面貫穿至第二表面。第一圖案化導(dǎo)電層形成于第一表面，而感應(yīng)式芯片埋設(shè)于芯片容置部內(nèi)。電性連接部電性連接感應(yīng)式芯片與第一圖案化導(dǎo)電層。由于感應(yīng)式芯片內(nèi)埋于芯片容置部內(nèi)，使整體的半導(dǎo)體封裝結(jié)構(gòu)的體積縮小。
文檔編號H01L23/48GK101937881SQ200910139548
公開日2011年1月5日 申請日期2009年6月29日 優(yōu)先權(quán)日2009年6月29日
發(fā)明者歐英德 申請人:日月光半導(dǎo)體制造股份有限公司