專利名稱：芯片封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種芯片封裝結(jié)構(gòu)，且特別是有關(guān)于一種可堆疊元件的芯片封裝 結(jié)構(gòu)。
背景技術(shù)：
芯片封裝技術(shù)的目的是提供給予芯片足夠的信號(hào)路徑、散熱路徑及結(jié)構(gòu)保護(hù)。已 知技術(shù)提出一種封裝堆疊(package-on-package，POP)的3D封裝方式，其可由將多個(gè)芯片 封裝結(jié)構(gòu)相互堆疊的方式，來減少這些芯片封裝結(jié)構(gòu)在線路板上所占的面積。圖1繪示已知的一種可應(yīng)用于封裝堆疊的芯片封裝結(jié)構(gòu)的剖面示意圖。請參照圖 1，芯片封裝結(jié)構(gòu)100的一芯片110配置于一第一基板120上，而一第二基板130配置于芯 片110上。第二基板130由多條第一導(dǎo)線140與第一基板120電性連接，而芯片110由多 條第二導(dǎo)線150與第一基板120電性連接。詳細(xì)而言，第一導(dǎo)線140是連接第二基板130的朝向遠(yuǎn)離芯片110的方向的一表 面132與第一基板120，因此局部的第一導(dǎo)線140是位于表面132上。此外，第二基板130 具有位于表面132的多個(gè)焊球接墊134，其適于分別與另一元件的多個(gè)焊球(未繪示)接 合。一封裝膠體160配置于第一基板120上，并包覆芯片110、第二基板130、第一導(dǎo)線140 及第二導(dǎo)線150，且封裝膠體160具有一凹穴162以暴露出這些焊球接墊134。然而，由于封裝膠體160需具有凹穴162，因此，需使用特殊設(shè)計(jì)的模具才能形成 封裝膠體160，而這將會(huì)增加模具的成本。

發(fā)明內(nèi)容
本發(fā)明提出一種芯片封裝結(jié)構(gòu)，制作此芯片封裝結(jié)構(gòu)的模具成本較低。本發(fā)明提出一種芯片封裝結(jié)構(gòu)包括一第一基板、一芯片、一第二基板、一第三基 板、多個(gè)導(dǎo)電凸塊、多條第一導(dǎo)線以及一封裝膠體。芯片配置于第一基板上，并與第一基板 電性連接。第二基板配置于芯片上，并具有朝向遠(yuǎn)離芯片方向的一導(dǎo)線接合面，且導(dǎo)線接合 面具有一第一區(qū)域與位于第一區(qū)域外側(cè)的一第二區(qū)域。第三基板配置于第二基板上，且第 三基板在導(dǎo)線接合面上的投影與第一區(qū)域重合，第三基板具有朝向遠(yuǎn)離芯片方向的一焊球 安裝面。導(dǎo)電凸塊配置于第二基板與第三基板之間，以電性連接第二基板至第三基板。第 一導(dǎo)線連接第二區(qū)域至第一基板，以電性連接第二基板至第一基板。封裝膠體配置于第一 基板上，并包覆芯片、第一導(dǎo)線、第二基板及第三基板，且封裝膠體暴露出第三基板的焊球 安裝面。在本發(fā)明的一實(shí)施例中，導(dǎo)線接合面相對于第一基板的高度小于焊球安裝面相對 于第一基板的高度。在本發(fā)明的一實(shí)施例中，第一導(dǎo)線相對于第一基板的最大高度小于焊球安裝面相 對于第一基板的高度。在本發(fā)明的一實(shí)施例中，焊球安裝面與封裝膠體的的表面實(shí)質(zhì)上切齊。
在本發(fā)明的一實(shí)施例中，芯片封裝結(jié)構(gòu)還包括一絕緣層，其配置于第二基板與第 三基板之間，且導(dǎo)電凸塊貫穿絕緣層。在本發(fā)明的一實(shí)施例中，絕緣層的材質(zhì)包括一粘性材料或一封裝膠體。在本發(fā)明的一實(shí)施例中，芯片封裝結(jié)構(gòu)還包括多條第二導(dǎo)線，其連接芯片至第一 基板，以電性連接芯片至第一基板。在本發(fā)明的一實(shí)施例中，芯片封裝結(jié)構(gòu)還包括一粘著層，其配置于第二基板與芯 片之間。在本發(fā)明的一實(shí)施例中，粘著層包覆各第二導(dǎo)線的局部。在本發(fā)明的一實(shí)施例中，芯片封裝結(jié)構(gòu)還包括一間隔片，其配置于第二基板與芯 片之間。綜上所述，由于本發(fā)明是采用額外配置一第三基板于第二基板上的方式，使本發(fā) 明的封裝膠體不需具有凹穴即可暴露出第三基板的焊球安裝面，故可降低模具成本。


為讓本發(fā)明的上述和其它特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合附 圖，作詳細(xì)說明如下，其中圖1繪示已知的一種可應(yīng)用于封裝堆疊的芯片封裝結(jié)構(gòu)的剖面示意圖。圖2繪示本發(fā)明一實(shí)施例的芯片封裝結(jié)構(gòu)的剖面示意圖。圖3繪示本發(fā)明另一實(shí)施例的芯片封裝結(jié)構(gòu)的剖面示意圖。圖4繪示本發(fā)明又一實(shí)施例的芯片封裝結(jié)構(gòu)的剖面示意圖。
具體實(shí)施例方式圖2繪示本發(fā)明一實(shí)施例的芯片封裝結(jié)構(gòu)的剖面示意圖。請參照圖2，本實(shí)施例的 芯片封裝結(jié)構(gòu)200包括一第一基板210、一芯片220、一第二基板230、一第三基板240、多個(gè) 導(dǎo)電凸塊250、多條第一導(dǎo)線260以及一封裝膠體270。芯片220配置于第一基板210上，并與第一基板210電性連接，第一基板210例如 是一承載線路板。具體而言，芯片220可由多條第二導(dǎo)線280電性連接至第一基板210，其 中每條第二導(dǎo)線280的兩端分別連接芯片220與第一基板210。此外，芯片220可由配置于 第一基板210上的多個(gè)焊球290而與外界電性連接，其中這些焊球290是配置在第一基板 210的一遠(yuǎn)離芯片220的表面212上。第二基板230配置于芯片220上，并具有朝向遠(yuǎn)離芯片220方向的一導(dǎo)線接合 面232，且導(dǎo)線接合面232具有一第一區(qū)域232a與位于第一區(qū)域232a外側(cè)的一第二區(qū)域 232b。第二基板230通過多條第一導(dǎo)線260電性連接至第一基板210，其中第一導(dǎo)線260的 兩端分別連接第二區(qū)域232b與第一基板210。此外，在本實(shí)施例中，為增加芯片220與第二基板230的間距，以便于在芯片220 上進(jìn)行打線工藝，可在第二基板230與芯片220之間配置一間隔片S。間隔片S可為一空白 芯片(dummy die)或一熱膨脹系數(shù)(CTE)介于芯片220與第二基板230之間的材料片。第三基板240配置于第二基板230上，且第三基板240在導(dǎo)線接合面232上的投影 與第一區(qū)域232a重合。第三基板240可通過這些導(dǎo)電凸塊250電性連接至第二基板230，其中這些導(dǎo)電凸塊250是配置于第二基板230與第三基板240之間。值得注意的是，第二基 板230、第三基板240及這些導(dǎo)電凸塊250可構(gòu)成一基板堆疊結(jié)構(gòu)，且芯片220可通過第一 基板210電性連接至基板堆疊結(jié)構(gòu)，并可通過基板堆疊結(jié)構(gòu)與外界(例如其它的芯片封裝 結(jié)構(gòu))電性連接。基板堆疊結(jié)構(gòu)中的第二基板230與第三基板240皆可為一轉(zhuǎn)接線路板。第三基板240具有朝向遠(yuǎn)離芯片220方向的一焊球安裝面242。在本實(shí)施例中，由 于第二基板230是配置于第一基板210與第三基板240之間，所以導(dǎo)線接合面232相對于第 一基板210的高度Hl小于焊球安裝面242相對于第一基板210的高度H2。由于第一導(dǎo)線 260是連接到導(dǎo)線接合面232，故可降低第一導(dǎo)線260相對于第一基板210的最大高度H3， 以使其小于焊球安裝面242相對于第一基板210的高度H2。此外，第三基板240還可具有 多個(gè)位于焊球安裝面242的焊球接墊244，其適于與焊球(未繪示)接合。在本實(shí)施例中，可在第二基板230與第三基板240之間配置一絕緣層I，且這些導(dǎo) 電凸塊250貫穿絕緣層I。絕緣層I的材質(zhì)包括填充膠料。封裝膠體270配置于第一基板210上，并包覆芯片220、第一導(dǎo)線260、第二基板 230及第三基板240，且封裝膠體270暴露出第三基板240的焊球安裝面242。值得注意的 是，不同于已知技術(shù)，本實(shí)施例的封裝膠體270的表面272可與焊球安裝面242實(shí)質(zhì)上切 齊。由于本實(shí)施例的封裝膠體270不需具有凹穴，因此可用一般的模具制作本實(shí)施例的封 裝膠體270。如此一來，制作封裝膠體270的模具成本較低。圖3繪示本發(fā)明另一實(shí)施例的芯片封裝結(jié)構(gòu)的剖面示意圖。請參照圖3，本實(shí)施例 的芯片封裝結(jié)構(gòu)300與圖2的芯片封裝結(jié)構(gòu)200相似。兩者的差異的處在于芯片封裝結(jié)構(gòu) 300的芯片220是通過多個(gè)位于芯片220與第一基板210之間的導(dǎo)電凸塊310電性連接至 第一基板210，并且芯片封裝結(jié)構(gòu)300不具有圖2的間隔片S。圖4繪示本發(fā)明又一實(shí)施例的芯片封裝結(jié)構(gòu)的剖面示意圖。請參照圖4，本實(shí)施例 的芯片封裝結(jié)構(gòu)400與圖2的芯片封裝結(jié)構(gòu)200相似。兩者的差異之處在于芯片封裝結(jié)構(gòu) 400不具有圖2的間隔片S，并具有一粘著層410，其配置于第二基板230與芯片220之間， 且粘著層410包覆這些第二導(dǎo)線280的局部。綜上所述，由于本發(fā)明是采用額外配置一第三基板于第二基板上的方式，使本發(fā) 明的封裝膠體不需具有凹穴即可暴露出第三基板的焊球安裝面，故可降低模具成本。雖然本發(fā)明已以實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何所屬領(lǐng)域中具 有通常知識(shí)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤飾，因此本發(fā)明的 保護(hù)范圍當(dāng)視權(quán)利要求范圍所界定的為準(zhǔn)。
權(quán)利要求
一種芯片封裝結(jié)構(gòu)，包括一第一基板；一芯片，配置于該第一基板上，并與該第一基板電性連接；一第二基板，配置于該芯片上，并具有朝向遠(yuǎn)離該芯片方向的一導(dǎo)線接合面，且該導(dǎo)線接合面具有一第一區(qū)域與位于該第一區(qū)域外側(cè)的一第二區(qū)域；一第三基板，配置于該第二基板上，且該第三基板在該導(dǎo)線接合面上的投影與該第一區(qū)域重合，該第三基板具有朝向遠(yuǎn)離該芯片方向的一焊球安裝面；多個(gè)導(dǎo)電凸塊，配置于該第二基板與該第三基板之間，以電性連接該第二基板至該第三基板；多條第一導(dǎo)線，連接該第二區(qū)域至該第一基板，以電性連接該第二基板至該第一基板；以及一封裝膠體，配置于該第一基板上，并包覆該芯片、所述第一導(dǎo)線、該第二基板及該第三基板，且該封裝膠體暴露出該第三基板的該焊球安裝面。
2.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其中該導(dǎo)線接合面相對于該第一基板的高度小 于該焊球安裝面相對于該第一基板的高度。
3.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其中所述第一導(dǎo)線相對于該第一基板的最大高 度小于該焊球安裝面相對于該第一基板的高度。
4.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其中該焊球安裝面與該封裝膠體的的表面切齊。
5.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，還包括一絕緣層，配置于該第二基板與該第三基板之間，且所述導(dǎo)電凸塊貫穿該絕緣層。
6.如權(quán)利要求5所述的芯片封裝結(jié)構(gòu)，其中該絕緣層的材質(zhì)包括一粘性材料或一封裝 膠體。
7.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，還包括多條第二導(dǎo)線，連接該芯片至該第一基板，以電性連接該芯片至該第一基板。
8.如權(quán)利要求7所述的芯片封裝結(jié)構(gòu)，還包括 一粘著層，配置于該第二基板與該芯片之間。
9.如權(quán)利要求8所述的芯片封裝結(jié)構(gòu)，其中該粘著層包覆各該第二導(dǎo)線的局部。
10.如權(quán)利要求8所述的芯片封裝結(jié)構(gòu)，還包括 一間隔片，配置于該第二基板與該芯片之間。
全文摘要
一種芯片封裝結(jié)構(gòu)包括一第一基板、一芯片、一第二基板、一第三基板、多個(gè)導(dǎo)電凸塊、多條導(dǎo)線以及一封裝膠體。芯片配置于第一基板上。第二基板配置于芯片上，并具有朝向遠(yuǎn)離芯片方向的一導(dǎo)線接合面。第三基板配置于第二基板上，并具有朝向遠(yuǎn)離芯片方向的一焊球安裝面。導(dǎo)電凸塊配置于第二基板與第三基板之間，以電性連接第二基板至第三基板。導(dǎo)線連接第二基板至第一基板。封裝膠體配置于第一基板上，并包覆芯片、導(dǎo)線、第二基板及第三基板，且封裝膠體暴露出第三基板的焊球安裝面。
文檔編號(hào)H01L23/31GK101882605SQ20091013711
公開日2010年11月10日 申請日期2009年5月7日 優(yōu)先權(quán)日2009年5月7日
發(fā)明者李玉麟 申請人:日月光半導(dǎo)體制造股份有限公司