專利名稱：：半導(dǎo)體集成電路的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及一種能夠?qū)崿F(xiàn)可重新配置的邏輯電路的半導(dǎo)體集成電路。
背景技術(shù)：
：近年來，正在積極進(jìn)行著希望同時(shí)利用電子作為電荷的性質(zhì)和作為自旋的性質(zhì)來實(shí)現(xiàn)新的器件的研究。作為其中之一的自旋晶體管具的特征(例如參照S.SugaharaandM.Tanaka，Appl.Phys.Lett.84，2307(2004))。利用該自旋晶體管可以實(shí)現(xiàn)可重新配置的邏輯電路(例如參照T.Matsuno,S.Sugahara,andM.Tanaka，Jpn.J.Appl.Phys.43，6032(2004))。利用自旋晶體管的可重新配置的邏輯電路與利用靜態(tài)隨機(jī)訪問存儲(chǔ)器(SRAM)的可重新配置的邏輯電路不同，可以非易失性地存儲(chǔ)數(shù)據(jù)，所以一旦進(jìn)行了編程，則再起動(dòng)時(shí)無需再次進(jìn)行編程。另外，自旋晶體管由于可以高速改寫，所以適用于可重新配置的邏輯電路。但是，在以往的利用了自旋晶體管的可重新配置的邏輯電路中，有在通常動(dòng)作時(shí)發(fā)生的貫通電流大，邏輯電路的功耗也隨之變大的問題。
發(fā)明內(nèi)容根據(jù)本發(fā)明的一個(gè)方面，提供一種半導(dǎo)體集成電路，具備N溝道型自旋FET，在源端與漏端間具有取高電阻狀態(tài)和低電阻狀態(tài)之一的磁隧道結(jié)或半導(dǎo)體-磁性體結(jié)，輸入信號被輸入于柵端，第一電源電位被施加于源端，漏端與輸出端相連接；P溝道型FET,時(shí)鐘信號-故輸入于柵端，對源端施加比上述第一電源電位高的第二電源電位，漏端與上述輸出端相連接；后級電路(subsequentcircuit)，其輸入端與上述輸出端相連接；以及控制電路，在使上述P溝道型FET導(dǎo)通而開始了上述輸出端的充電之后使上述P溝道型FET截止而結(jié)束上述充電，并將上述輸入信號提供給上述N溝道型自旋FET的柵端。根據(jù)本發(fā)明的一個(gè)方面，提供一種半導(dǎo)體集成電路，具備串聯(lián)連接體，其中取高電阻狀態(tài)以及低電阻狀態(tài)之一的電阻變化元件和輸入信號被輸入于柵端的N溝道型FET被相互串聯(lián)連接，該串聯(lián)連接體的一端被施加第一電源電位，其另一端與輸出端相連接；向柵端輸入時(shí)鐘信號，向源端施加比上述第一電源電位高的第二電源電位，向漏端連接上述輸出端的P溝道型FET;后級電路(subsequentcircuit),其輸入端與上述輸出端相連接；以及控制電路，在使上迷P溝道型FET導(dǎo)通而開始了上述輸出端的充電之后使上述P溝道型FET截止而結(jié)束上述充電，并將上述輸入信號提供給上述N溝道型FET的柵端。根據(jù)本發(fā)明的一個(gè)方面，提供一種半導(dǎo)體集成電路，具備N溝道型自旋FET，在源端與漏端間具有取高電阻狀態(tài)和低電阻狀態(tài)之一的磁隧道結(jié)或半導(dǎo)體-磁性體結(jié)，時(shí)鐘信號被輸入于柵端，第一電源電位被施加于源端；P溝道型FET,上述時(shí)鐘信號被輸入于柵端，對源端施加比上述第一電源電位高的第二電源電位，漏端與上述輸出端相連接；邏輯電路，連接在上述N溝道型自旋FET的漏端與上述輸出端之間；以及后級電路(subsequentcircuit)，其輸入端與上述輸出端相連接，其中，在上述高電阻狀態(tài)時(shí)不向上述輸出端輸出上述邏輯電路的輸出信號，在上述低電阻狀態(tài)時(shí)向上述輸出端輸出上述邏輯電路的輸出信號。根據(jù)本發(fā)明的一個(gè)方面，提供一種半導(dǎo)體集成電路，其特征在于，具備串聯(lián)連接體，其中取高電阻狀態(tài)以及低電阻狀態(tài)之一的電阻變化元件和時(shí)鐘信號被輸入于柵端的N溝道型FET被相互串聯(lián)連接，該串聯(lián)連接體的一端被施加第一電源電位；向柵端輸入上述時(shí)鐘信號，向源端施加比上述第一電源電位高的第二電源電位，向漏端連接輸出端的P溝道型FET;邏輯電路，連接在上述上述串聯(lián)連接體的另一端與上述輸出端之間；以及后級電路(subsequentcircuit)，其輸入端與上述輸出端相連接；其中，在上述高電阻狀態(tài)時(shí)不向上述輸出端輸出上述邏輯電路的輸出信號，在上述低電阻狀態(tài)時(shí)向上述輸出端輸出上述邏輯電路的輸出信號。圖l是第一實(shí)施例的半導(dǎo)體集成電路的圖。圖2是自旋FET的例子的圖。圖3是第一實(shí)施例的電路例子的圖。圖4是第一實(shí)施例的電路例子的圖。圖5是第一實(shí)施例的電路例子的圖。圖6是第一實(shí)施例的電路例子的圖。圖7是比較以往電路與本申請的電路的圖。圖8是第二實(shí)施例的半導(dǎo)體集成電路的圖。圖9是第二實(shí)施例的半導(dǎo)體集成電路的圖。圖IO是笫二實(shí)施例的電路例子的圖。圖ll是第二實(shí)施例的電路例子的圖。圖12是第三實(shí)施例的半導(dǎo)體集成電路的圖。圖13是圖12的半導(dǎo)體集成電路的變形例子的圖。圖14是第四實(shí)施例的半導(dǎo)體集成電路的圖。圖15是第四實(shí)施例的半導(dǎo)體集成電路的圖。圖16是圖14的半導(dǎo)體集成電路的變形例子的圖。圖17是圖15的半導(dǎo)體集成電路的變形例子的圖。圖18是作為應(yīng)用例子的半導(dǎo)體集成電路的圖。圖19是作為應(yīng)用例子的半導(dǎo)體集成電路的圖。圖20是作為應(yīng)用例子的半導(dǎo)體集成電路的圖。圖21是作為應(yīng)用例子的半導(dǎo)體集成電路的圖。圖22是作為應(yīng)用例子的半導(dǎo)體集成電路的圖。圖23是寫入電路的例子的圖。圖24是開關(guān)盒的例子的圖。圖25是充電期間控制型邏輯電路的第一例子的圖。圖26是圖25的電路例子的波形圖。圖27是圖25的電路例子的波形圖。圖28是充電期間控制型邏輯電路的第二例子的圖。圖29是充電期間控制型邏輯電路的第二例子的圖。圖30是充電期間控制型邏輯電路的第三例子的圖。圖31是充電期間控制型邏輯電路的第四例子的圖。圖32是充電期間控制型邏輯電路的第四例子的圖。圖33是ReRAM的基本結(jié)構(gòu)的圖。具體實(shí)施例方式下面結(jié)合附圖對本發(fā)明的半導(dǎo)體集成電路進(jìn)行詳細(xì)說明。1.概要在本發(fā)明中，使用能夠非易失性地存儲(chǔ)數(shù)據(jù)的自旋FET(場效應(yīng)晶體管)或電阻變化元件來構(gòu)成可重新配置的邏輯電路，并且控制其動(dòng)作定時(shí)以防止在第一和第二電源電位之間流過的貫通電流，實(shí)現(xiàn)低功耗化。此處，所謂自旋FET是指，在源端與漏端之間具有取高電阻狀態(tài)和低電阻狀態(tài)之一的磁隧道結(jié)或半導(dǎo)體-磁性體結(jié)的FET。柵/源/漏端是指自旋FET的柵/源/漏電極。半導(dǎo)體-磁性體結(jié)是指半導(dǎo)體與磁性體接觸而形成的結(jié)。該結(jié)主要相當(dāng)于肖特基結(jié)。通過經(jīng)由肖特基結(jié)流過隧道電流而呈現(xiàn)磁阻效應(yīng)。另外，電阻變化元件是指取高電阻狀態(tài)與低電阻狀態(tài)之一的可變電阻元4牛。第一基本電路在第一基本電路中，在第一和第二電源電位之間經(jīng)由輸出端串聯(lián)連接了P溝道型FET和N溝道型自旋FET。另外，向P溝道型FET的柵端輸入時(shí)鐘信號，向N溝道型自旋FET的柵端輸入輸入信號。在使P溝道型FET導(dǎo)通而開始了輸出端的充電之后，使P溝道型FET截止而結(jié)束輸出端的充電，例如在P溝道型FET截止的狀態(tài)下輸入輸入信號。通過該動(dòng)作定時(shí)，兩個(gè)晶體管不會(huì)同時(shí)導(dǎo)通，所以防止了在第一與第二電源電位之間流過的貫通電流，實(shí)現(xiàn)了低功耗化。另外，從輸出端的充電結(jié)束開始到輸出端的充電再次開始為止的期間被設(shè)定成在磁隧道結(jié)或半導(dǎo)體-磁性體結(jié)為高電阻狀態(tài)時(shí)輸出端的電位不依賴于輸入信號而總是成為超過后級電路(例如反相器、緩沖器等邏輯電路)的電路閾值的值的期間。即，在磁隧道結(jié)或半導(dǎo)體-磁性體結(jié)為高電阻狀態(tài)時(shí)禁止輸入信號通過。另外，從輸出端的充電結(jié)束開始到輸出端的充電再次開始為止的期間被設(shè)定成在磁隧道結(jié)或半導(dǎo)體-磁性體結(jié)為低電阻狀態(tài)時(shí)輸出端的電位依賴于輸入信號而成為超過或低于后級電路(例如反相器、緩沖器等邏輯電路)的電路閾值的值的期間。即，在磁隧道結(jié)或半導(dǎo)體-磁性體結(jié)為低電阻狀態(tài)時(shí)允許輸入信號通過。這樣，在第一基本電路中，可以實(shí)現(xiàn)能夠根據(jù)對N溝道型自旋FET寫入的數(shù)據(jù)來重新配置(reconfigurable)允許/禁止輸入信號通過的功能的、且在通常動(dòng)作時(shí)不發(fā)生貫通電流的可重新配置的邏輯電路。第二基本電路在第二基本電路中，將第一基本電路的N溝道型自旋FET變夂為包括N溝道型FET和電阻變化元件的串聯(lián)連接體。另外，向P溝道型FET的柵端輸入時(shí)鐘信號，向N溝道型FET的柵端輸入輸入信號。在使P溝道型FET導(dǎo)通而開始了輸出端的充電之后，使P溝道型FET截止而結(jié)束輸出端的充電，例如在P溝道型FET截止的狀態(tài)下輸入輸入信號。通過該動(dòng)作定時(shí)，兩個(gè)晶體管不會(huì)同時(shí)導(dǎo)通，所以防止了在第一和第二電源電位之間流過的貫通電流，實(shí)現(xiàn)了低功耗化。另外，從輸出端的充電結(jié)束開始到輸出端的充電再次開始為止的期間被設(shè)定成在電阻變化元件為高電阻狀態(tài)時(shí)輸出端的電位不依賴于輸入信號而總是成為超過后級電路(例如反相器、緩沖器等邏輯電路)的電路閾值的值的期間。即，在電阻變化元件為高電阻狀態(tài)時(shí)禁止輸入信號通過。另外，從輸出端的充電結(jié)束開始到輸出端的充電再次開始為止的輸入信號而成為超過或低于后級電路(例如反相器、緩沖器等邏輯電路)的電路闊值的值的期間。即，在電阻變化元件為低電阻狀態(tài)時(shí)允許輸入信號通過。這樣，在第二基本電路中，也可以實(shí)現(xiàn)能夠根據(jù)對電阻變化元件寫入的數(shù)據(jù)來重新配置允許/禁止輸入信號通過的功能的、且在通常動(dòng)作時(shí)不發(fā)生貫通電流的可重新配置的邏輯電路。第三基本電路在第三基本電路中，在第一和第二電源電位之間經(jīng)由輸出端串聯(lián)連接P溝道型FET和N溝道型自旋FET。另外，在輸出端與N溝道型自旋FET之間連接邏輯電路。向P溝道型FET的柵端和N溝道型自旋FET的柵端輸入時(shí)鐘信號。在該情況下，在時(shí)鐘信號為"L"時(shí)輸出端被充電；在時(shí)鐘信號為"H"時(shí)，根據(jù)N溝道型自旋FET的狀態(tài)而向輸出端輸出邏輯電路的輸出信號。即，在N溝道型自旋FET為高電阻狀態(tài)時(shí)，禁止向輸i端輸出邏輯電路的輸出信號。而在N溝道型自旋FET為低電阻狀態(tài)時(shí)，允許向輸出端輸出邏輯電路的輸出信號。在該動(dòng)作定時(shí)下，P溝道型FET和N溝道型自旋FET不會(huì)同時(shí)導(dǎo)通，防止了在第一與第二電源電位之間流過的貫通電流，實(shí)現(xiàn)了低功耗化。這樣，在第三基本電路中，可以實(shí)現(xiàn)能夠根據(jù)對N溝道型自旋FET寫入的數(shù)據(jù)來重新配置允許/禁止邏輯電路的輸入信號通過的功能的、且在通常動(dòng)作時(shí)不發(fā)生貫通電流的可重新配置的邏輯電路。第四基本電路在第四基本電路中，將第三基本電路的N溝道型自旋FET變更為包括N溝道型FET和電阻變化元件的串聯(lián)連接體。另外，向P溝道型FET的柵端以及N溝道型FET的柵端輸入時(shí)鐘信號。在該情況下，在時(shí)鐘信號為"L"時(shí)輸出端^L充電；在時(shí)鐘信號為號。即，在電阻變化元件為高電阻狀態(tài)時(shí)，禁止向輸出端輸出邏輯電路的輸出信號。而在電阻變化元件為低電阻狀態(tài)時(shí)，允許向輸出端輸出邏輯電路的輸出信號。在該動(dòng)作定時(shí)下，P溝道型FET和N溝道型自旋FET也不會(huì)同時(shí)導(dǎo)通，防止了在第一與第二電源電位之間流過的貫通電流，實(shí)現(xiàn)了低功耗化。這樣，在第四基本電路中，可以實(shí)現(xiàn)能夠根據(jù)對電阻變化元件寫入的數(shù)據(jù)來重構(gòu)許可/禁止邏輯電路的輸出信號的輸出的功能、而且在通常動(dòng)作時(shí)不發(fā)生貫通電流的可重新配置的邏輯電路。2.實(shí)施例(1)第一實(shí)施例第一實(shí)施例涉及第一基本電路。圖l為第一實(shí)施例的半導(dǎo)體集成電路。向N溝道型自旋FETSN1的柵端輸入輸入信號A，向源端施加第一電源電位(例如接地電位)Vss，漏端與輸出端O相連接。向P溝道型MISFET(金屬絕緣體半導(dǎo)體場效應(yīng)晶體管)Pl的柵端輸入時(shí)鐘信號CL，向源端施加比第一電源電位Vss高的第二電源電位(例如正的電源電位)Vdd，漏端與輸出端O相連接?？刂齐娐?1輸出時(shí)鐘信號CL和輸入信號A。此處，控制電路ll包括在下一個(gè)動(dòng)作定時(shí)輸出時(shí)鐘信號CL和輸入信號A的全部電路(例如前級的邏輯電路、傳輸門等)?？刂齐娐?1在使時(shí)鐘信號CL為"L"而使P溝道型MISFETPl導(dǎo)通以開始了輸出端O的充電之后，使時(shí)鐘信號CL為"H"使P溝道型MISFETPl截止以結(jié)束輸出端O的充電，將輸入信號A提供給N溝道型自旋FETSN1的柵端。輸出端O連接了后級的反相器12的輸入端。反相器12例如是鐘控反相器(clockedinverter)。N溝道型自旋FETSN1在源端與漏端之間具有取高電阻狀態(tài)和低電阻狀態(tài)之一的磁隧道結(jié)或半導(dǎo)體-磁性體結(jié)。磁隧道結(jié)或半導(dǎo)體-磁性體結(jié)的高電阻狀態(tài)的電阻值設(shè)為輸出端O的電位不依賴于輸入信號A而總是成為超過后級的反相器12的電路閾值的值。即，在磁隧道結(jié)或半導(dǎo)體-磁性體結(jié)為高電阻狀態(tài)時(shí)，禁止輸入信號A的通過。磁隧道結(jié)或半導(dǎo)體-磁性體結(jié)的低電阻狀態(tài)的電阻值設(shè)為輸出端O的電位依賴于輸入信號A而成為超過或低于后級的反相器12的電路閾值的值。即，在磁隧道結(jié)或半導(dǎo)體-磁性體結(jié)為低電阻狀態(tài)時(shí)，允許輸入信號A的通過。圖2示出具有磁隧道結(jié)的自旋FET的例子。圖2的(a)所示的自旋FET在P型半導(dǎo)體基板1內(nèi)具有N型源/漏擴(kuò)散層2A、2B，在N型源/漏擴(kuò)散層2A、2B之間的溝道區(qū)上隔著柵絕緣膜3具有柵電極(柵端G)4。另夕卜，在N型源/漏擴(kuò)散層2A、2B上，分別隔著隧道勢壘膜5A、5B形成有鐵^磁性膜6A、6B。鐵/磁性膜6A、6B與源/漏電極(源/漏端)S/D連接。鐵磁性膜6A、6B中的一個(gè)是磁化方向被固定的磁固定層(釘扎層)，另一個(gè)為磁化方向變化的磁記錄層(自由層)。關(guān)于隧道勢壘膜5A、5B中的一個(gè)，也可以省略。另外，還可以將隧道勢壘膜5A、5B二者均省略，在該情況下，自旋FET具有半導(dǎo)體-磁性體結(jié)。關(guān)于鐵磁性膜6A、6B的磁化方向，既可以是關(guān)于鐵磁性膜6A、6B的膜面成水平的方向(面內(nèi)》茲化，in-planemagnetization)，也可以是關(guān)于鐵》茲性膜6A、6B的膜面成垂直方向(垂直磁化，perpendicularmagnetization)。該自旋FET的磁隧道結(jié)的電阻值是由鐵磁性膜6A、6B的相對磁化方向決定的。圖2的(b)所示的自旋FET在P型半導(dǎo)體基板1內(nèi)具有N型源/漏擴(kuò)散層2A、2B，在N型源/漏擴(kuò)散層2A、2B之間的溝道區(qū)域上隔著柵絕緣膜3具有柵電極(柵端G)4。另外，在N型源/漏擴(kuò)散層2B上，形成有包括鐵磁性膜6A、隧道勢壘膜5以及鐵磁性膜6B的層疊膜。N型源/漏擴(kuò)散層2A以及鐵磁性膜6B與源/漏電極(源/漏端)S/D連接。鐵磁性膜6A、6B中的一個(gè)為磁化方向被固定的磁固定層(釘扎層)，另一個(gè)為磁化方向變化的磁記錄層(自由層)。關(guān)于隧道勢壘膜5，還可以省略，在該情況下，自旋FET具有半導(dǎo)體-磁性體結(jié)。關(guān)于鐵磁性膜6A、6B的磁化方向，既可以是關(guān)于鐵磁性膜6A、6B的膜面成水平的方向(面內(nèi)磁化)，也可以是關(guān)于鐵磁性膜6A、6B的膜面成垂直的方向(垂直磁化)。該自旋FET的磁隧道結(jié)的電阻值是由鐵磁性膜6A、6B的相對磁化方向決定的。圖2的(c)所示的自旋FET與該圖(a)以及(b)所示的自旋FET不同，不具有N型源/漏擴(kuò)散層。在P型半導(dǎo)體基板1的表面區(qū)域中形成有凹部，在該凹部內(nèi)形成有隧道勢壘膜5A、5B以及鐵磁性膜6A、6B。在鐵磁性膜6A、6B之間的溝道區(qū)域上隔著柵絕緣膜3形成有柵電極(柵端G)4。鐵磁性膜6A、6B與源/漏電極(源/漏端)S/D連接。鐵磁性膜6A、6B中的一個(gè)為磁化方向被固定的磁固定層(釘扎層)，另一個(gè)為磁化方向變化的磁記錄層(自由層)。對于隧道勢壘膜5A、5B中的一個(gè)，也可以省略。另外，還可以將隧道勢壘膜5A、5B二者均省略，在該情況下，自旋FET具有半導(dǎo)體-磁性體結(jié)。關(guān)于鐵磁性膜6A、6B的磁化方向，既可以是關(guān)于鐵磁性膜6A、6B的膜面成水平的方向(面內(nèi)磁化)，也可以是關(guān)于鐵磁性膜6A、6B的膜面成垂直的方向(垂直磁化)。該自旋FET的磁隧道結(jié)的電阻值是由鐵磁性膜6A、6B的相對》茲化方向決定的。圖3以及圖4示出第一實(shí)施例的電路例子。在這些電路例子中，使用鐘控反相器作為圖1的反相器12，并省略了控制電路。鐘控反相器包括串聯(lián)連接的P溝道型MISFETP2、P3以及N溝道型MISFETN2、N3。P溝道型MISFETP2和N溝道型MISFETN2的柵端(輸入端)與輸出端O相連接，并被輸入V1。時(shí)鐘信號CL被輸入到N溝道型MISFETN3的柵端，時(shí)鐘信號CL的反相信號bCL^皮輸入到P溝道型MISFETP3的柵端。另外，在圖4的電路例子中，相對于圖3的電路例子，在N溝道型自旋FETSN1的源端還具有柵端被輸入了時(shí)鐘信號CL的N溝道型MISFETNl。圖5示出在圖3以及圖4的電路例子中，N溝道型自旋FETSN1處于低電阻狀態(tài)時(shí)的動(dòng)作波形。在時(shí)鐘信號CL為"L(=0)"時(shí)，P溝道型MISFETP3和N溝道型MISFETN3截止，鐘控反相器為非動(dòng)作狀態(tài)。另外，P溝道型MISFETP1導(dǎo)通，輸出端O被充電，V1為"H(-1)"。此時(shí)，是輸入信號A未,皮輸入的狀態(tài)("L");并且，在圖4的電路例子中，N溝道型MISFETN1截止，所以不發(fā)生貫通電流。如果時(shí)鐘信號CL從"L，，變化為"H"，則P溝道型MISFETPl截止，輸出端O的充電結(jié)束，并且鐘控反相器成為動(dòng)作狀態(tài)。另外，在圖4的情況下，N溝道型MISFETNl導(dǎo)通。因此，如果在時(shí)鐘信號CL為"H"的狀態(tài)下輸入輸入信號A，VI的值根據(jù)輸入信號A的值而確定。例如，如該圖4所示，在輸入信號A為"H"時(shí)，輸出端O的電荷經(jīng)由N溝道型自旋FETSN1向第一電源電位Vss急速地放電，所以VI從"H"變化為"L"。與其相對，在輸入信號A為"L，，時(shí)，VI保持"H"。這樣，在N溝道型自旋FETSN1處于低電阻狀態(tài)的情況下，在輸入信號A為"H"時(shí)，鐘控反相器的輸出信號Z為"H"，而在輸入信號A為"L"時(shí)，鐘控反相器的輸出信號Z為"L"。另外，在時(shí)鐘信號CL為"L"時(shí)，鐘控反相器的輸出信號Z不受Vl值影響，而繼續(xù)保持此前的CL-"H"時(shí)的狀態(tài)。圖6示出在圖3以及圖4的電路例子中，N溝道型自旋FETSN1處于高電阻狀態(tài)時(shí)的動(dòng)作波形。在時(shí)鐘信號CL為"L(=0)"時(shí)，P溝道型MISFETP3和N溝道型MISFETN3截止，鐘控反相器為非動(dòng)作狀態(tài)。另外，P溝道型MISFETP1導(dǎo)通，輸出端O被充電，V1成為"H(-1)"。此時(shí)，是輸入信號A未被輸入的狀態(tài)("L")，另外，在圖4的電路例子中，N溝道型MISFETNl截止，所以不發(fā)生貫通電流。在時(shí)鐘信號CL從"L"變化為"H"時(shí)，P溝道型MISFETPl截止，輸出端O的充電結(jié)束，鐘控反相器成為動(dòng)作狀態(tài)。另外，在圖4的情況下，N溝道型MISFETNl導(dǎo)通。但是，在N溝道型自旋FETSN1處于高電阻狀態(tài)時(shí)，即使在時(shí)鐘信號CL為"H"的狀態(tài)下輸入輸入信號A時(shí)，VI的值也不會(huì)根據(jù)輸入信號A的值而變化。即，在輸入信號A為"H"時(shí)，N溝道型自旋FETSN1導(dǎo)通，但其導(dǎo)通電阻(源端與漏端之間的電阻值)非常大。因此，輸出端O的電荷經(jīng)由N溝道型自^走FETSN1向第一電源電位Vss;改電的速度變慢。因此，通過設(shè)定時(shí)鐘信號CL的周期以在VI的電位小于后級的鐘控反相器的電路閣值之前使時(shí)鐘信號CL從"H"返回到"L",從而使VI不依賴于輸入信號A而仍保持"H"。這樣，在N溝道型自旋FETSN1處于高電阻狀態(tài)的情況下，鐘控反相器的輸出信號Z始終為"L"，輸入信號A的通過被禁止。表1示出圖3以及圖4的電路例子的真值表。表1真值表<table>tableseeoriginaldocumentpage17</column></row><table>另外，關(guān)于輸入輸入信號A的定時(shí)，例如，在圖3所示的電路例子中，在P溝道型MISFETPl截止的狀態(tài)(充電結(jié)束狀態(tài))下將輸入信號A施加于N溝道型自旋FETSN1的柵端，從而可以防止在充電時(shí)發(fā)生的貫通電流。另夕卜，例如，在圖4所示的電路例子中，在P溝道型MISFETP1導(dǎo)通時(shí)(充電時(shí))，N溝道型MISFETNl始終截止而防止了貫通電流，所以在使P溝道型MISFETP1導(dǎo)通而開始了充電之后向N溝道型自旋FETSN1的柵端施加輸入信號A即可。如上所述，在第一實(shí)施例中，可以實(shí)現(xiàn)能夠根據(jù)對N溝道型自旋FET寫入的數(shù)據(jù)來重新配置許可/禁止輸入信號的通過的功能、且在通常動(dòng)作時(shí)不發(fā)生貫通電流的可重新配置的邏輯電路。另外，N溝道型自旋FET的磁化狀態(tài)即使在切斷了電源之后也被非易失性地保持，所以在電源的再次接通時(shí)也可以進(jìn)行相同的動(dòng)作。圖7示出通過防止貫通電流而實(shí)現(xiàn)的低功耗化的效果。以往的可重新配置的邏輯電路如(a)以及(b)所示，在實(shí)現(xiàn)邏輯的過程中會(huì)發(fā)生貫通電流。與其相對，在本申請中，如(c)、(d)和(e)所示，存在預(yù)充電期間和判斷期間；在判斷期間，只有在預(yù)充電時(shí)對輸出節(jié)點(diǎn)VI充電的電壓被放電。這樣，可以利用新的結(jié)構(gòu)的可重新配置的邏輯電路，防止貫通電流而實(shí)現(xiàn)低功耗化。(2)第二實(shí)施例第二實(shí)施例涉及第二基本電路。第二實(shí)施例與第一實(shí)施例的較大不同點(diǎn)在于，代替N溝道型自旋FET，而在第一電源電位與輸出端之間連接了包括N溝道型MISFET和電阻變化元件的串聯(lián)連接體。圖8以及圖9示出第二實(shí)施例的半導(dǎo)體集成電路。串聯(lián)連接體14包括N溝道型MISFETTN1和電阻變化元件13。對串聯(lián)連接體14的一端施加第一電源電位(例如接地電位)Vss，另一端與輸出端O相連接。輸入信號A輸入于N溝道型MISFETTN1的柵端。作為電阻變化元件13，使用電阻值根據(jù)磁記錄層與磁固定層的相對磁化方向而變化的磁阻效應(yīng)元件、電阻值根據(jù)所施加的電壓而變化的電阻變化元件、電阻值根據(jù)相變而變化的相變元件等。作為磁阻效應(yīng)元件，例如有利用TMR(隧道磁阻)效應(yīng)的TMR元件。作為電阻值根據(jù)所施加的電壓而變化的電阻變化元件，有利用Ag等的離子的移動(dòng)而改變電阻值的元件、使用0203等氧化物的元件等。作為相變元件，例如，可以使用在結(jié)晶狀態(tài)下具有低的電阻值、而在非晶狀態(tài)下具有高的電阻值的相變材料來構(gòu)成。例如，可以使用二維、三維或四維相變氧族化物，具體而言，可以舉出鍺-銻(Ge-Sb)、鍺-銻-碲(Ge-Sb-Te)、錫-銦-銻-碲(Sn-In-Sb-Te)等。若對寫入動(dòng)作進(jìn)行說明，為了使相變存儲(chǔ)單元的相變材料成為非晶狀態(tài)，施加寫入脈沖，從而以非晶化溫度對相變材料進(jìn)行加熱，并急速冷卻以成為實(shí)質(zhì)上的非晶狀態(tài)。另一方面，為了使相變材料成為結(jié)晶狀態(tài)，以使相變材料的冷卻速度變低的方式施加寫入脈沖以成為實(shí)質(zhì)上的結(jié)晶狀態(tài)。寫入脈沖的寬度以及大小可以適當(dāng)選擇。關(guān)于N溝道MISFETTN1與電阻變化元件13的位置關(guān)系，既可以如圖8所示在輸出端O側(cè)配置N溝道MISFETTN1,也可以如圖9所示在輸出端O側(cè)配置電阻變化元件13。從N溝道型MISFETTN1的驅(qū)動(dòng)能力的)見點(diǎn)來看，則圖9的例子優(yōu)于圖8的例子。向P溝道型MISFETPl的柵端輸入時(shí)鐘信號CL,向源端施加比第一電源電位Vss高的第二電源電位(例如正的電源電位)Vdd，漏端與輸出端O相連接?？刂齐娐?1輸出時(shí)鐘信號CL和輸入信號A。此處，控制電路11與第一實(shí)施例同樣地包括在下一個(gè)動(dòng)作定時(shí)輸出時(shí)鐘信號CL和輸入信號A的全部電路(例如前級的邏輯電路、傳輸門等)?？刂齐娐?1在使時(shí)鐘信號CL成為"L"而使P溝道型MISFETPl導(dǎo)通以開始了輸出端O的充電之后，使時(shí)鐘信號CL為"H"使P溝道型MISFETPl截止以結(jié)束輸出端O的充電，將輸入信號A提供給N溝道型MISFETTN1的柵端。在輸出端O連接了后級的反相器12的輸入端。反相器12例如是鐘控反相器。電阻變化元件13取高電阻狀態(tài)和低電阻狀態(tài)中的一個(gè)。高電阻狀態(tài)的電阻值設(shè)為使輸出端O的電位不依賴于輸入信號A而總是成為超過后級的反相器12的電路閾值的值。即，在高電阻狀態(tài)時(shí)，禁止輸入信號A的通過。低電阻狀態(tài)的電阻值被設(shè)為使輸出端o的電位依賴于輸入信號A而成為超過或低于后級的反相器12的電路閾值的值。即，在低電阻狀態(tài)時(shí)，允許輸入信號A的通過。圖10以及圖11示出第二實(shí)施例的電路例子。在這些電路例子中，使用鐘控反相器作為圖9的反相器12，并省略了控制電路。鐘控反相器包括串聯(lián)連接的P溝道型MISFETP2、P3和N溝道型MISFETN2、N3。P溝道型MISFETP2以及N溝道型MISFETN2的柵端(輸入端)與輸出端O相連接，并被輸入VI。時(shí)鐘信號CL被輸入到N溝道型MISFETN3的柵端，時(shí)鐘信號CL的反相信號bCL^皮輸入到P溝道型MISFETP3的柵端。另外，在圖ll的電路例子中，針對圖10的電路例子，在N溝道型MISFETTN1的源端還具有柵端被輸入了時(shí)鐘信號CL的N溝道型MISFETNl。關(guān)于圖10以及圖11的電路例子的動(dòng)作定時(shí)，由于與第一實(shí)施例(圖5以及圖6)相同，所以此處省略其說明。表2示出圖10以及圖11的電路例子的真值表。表2真值表<table>tableseeoriginaldocumentpage20</column></row><table>另外，關(guān)于輸入輸入信號A的定時(shí)，例如，在圖10所示的電路例子中，在P溝道型MISFETPl截止的狀態(tài)(充電結(jié)束狀態(tài))下將輸入信號A施加于N溝道型MISFETTN1的柵端，從而可以防止在充電時(shí)發(fā)生的貫通電路。另外，例如，在圖11所示的電路例子中，在P溝道型MISFETPl導(dǎo)通時(shí)(充電時(shí))，N溝道型MISFETNl總是截止而防止了貫通電流，所以輸入信號A在使P溝道型MISFETP1導(dǎo)通而開始了充電之后向N溝道型MISFETTN1的柵端提供即可。如上所述，在第二實(shí)施例中，可以實(shí)現(xiàn)能夠根據(jù)對電阻變化元件寫入的數(shù)據(jù)來重新配置許可/禁止輸入信號的通過的功能、且在通常動(dòng)作時(shí)不發(fā)生貫通電流的可重新配置的邏輯電路。另外，電阻變化元件的狀態(tài)即使在切斷了電源之后也非易失性地保持，所以在電源再次接通時(shí)也可以進(jìn)行相同的動(dòng)作。(3)第三實(shí)施例第三實(shí)施例涉及第三基本電路。圖12示出第三實(shí)施例的半導(dǎo)體集成電路。對N溝道型自旋FETSN1的柵端輸入時(shí)鐘信號CL,對源端施加第一電源電位(例如接地電位)Vss。對P溝道型MISFETPl的柵端輸入時(shí)鐘信號CL，對源端施加比第一電源電位Vss高的第二電源電位(例如正的電源電位)Vdd,漏端與輸出端O相連接。在N溝道型自旋FETSN1的漏端與輸出端O之間連接有邏輯電路15。在輸出端O連接了后級的反相器12的輸入端。反相器12例如是鐘控反相器。N溝道型自方炎FETSN1在源端與漏端之間具有取高電阻狀態(tài)和低電阻狀態(tài)之一的磁隧道結(jié)或半導(dǎo)體-磁性體結(jié)。磁隧道結(jié)或半導(dǎo)體-磁性體結(jié)的高電阻狀態(tài)設(shè)為使邏輯電路15的輸出信號不輸出到輸出端O的電阻值。即，在磁隧道結(jié)或半導(dǎo)體-磁性體結(jié)為高電阻狀態(tài)時(shí)，禁止邏輯電路15的輸出信號的輸出。磁隧道結(jié)或半導(dǎo)體-磁性體結(jié)的低電阻狀態(tài)設(shè)為使邏輯電路15的輸出信號輸出到輸出端O的電阻值。即，在磁隧道結(jié)或半導(dǎo)體-磁性體結(jié)為低電阻狀態(tài)時(shí)，允許邏輯電路15的輸出。圖13示出圖12的半導(dǎo)體集成電路的變形例。在該變形例中，在第一電源電位Vss與輸出端O之間，并聯(lián)連接三個(gè)N溝道型自旋FETSN1A、SN1B、SN1C。對這些N溝道型自旋FETSN1A、SN1B、SN1C的柵端共同地輸入時(shí)鐘信號CL，對源端施加第一電源電位Vss。另外，在N溝道型自旋FETSN1A與輸出端O之間連接邏輯電路15A，在N溝道型自旋FETSN1B與輸出端O之間連接邏輯電路15B，在N溝道型自旋FETSN1C與輸出端O之間連接邏輯電路15C。在該情況下，在N溝道型自旋FETSN1A為低電阻狀態(tài)時(shí)邏輯電路15A的輸出信號被輸出到輸出端O，在N溝道型自旋FETSN1B為低電阻狀態(tài)時(shí)邏輯電路15B的輸出信號被輸出到輸出端O,在N溝道型自旋FETSN1C為低電阻狀態(tài)時(shí)邏輯電路15C的輸出信號被輸出到輸出端O。因此，如果N溝道型自旋FETSN1A、SN1B、SN1C中的一個(gè)為低電阻狀態(tài)，而其余的為高電阻狀態(tài)，則選擇性地輸出與低電阻狀態(tài)的N溝道型自旋FET串聯(lián)連接的邏輯電路的輸出信號。即，如果使邏輯電路15A、15B、15C的邏輯互不相同，則可以選擇并輸出三個(gè)邏輯中的一個(gè)。另外，在本變形例中，邏輯電路的數(shù)量為三個(gè)，但不限于此，只要是大于等于兩個(gè)，則可以實(shí)現(xiàn)不同的邏輯的切換這樣的功能。如上所述，在第三實(shí)施例中，可以實(shí)現(xiàn)能夠根據(jù)對N溝道型自旋FET寫入的數(shù)據(jù)來重新配置許可/禁止邏輯電路的輸出信號的輸出的功能、且在通常動(dòng)作時(shí)不發(fā)生貫通電流的可重新配置的邏輯電路。另外，N溝道型自旋FET的磁化狀態(tài)即使在切斷了電源之后也非易失性地保持，所以在電源再次接通時(shí)也可以進(jìn)行相同的動(dòng)作。(4)第四實(shí)施例第四實(shí)施例涉及第四基本電路。第四實(shí)施例與第三實(shí)施例的較大不同點(diǎn)在于，代替N溝道型自旋FET,而在第一電源電位與輸出端之間連接了包括N溝道型MISFET和電阻變化元件的串聯(lián)連接體。圖14以及圖15示出第四實(shí)施例的半導(dǎo)體集成電路。串聯(lián)連接體14包括N溝道型MISFETTN1和電阻變化元件13。對串聯(lián)連接體14的一端施加第一電源電位(例如接地電位)Vss，另一端連接輸出端O。對N溝道型MISFETTN1的柵端輸入時(shí)鐘信號CL。作為電阻變化元件13，使用電阻值根據(jù)磁記錄層與磁固定層的相對》茲化方向而變化的》茲阻效應(yīng)元件、電阻值才艮據(jù)所施加的電壓而變化的電阻變化元件、電阻值根據(jù)相變而變化的相變元件等。關(guān)于N溝道MISFETTN1與電阻變化元件13的位置關(guān)系，既可以如圖14所示在輸出端O側(cè)配置N溝道MISFETTN1，也可以如圖15所示在輸出端O側(cè)配置電阻變化元件13。從N溝道型MISFETTN1的驅(qū)動(dòng)能力的觀點(diǎn)來看，則圖15的例子優(yōu)于圖14的例子。對P溝道型MISFETPl的柵端輸入時(shí)鐘信號CL,對源端施加比第一電源電位Vss高的第二電源電位(例如正的電源電位)Vdd，漏端連接輸出端O。輸出端O連接了后級的反相器12的輸入端。反相器12例如是鐘控反相器。電阻變化元件13取高電阻狀態(tài)和低電阻狀態(tài)之一。高電阻狀態(tài)設(shè)為使邏輯電路15的輸出信號不輸出到輸出端O的電阻值。即，在高電阻狀態(tài)時(shí)，禁止邏輯電路15的輸出信號的輸出。低電阻狀態(tài)設(shè)為使邏輯電路15的輸出信號輸出到輸出端0的電阻值。即，在低電阻狀態(tài)時(shí)，允許邏輯電路15的輸出信號的輸出。圖16以及圖17示出圖14以及圖15的半導(dǎo)體集成電路的變形例。在該變形例中，在第一電源電位Vss與輸出端O之間并聯(lián)連接三個(gè)串聯(lián)連接體14A、14B、14C。對這些串聯(lián)連接體14A、14B、14C內(nèi)的N溝道型MISFETTN1A、TN1B、TN1C的柵端共同地輸入時(shí)鐘信號CL，對源端施加第一電源電位Vss。另外，在串聯(lián)連接體14A與輸出端O之間連接邏輯電路15A，在串聯(lián)連接體14B與輸出端O之間連接邏輯電路15B，在串聯(lián)連接體14C與輸出端O之間連接邏輯電路15C。在該情況下，在電阻變化元件13A為低電阻狀態(tài)時(shí)邏輯電路15A的輸出信號被輸出到輸出端O，在電阻變化元件13B為低電阻狀態(tài)時(shí)邏輯電路15B的輸出信號被輸出到輸出端O，在電阻變化元件13C為低電阻狀態(tài)時(shí)邏輯電路15C的輸出信號被輸出到輸出端O。因此，如果電阻變化元件13A、13B、13C中的一個(gè)為低電阻狀態(tài)，而其余為高電阻狀態(tài)，則與低電阻狀態(tài)的電阻變化元件串聯(lián)連接的邏輯電路的輸出信號被選擇性地輸出。即，如果邏輯電路15A、15B、15C的邏輯分別互不相同，則可以選擇并輸出三個(gè)邏輯中的一個(gè)。另外，在本變形例中，邏輯電路的數(shù)量也為三個(gè)，但不限于此，只要是大于等于兩個(gè)，則可以實(shí)現(xiàn)不同的邏輯的切換這樣的功能。如上所述，在第四實(shí)施例中，可以實(shí)現(xiàn)能夠通過對電阻變化元件寫入的數(shù)據(jù)來重新配置許可/禁止邏輯電路的輸出信號的輸出的功能、且在通常動(dòng)作時(shí)不發(fā)生貫通電流的可重新配置的邏輯電路。另外，電阻變化元件的狀態(tài)即使在切斷了電源之后也非易失性地保持，所以在電源的再次接通時(shí)也可以進(jìn)行相同的動(dòng)作。(5)其他還可以將第一至第四實(shí)施方式中的MISFET變更為MESFET(金屬半導(dǎo)體場效應(yīng)晶體管)、JEFT(結(jié)型場效應(yīng)晶體管)。3.應(yīng)用例根據(jù)本發(fā)明，通過應(yīng)用上述第一至第四基本電路，可以實(shí)現(xiàn)各種可重新配置的邏輯電路。以下，說明其典型例。(1)多路選擇器和"或"電路圖18示出可以重新配置多路選擇器和"或"電路的邏輯電路。該邏輯電路是第一實(shí)施例(圖1)的電路的應(yīng)用例，其特征在于，在第一電源電位Vss與輸出端O之間并聯(lián)連接有多個(gè)N溝道型自旋FETSN1A、SN1B.....SN1C。對N溝道型自旋FETSN1A、SN1B.....SN1C的柵端分別輸入輸入信號A、B.....C。圖19是圖18的邏輯電路的具體例。設(shè)N溝道型自旋FET的數(shù)量為三個(gè)，使用鐘控反相器作為后級的反相器。表3示出圖19的邏輯電路的真值表。<table>tableseeoriginaldocumentpage25</column></row><table>平行(低電阻)反平行(高電阻)N溝道型自旋FETSN1A、SN1B、SN1C為反平行(高電阻狀態(tài))和平行(低電阻狀態(tài))中的一個(gè)。在N溝道型自旋FETSN1A、SN1B、SN1C中的一個(gè)為平行狀態(tài)，其余的兩個(gè)為反平行狀態(tài)的情況下，在時(shí)鐘信號CL為"H(=1)"時(shí)，輸出信號Z表現(xiàn)為輸入于平行狀態(tài)的自旋FET的輸入信號。例如，在N溝道型自旋FETSN1為平行狀態(tài)，且N溝道型自旋FETSN2、SN3為反平行狀態(tài)的情況下，鐘控反相器的輸出信號Z表現(xiàn)為輸入信號A。另外，在N溝道型自旋FETSN2為平行狀態(tài)，且N溝道型自旋FETSN1、SN3為反平行狀態(tài)的情況下，鐘控反相器的輸出信號Z表現(xiàn)為輸入信號B。這樣，圖19的邏輯電路發(fā)揮多路選擇器的功能。在N溝道型自旋FETSN1A、SN1B、SN1C中的至少兩個(gè)為平行狀態(tài)的情況下，在時(shí)鐘信號CL為"H(-l)"時(shí)，輸出信號Z表現(xiàn)為對平行狀態(tài)的自旋FET輸入的至少兩個(gè)輸入信號的"或"。例如，在N溝道型自旋FETSN1、SN2為平行狀態(tài)，且N溝道型自旋FETSN3為反平行狀態(tài)的情況下，如果輸入信號A、B中的至少一個(gè)為"H"，則輸出端O的電荷被拉到第一電源電位Vss，鐘控反相器的輸出信號Z為"H"。即，鐘控反相器的輸出信號Z為輸入信號A、B的"或"(A+B)。另外，在N溝道型自旋FETSN1、SN2、SN3全部為平行狀態(tài)的情況下，如果輸入信號A、B、C中的至少一個(gè)為"H"，則輸出端O的電荷被拉到第一電源電位Vss，鐘控反相器的輸出信號Z為"H"。即，鐘控反相器的輸出信號Z為輸入信號A、B、C的"或"(A+B十C)。這樣，圖19的邏輯電路發(fā)揮"或"電路的功能。(2)"與，，電路和"或，，電路圖20示出可以重新配置"與"電路和"和"電路的邏輯電路。該邏輯電路是笫一實(shí)施例(圖l)的電路的應(yīng)用例，其特征在于，在第一電源電位Vss與輸出端O之間并聯(lián)連接有多個(gè)(在本例子中為三個(gè))N溝道型自旋FETSN1-1、SNl-2、SNl-3。另外，在N溝道型自旋FETSN1-1上串聯(lián)連接有N溝道型MISFETNl-l。對N溝道型自旋FETSN1-1、SN1-3的柵端輸入輸入信號A,對N溝道型自旋FETSN1-2和N溝道型MISFETNl-l的柵端輸入輸入信號B。表4示出圖20的邏輯電路的真值表。表4真值表自旋FETSN1-1的狀態(tài)自旋FETSN1隱2、SN1-3的狀態(tài)z平行反平行1AB反平行平行1A+B平行(低電阻)反平行(高電阻)N溝道型自旋FETSN1-1、SNl-2、SN1-3取反平行(高電阻狀態(tài))和平行(低電阻狀態(tài))之一。在N溝道型自旋FETSN1-1為平行狀態(tài)，且N溝道型自旋FETSNl-2、SN1-3為反平行狀態(tài)的情況下，在時(shí)鐘信號CL為"H(=1)"時(shí)，如果輸入信號A、B均為"H"，則輸出端O的電荷被拉到第一電源電位Vss，反相器的輸出信號Z為"H"。即，反相器的輸出信號Z為輸入信號A、B的"與"(A'B)。另外，在N溝道型自旋FETSN1-1為反平行狀態(tài)、并且N溝道型自旋FETSNl-2、SN1-3為平行狀態(tài)的情況下，在時(shí)鐘信號CL為"H(=1)"時(shí)，如果輸入信號A、B中的至少一個(gè)為"H",則輸出端O的電荷被拉到第一電源電位Vss，反相器的輸出信號Z為"H"。即，反相器的輸出信號Z為輸入信號A、B的"或"(A+B)。這樣，圖20的邏輯電路發(fā)揮"與"電路或"或"電路的功能。另外，此處，對N溝道型自旋FETSN1-1串聯(lián)連接了N溝道型MISFETNl-l，但也可以將該N溝道型MISFETNl-l變更為自旋FET。在該情況下，該自旋FET的狀態(tài)為與N溝道型自旋FETSN1-1相同的狀態(tài)。(3)緩沖器以及反相器圖21示出可以重新配置緩沖器和反相器電路的邏輯電路。該邏輯電路是第一實(shí)施例(圖l)的電路的應(yīng)用例，其特征在于，在第一電源電位Vss與輸出端O之間并聯(lián)連接有兩個(gè)N溝道型自旋FETSN1、SN2。對N溝道型自旋FETSN1的柵端輸入輸入信號A,對N溝道型自旋FETSN2的柵端輸入輸入信號A的反相信號bA。輸入信號A的反相信號bA是由包括P溝道型MISFETP4和N溝道型MISFETN4的反相器生成的。表5示出圖21的邏輯電路的真值表。表5真值表<table>tableseeoriginaldocumentpage28</column></row><table>平行(低電阻)反平行(高電阻)N溝道型自旋FETSN1、SN2取反平行(高電阻狀態(tài))和平行(低電阻狀態(tài))之一。在N溝道型自旋FETSN1為平行狀態(tài)，且N溝道型自旋FETSN2為反平行狀態(tài)的情況下，在時(shí)鐘信號CL為"H(-l)"時(shí)，得到輸入信號A作為后級的反相器的輸出信號Z。例如，如果輸入信號A為"H"，則N溝道型自旋FETSN1導(dǎo)通，輸出端O的電荷被拉到第一電源電位Vss，所以后級的反相器的輸出信號Z為"H"。另外，如果輸入信號A為"L"，則N溝道型自旋FETSN1截止，所以后級的反相器的輸出信號Z為"L，，。此時(shí)，N溝道型自旋FETSN2導(dǎo)通，但N溝道型自旋FETSN2處于反平行狀態(tài)，其導(dǎo)通電阻非常大，所以輸出端O的電荷不會(huì)被拉到第一電源電位Vss。這樣，該邏輯電路發(fā)揮緩沖器的功能。另外，在N溝道型自旋FETSN1為反平行狀態(tài)，且N溝道型自旋FETSN2為平行狀態(tài)的情況下，在時(shí)鐘信號CL為"H(-l)"時(shí)，得到輸入信號A的反轉(zhuǎn)信號bA作為后級的反相器的輸出信號Z。例如，如果輸入信號A為"H",則N溝道型自旋FETSN2導(dǎo)通，所以后級的反相器的輸出信號Z為"L"。此時(shí)，雖然N溝道型自旋FETSN1導(dǎo)通，但N溝道型自旋FETSN1處于反平行狀態(tài)，其導(dǎo)通電阻非常大，所以輸出端O的電荷不會(huì)被拉到第一電源電位Vss。另外，如果輸入信號A為"L"，則N溝道型自旋FETSN2導(dǎo)通，輸出端O的電荷被拉到第一電源電位Vss，所以后級的反相器的輸出信號Z為"H"。這樣，該邏輯電路發(fā)揮反相器的功能。(4)復(fù)合邏輯電路圖22示出可以重新配置大于等于三種邏輯的邏輯電路。該邏輯電路是第一實(shí)施例(圖l)的電路的應(yīng)用例，其特征在于，在第一電源電位Vss與輸出端O之間并聯(lián)連接有三個(gè)N溝道型自旋FETSN1誦1、SN1畫2、SN1畫3。另外，對N溝道型自旋FETSN1-1串聯(lián)連接N溝道型MISFETNl-l。對N溝道型自旋FETSN1-1的柵端輸入輸入信號A，對N溝道型自旋FETSN1-2和N溝道型MISFETNl-l的柵端輸入輸入信號B，對N溝道型自旋FETSN1-3的柵端輸入輸入信號C。表6示出圖22的邏輯電路的真值表。表6真值表<table>tableseeoriginaldocumentpage29</column></row><table>平行(低電阻)反平行(高電阻)N溝道型自旋FETSN1-1、SNl-2、SN1-3成為反平行(高電阻狀態(tài))和平行(低電阻狀態(tài))之一。在N溝道型自旋FETSN1-1為平行狀態(tài)，且N溝道型自旋FETSNl-2、SN1-3為反平行狀態(tài)的情況下，在時(shí)鐘信號CL為"H(==1)"時(shí)，如果輸入信號A、B二者均為"H"，則N溝道型自旋FETSN1-1和N溝道型MISFETNl-l均導(dǎo)通。因此，輸出端O的電荷被拉到第一電源電位Vss，反相器的輸出信號Z為"H"。即，反相器的輸出信號Z為輸入信號A、B的"與"(A*B)。在N溝道型自旋FETSN1-2為平行狀態(tài)、并且N溝道型自旋FETSNl-3為反平行狀態(tài)的情況下，在時(shí)鐘信號CL為"H(=1)"時(shí)，反相器的輸出信號Z為輸入信號B。此時(shí)，N溝道型自旋FETSN1-1的狀態(tài)可以是平行和反平行的任一個(gè)狀態(tài)。在N溝道型自旋FETSN1-1、SNl-2為反平行狀態(tài)、并且N溝道型自旋FETSNl-3為平行狀態(tài)的情況下，在時(shí)鐘信號CL為"H(-l)"時(shí)，反相器的輸出信號Z為輸入信號C。在N溝道型自旋FETSN1-1、SNl-3為平行狀態(tài)、并且N溝道型自旋FETSNl-2為反平行狀態(tài)的情況下，在時(shí)鐘信號CL為"H(-l)"時(shí)，反相器的輸出信號Z為輸入信號A*B+C。另夕卜，在N溝道型自旋FETSNl-2、SNl-3為平行狀態(tài)的情況下，在時(shí)鐘信號CL為"H(-1)，，時(shí)，如果輸入信號B、C中的至少一個(gè)為"H"，則輸出端O的電荷被拉到第一電源電位Vss，反相器的輸出信號Z為"H"。即，反相器的輸出信號Z為輸入信號B、C的"或"(B+C)。此時(shí)，N溝道型自旋FETSN1-1的狀態(tài)也可以是平行和反平行的任一個(gè)狀態(tài)。這樣，圖22的邏輯電路可以實(shí)現(xiàn)大于等于三種的邏輯。另外，此處，對N溝道型自旋FETSN1-1串聯(lián)地連接了N溝道型MISFETN1-1，但也可以將該N溝道型MISFETN1-1變更為自旋FET。在該情況下，該自旋FET的狀態(tài)與N溝道型自旋FETSN1-1的狀態(tài)相同。(5)寫入電路下面說明用于對自旋FET以及電阻變化元件寫入數(shù)據(jù)的寫入電路的例子。例如，通過對自旋FET和電阻變化元件流過寫入電流或施加電壓來進(jìn)行寫入。在該情況下，利用寫入電流或電壓的方向來控制寫入數(shù)據(jù)的值。圖23示出寫入電路的例子。附加寫入電路的對象為圖1的邏輯電路。在N溝道型自旋FETSN1的漏極側(cè)連接驅(qū)動(dòng)器/接收器(driver/sinker)DS'1，在源側(cè)連接驅(qū)動(dòng)器/接收器DS'2。驅(qū)動(dòng)器/接收器DS.l包括串聯(lián)連接在第一電源電位Vss與第二電源電位Vdd之間的P溝道型MISFETP5和N溝道型MISFETN5。驅(qū)動(dòng)器/接收器DS.2包括串聯(lián)連接在第一電源電位Vss與第二電源電位Vdd之間的P溝道型MISFETP6和N溝道型MISFETN6。為了使N溝道型自旋FETSN1為高電阻狀態(tài)，例如使P溝道型MISFETP5和N溝道型MISFETN6導(dǎo)通，從驅(qū)動(dòng)器/接收器DS'1向驅(qū)動(dòng)器/接收器DS2流過寫入電流。另外，為了使N溝道型自旋FETSN1為低電阻狀態(tài)，例如使P溝道型MISFETP6和N溝道型MISFETN5導(dǎo)通，從驅(qū)動(dòng)器/接收器DS*2向驅(qū)動(dòng)器/接收器DS*1流過寫入電流。據(jù)此，改變N溝道型自旋FETSN1的磁隧道結(jié)或半導(dǎo)體-磁性體結(jié)的電阻值。另外，在寫入時(shí)，將時(shí)鐘信號CL設(shè)定為"H(=1)"。另外，在通常動(dòng)作時(shí)，使輸入信號B、D為"H"，使輸入信號C、E為"L"，使驅(qū)動(dòng)器/接收器DS.1、DS.2為非動(dòng)作狀態(tài)。(6)開關(guān)盒圖24示出利用了自旋FET而構(gòu)成的開關(guān)盒的電路例子。在本電路中，包括對各輸入輸出節(jié)點(diǎn)提供的1/0部1、2、3、4、和包括自旋FETSM1SM6的傳輸晶體管。1/0部1、2、3、4的電路結(jié)構(gòu)完全相同，作為典型例，僅圖^了1/0部1內(nèi)的電路結(jié)構(gòu)。以下說明本電路的動(dòng)作。首先，僅使連接在進(jìn)行信號傳遞的兩個(gè)節(jié)點(diǎn)之間的自旋FET為平行狀態(tài)，使其他自旋FET為反平行狀態(tài)。另外，在信號在節(jié)點(diǎn)Nl與節(jié)點(diǎn)N2之間傳遞的情況下，僅使自旋FETSM1為平行狀態(tài)，使其他自旋FETSM2~SM6為反平行狀態(tài)。另外，根據(jù)I/O部內(nèi)的SRAM的數(shù)據(jù)，以所選擇的兩個(gè)節(jié)點(diǎn)中的一個(gè)作為輸入節(jié)點(diǎn)，將另一個(gè)作為輸出節(jié)點(diǎn)。例如，在將節(jié)點(diǎn)1作為輸出節(jié)點(diǎn)的情況下，利用SRAM的輸出信號，使I/0部1內(nèi)的晶體管Tr3截止，使晶體管Tr4導(dǎo)通。在該情況下，串聯(lián)連接的反相器II和鐘控反相器CI1的路徑有效。相反地，在將節(jié)點(diǎn)Nl作為輸入節(jié)點(diǎn)的情況下，利用SRAM的輸出信號，使I/O部1內(nèi)的晶體管Tr3導(dǎo)通，使晶體管Tr4截止。在該情況下，串聯(lián)連接的晶體管Tr2、Tr3的路徑有效。接下來，在進(jìn)行充電的周期中，通過使在節(jié)點(diǎn)配置的晶體管Trl導(dǎo)通之后使其截止，在與晶體管Trl連接的鐘控反相器CI1的輸入部積蓄電荷。之后，使對晶體管Tr2和自旋FETSMI~SM6的柵極提供的使能信號Enable2(Clock)為"H(=1)"。此處，在兩個(gè)節(jié)點(diǎn)N1、N2之間進(jìn)行信號交換的情況下，在使節(jié)點(diǎn)Nl為輸入節(jié)點(diǎn)，使節(jié)點(diǎn)N2為輸出節(jié)點(diǎn)時(shí)，I/O部1內(nèi)的晶體管Tr2、Tr3導(dǎo)通。在該情況下，在來自節(jié)點(diǎn)Nl的輸入信號為"L(-O)"時(shí)，在1/0部1、2內(nèi)的鐘控反相器CI1的輸入部積蓄的電荷經(jīng)由I/O部1內(nèi)的晶體管Tr2、Tr3向節(jié)點(diǎn)Nl放電。因此，1/0部2內(nèi)的鐘控反相器的輸入部的電平為"L",節(jié)點(diǎn)N2輸出"L"。相反地，在來自節(jié)點(diǎn)Nl的輸入信號為"H"時(shí)，在I/0部1、2內(nèi)的鐘控反相器CI1的輸入部積蓄的電荷被保持。因此，1/0部2內(nèi)的鐘控反相器的輸入部的電平為"H",節(jié)點(diǎn)N2輸出"H"。另外，在使節(jié)點(diǎn)Nl為輸出節(jié)點(diǎn)的情況下，如果提供使能信號Enable3(Output)，則與其同步地在節(jié)點(diǎn)Nl得到輸出信號。另外，使能信號Enable0(Refresh)用于刷新存儲(chǔ)在SRAM中的數(shù)據(jù)。通過以上操作，能夠在任意的兩個(gè)節(jié)點(diǎn)之間傳遞信號。(7)充電期間控制型可重新配置邏輯電路。到此為止所說明的所有實(shí)施例都是對輸出端預(yù)先進(jìn)行充電之后控制輸出端的電荷的放電期間，從而根據(jù)N溝道型自旋FET或電阻變化元件的狀態(tài)來實(shí)現(xiàn)多種邏輯的所謂放電期間控制型可重新配置邏輯電路。作為本發(fā)明的應(yīng)用例，還可以實(shí)現(xiàn)對輸出端預(yù)先進(jìn)行放電之后控制輸出端的電荷的充電期間，從而根據(jù)P溝道型自旋FET或電阻變化元件的狀態(tài)來實(shí)現(xiàn)多種邏輯的所謂充電期間控制型可重新配置邏輯電路(以下稱為充電期間控制型邏輯電路)。在該情況下，從輸出端的放電結(jié)束開始到再次開始輸出端的放電為止的期間被設(shè)定成在磁隧道結(jié)或半導(dǎo)體-磁性體結(jié)為高電阻狀態(tài)時(shí)輸出端的電位不依賴于輸入信號而始終為超過后級電路(例如反相器、緩沖器等邏輯電路)的電路閾值的值的期間。另夕卜，從輸出端的放電結(jié)束開始到再次開始輸出端的放電為止的期間被設(shè)定成在磁隧道結(jié)或半導(dǎo)體-磁性體結(jié)為低電阻狀態(tài)時(shí)輸出端的電位依賴于輸入信號而成為超過或低于后級電路(例如反相器、緩沖器等邏輯電路)的電路閾值的值的期間。以下，說明其典型例。圖25示出充電期間控制型電路的第一例子。該例子對應(yīng)于圖1的第一實(shí)施例。對P溝道型自旋FETSP1的柵端輸入輸入信號A，對源端施加第一電源電位(例如正的電源電位)Vdd，漏端與輸出端O相連接。對N溝道型MISFETNl的柵端輸入時(shí)鐘信號CL,對源端施加比第一電源電位Vdd低的第二電源電位(例如接地電位)Vss，漏端與輸出端O相連接?？刂齐娐?1輸出時(shí)鐘信號CL和輸入信號A。此處，控制電路11包括在下一個(gè)動(dòng)作定時(shí)輸出時(shí)鐘信號CL以及輸入信號A的所有電路(例如前級的邏輯電路、傳輸門等)?？刂齐娐穕l在使時(shí)鐘信號CL為"H"而使N溝道型MISFETNl導(dǎo)通以開始了輸出端O的放電之后，使時(shí)鐘信號CL為"L"而使N溝道型MISFETN1截止，從而結(jié)束輸出端O的放電，將輸入信號A提供給P溝道型自旋FETSP1的柵端。在輸出端O連接了后級的反相器12的輸入端。反相器12例如是鐘控反相器。P溝道型自旋FETSP1在源端與漏端之間具有取高電阻狀態(tài)和低電阻狀態(tài)之一的磁隧道結(jié)或半導(dǎo)體-磁性體結(jié)。磁隧道結(jié)或半導(dǎo)體-磁性體結(jié)的高電阻狀態(tài)的電阻值設(shè)為輸出端O的電位不依賴于輸入信號A而始終小于后級的反相器12的電路閾值的值。即，在磁隧道結(jié)或半導(dǎo)體-磁性體結(jié)為高電阻狀態(tài)時(shí)，禁止輸入信號A的通過。磁隧道結(jié)或半導(dǎo)體-磁性體結(jié)的低電阻狀態(tài)的電阻值設(shè)為輸出端O的電位依賴于輸入信號A而超過或低于后級的反相器12的電路閾值的值。即，在磁隧道結(jié)或半導(dǎo)體-磁性體結(jié)為低電阻狀態(tài)時(shí)，允許輸入信號A的通過。另外，關(guān)于P溝道型自旋FETSP1的器件結(jié)構(gòu)，可以采用圖2所示的結(jié)構(gòu)。但是，由于圖2所示的自旋FET是N溝道型，所以在將其應(yīng)用于本例子中的情況下，需要使半導(dǎo)體基板1為N型，使源/漏擴(kuò)散層2A、2B為P型。圖26示出在圖25的電路例子中，P溝道型自旋FETSP1處于低電阻狀態(tài)時(shí)的動(dòng)作波形。但是，在得到該動(dòng)作波形時(shí)，為了防止貫通電流，在圖25的電路例子中，進(jìn)一步附加了時(shí)鐘信號CL被輸入于柵端、且連接在第一電源電壓Vdd與P溝道型自旋FETSP1之間的P溝道型MISFET。在時(shí)鐘信號CL為"H(=1)"時(shí)，N溝道型MISFETN1導(dǎo)通，輸出端O被放電，Vl為"L(-O)"。此時(shí)，是輸入信號A不被輸入的狀態(tài)("H")。在時(shí)鐘信號CL從"H，，變化為"L，，時(shí)，N溝道型MISFETNl截止，輸出端O的放電結(jié)束。因此，在時(shí)鐘信號CL為"L"的狀態(tài)下輸入輸入信號A時(shí)，根據(jù)輸入信號A的值而確定V1的值。例如，如該圖所示，在輸入信號A為"L，，時(shí)，電荷從第一電源電位Vdd經(jīng)由P溝道型自旋FETSP1對輸出端O急速地充電，所以V1從"L"變?yōu)?H"。與其相對，在輸入信號A為"H"時(shí)，V1保持"L"。這樣，在P溝道型自旋FETSP1處于低電阻狀態(tài)的情況下，在輸入信號A為"L，，時(shí)，反相器12的輸出信號Z為"L"，而在輸入信號A為"H"時(shí)，反相器12的輸出信號Z為"H"。圖27示出在圖25的電路例子中，P溝道型自旋FETSP1處于高電阻狀態(tài)時(shí)的動(dòng)作波形。但是，在得到該動(dòng)作波形時(shí)，為了防止貫通電流，在圖25的電路例子中，還附加了時(shí)鐘信號CL被輸入到柵極端、且連接在第一電源電壓Vdd與P溝道型自旋FETSP1之間的P溝道型MISFET。在時(shí)鐘信號CL為"H(=1)"時(shí)，N溝道型MISFETN1導(dǎo)通，輸出端O被放電，Vl為"L(-O)"。此時(shí)，是輸入信號A未被輸入的狀態(tài)("H")。在時(shí)鐘信號CL從"H，，變?yōu)?L，，時(shí)，N溝道型MISFETN1截止，輸出端O的放電結(jié)束。另外，在P溝道型自旋FETSP1處于高電阻狀態(tài)時(shí)，即使在時(shí)鐘信號CL為"L"的狀態(tài)下輸入了輸入信號A，VI的值也不會(huì)根據(jù)輸入信號A的值而變化。即，在輸入信號A為"L"時(shí)，P溝道型自旋FETSP1導(dǎo)通，但其導(dǎo)通電阻(源端與漏端之間的電阻值)非常大。因此，從第一電源電位Vdd經(jīng)由P溝道型自旋FETSP1向輸出端O充電電荷的速度變慢。因此，設(shè)定時(shí)鐘信號CL的周期以在VI的電位超過后級的反相器12的電路閾值之前使時(shí)鐘信號CL從"L"返回到"H"，這樣，VI不依賴于輸入信號A而仍保持"L"。這樣，在P溝道型自旋FETSP1處于高電阻狀態(tài)的情況下，反相器12的輸出信號Z始終為"H"，輸入信號A的通過被禁止。如上所述，在第一例子中，可以實(shí)現(xiàn)能夠根據(jù)對P溝道型自旋FET寫入的數(shù)據(jù)來重新配置允許/禁止輸入信號的通過的功能、且在通常動(dòng)作時(shí)不發(fā)生貫通電流的可重新配置的邏輯電路。另外，P溝道型自旋FET的磁化狀態(tài)即使在切斷了電源之后也非易失性地保持，所以在電源的再次接通時(shí)也可以進(jìn)行相同的動(dòng)作。圖28以及圖29示出充電期間控制型邏輯電路的第二例子。該例子對應(yīng)于圖8以及圖9的第二實(shí)施例。串聯(lián)連接體14包括P溝道型MISFETTP1和電阻變化元件13。在串聯(lián)連接體14的一端施加第一電源電位(例如正的電源電位)Vdd，另一端與輸出端O相連接。在P溝道型MISFETTP1的柵端輸入輸入信號A。作為電阻變化元件13，使用電阻值根據(jù)磁記錄層與磁固定層的相對》茲化方向而變化的/f茲阻效應(yīng)元件、電阻值才艮據(jù)所施加的電壓而變化的電阻變化元件、電阻值根據(jù)相變而變化的相變元件等。關(guān)于P溝道MISFETTP1與電阻變化元件13的位置關(guān)系，既可以如圖28所示在輸出端O側(cè)配置P溝道MISFETTPl,也可以如圖29所示在輸出端O側(cè)配置電阻變化元件13。從P溝道型MISFETTP1的驅(qū)動(dòng)能力的觀點(diǎn)來看，則圖29的例子優(yōu)于圖28的例子。在N溝道型MISFETNl的柵端輸入時(shí)鐘信號CL，在源端施加比第一電源電位Vdd低的第二電源電位(例如接地電位)Vss，漏端與輸出端O相連接。控制電路11輸出時(shí)鐘信號CL和輸入信號A。此處，控制電路11與第一例同樣地包括在下一個(gè)動(dòng)作定時(shí)輸出時(shí)鐘信號CL和輸入信號A的所有電路(例如前級的邏輯電路、傳輸門等)?？刂齐娐?1在使時(shí)鐘信號CL為"L"而使N溝道型MISFETNl導(dǎo)通從而開始了輸出端O的放電之后，使時(shí)鐘信號CL為"L"而使N溝道型MISFETNl截止，從而結(jié)束輸出端O的i文電，并將輸入信號A提供給P溝道型MISFETTP1的柵端。在輸出端O連接了后級的反相器12的輸入端。反相器12例如是鐘控反相器。電阻變化元件13取高電阻狀態(tài)和低電阻狀態(tài)之一。高電阻狀態(tài)的電阻值被設(shè)為輸出端O的電位不依賴于輸入信號A而始終低于后級的反相器12的電路閾值的值。即，在高電阻狀態(tài)時(shí)，禁止輸入信號A的通過。低電阻狀態(tài)的電阻值被設(shè)為輸出端O的電位依賴于輸入信號A而超過或低于后級的反相器12的電路閾值的值。即，在低電阻狀態(tài)時(shí)，允許輸入信號A的通過。圖30示出充電期間控制型邏輯電路的第三例子。該例子對應(yīng)于圖12的第三實(shí)施例。在P溝道型自旋FETSP1的柵端輸入時(shí)鐘信號CL,在源端施加第一電源電位(例如正的電源電位)Vdd。在N溝道型MISFETNl的柵端輸入時(shí)鐘信號CL，在源端施加比第一電源電位Vdd低的第二電源電位(例如接地電位)Vss，漏端與輸出端O相連接。在P溝道型自旋FETSP1的漏端與輸出端O之間連接有邏輯電路15。在輸出端O連接了后級的反相器12的輸入端。反相器12例如是鐘控反相器。P溝道型自旋FETSP1在源端與漏端之間具有取高電阻狀態(tài)和低電阻狀態(tài)之一的磁隧道結(jié)或半導(dǎo)體-磁性體結(jié)。磁隧道結(jié)或半導(dǎo)體-磁性體結(jié)的高電阻狀態(tài)被設(shè)為邏輯電路15的輸出信號不輸出到輸出端O的電阻值。即，在磁隧道結(jié)或半導(dǎo)體-磁性體結(jié)為高電阻狀態(tài)時(shí)，禁止邏輯電路15的輸出信號的輸出。磁隧道結(jié)或半導(dǎo)體-磁性體結(jié)的低電阻狀態(tài)被設(shè)為邏輯電路15的輸出信號被輸出到輸出端O的電阻值。即，在磁隧道結(jié)或半導(dǎo)體-磁性體結(jié)為低電阻狀態(tài)時(shí)，允許邏輯電路15的輸出。圖31以及圖32示出充電期間控制型邏輯電路的笫四例子。該例子對應(yīng)于圖14以及圖15的第四實(shí)施例。串聯(lián)連接體14包括P溝道型MISFETTP1和電阻變化元件13。在串聯(lián)連接體14的一端施加第一電源電位(例如正的電源電位)Vdd，另一端與輸出端O相連接。在P溝道型MISFETTP1的柵端輸入時(shí)鐘信號CL。作為電阻變化元件13，使用電阻值根據(jù)磁記錄層與磁固定層的相對磁化方向而變化的磁阻效應(yīng)元件、電P且值根據(jù)所施加的電壓而變化的電阻變化元件、電阻值根據(jù)相變而變化的相變元件等。關(guān)于P溝道MISFETTP1與電阻變化元件13的位置關(guān)系，既可以如圖31所示在輸出端0側(cè)配置P溝道MISFETTP1，也可以如圖32所示在輸出端O側(cè)配置電阻變化元件13。從P溝道型MISFETTP1的驅(qū)動(dòng)能力的觀點(diǎn)來看，則圖32的例子優(yōu)于圖31的例子。在N溝道型MISFETNl的柵端輸入時(shí)鐘信號CL，在源端施加比第一電源電位Vdd低的第二電源電位(例如接地電位)Vss,漏端與輸出端O相連接。在輸出端O連接了后級的反相器12的輸入端。反相器12例如是鐘控反相器。電阻變化元件13取高電阻狀態(tài)以及低電阻狀態(tài)之一。高電阻狀態(tài)被設(shè)為邏輯電路15的輸出信號不輸出到輸出端0的電阻值。即，在高電阻狀態(tài)時(shí)，禁止邏輯電路15的輸出信號的輸出。低電阻狀態(tài)被設(shè)為邏輯電路15的輸出信號被輸出到輸出端O的電阻值。即，在低電阻狀態(tài)時(shí)，允許邏輯電路15的輸出信號的輸出。(8)其他關(guān)于自旋FET的狀態(tài)，有在構(gòu)成磁隧道結(jié)或半導(dǎo)體-磁性體結(jié)的兩個(gè)磁性體為反平行時(shí)為高電阻狀態(tài)、在平行時(shí)為低電阻狀態(tài)的情況；和在兩個(gè)磁性體為平行時(shí)為高電阻狀態(tài)、在反平行時(shí)為低電阻狀態(tài)的情況這兩種。作為后者的具體例，有包含F(xiàn)eCo/Si/FeCo的結(jié)的結(jié)構(gòu)。這種結(jié)構(gòu)例如記栽于"Spintransportinalateralspin-injectiondevicewithanFM/Si/FMjunction",W.J.Hwangetal"JournalofMagnetismandMagneticMaterials272-276(2004)1915-1916中。下面說明作為電阻變化元件的一個(gè)例子的ReRAM。圖33示出ReRAM的存儲(chǔ)單元的基本結(jié)構(gòu)。ReRAM的存儲(chǔ)單元包括下部電極61和上部電極63之間的電阻變化膜62。可以將以下材料用作電阻變化膜62。例如，是非晶氧化物(例如從Ti、V、Fe、Co、Y、Zr、Nb、Mo、Hf、Ta、W、Ge、Si中選擇的一種或多種的元素的氧化物)。使該電阻變化膜62夾在Ag或Cu的電極與TiW、Ti、W等的電極之間，并施加極性不同的電壓來改變電流的流向。由此，使作為電極材料的Ag或Cu離子化而在薄膜中擴(kuò)散或返回到電極，能夠改變電阻變化膜62的電阻值。即，在施加電壓以使Ag或Cu的電極側(cè)為正電位時(shí)，Ag或Cu從該電極離子化而在電阻變化膜62內(nèi)擴(kuò)散，在相對一側(cè)的電極處與電子結(jié)合并析出。由此，在電阻變化膜62內(nèi)形成包含大量Ag或Cu的電流路徑，電阻變化膜62的電阻變低。另一方面，在施加電壓以使Ag或Cu的電極側(cè)為負(fù)電位時(shí)，構(gòu)成形成在電阻變化膜62內(nèi)的電流路徑的Ag或Cu在電阻變化膜62內(nèi)反向移動(dòng)而返回到Ag或Cu的電極，從而使電阻變化膜62的電阻變高。另外，除以上例子以外，可以釆用使用了以下材料的結(jié)構(gòu)。即，作為電阻變化膜62的材料，使用包含VI族過渡金屬元素中的至少一種元素的金屬氧化物(但不包括W03)。具體而言，使用Cr203、Cr02、Mo02、Mo2Os、W02、0203與Cr02的混晶、Mo02與！\10205的混晶、wo2與wo3的混晶等。另外，對于電阻變化膜62的材料，也可以使用包含VI族的過渡金屬元素中的至少一種元素與i族、n族、vn族、vni族的過渡金屬元素中的至少一種元素的金屬氧化物。具體而言，可以使用M0204、MnCr204、FeCr204、CoCr204、CuCr204、ZnCr2Oj。這些金屬氧化物優(yōu)選為多晶的或微晶的，而不是非晶的。可以對這些材料施加極性不同的電壓來改變電流的流向，降低或提高電阻變化膜62的電阻。在ReRAM的情況下，可以采用利用電流來改變電阻值的寫入方式、或利用電壓來改變電阻值的寫入方式。另外，關(guān)于該電阻變化型存儲(chǔ)器的存儲(chǔ)單元，不限于所示的基本結(jié)構(gòu)，而可以進(jìn)行各種變形。4.仿真的例子針對圖9所示的電路進(jìn)行仿真。該仿真中使用的參數(shù)如下所述。使用隧道磁阻效應(yīng)元件作為電阻變化元件，設(shè)低電阻狀態(tài)的磁隧道結(jié)的電阻值以薄層電阻表示為lOOkQ，設(shè)高電阻狀態(tài)的磁隧道結(jié)的電阻值以薄層電阻表示為600kQ,設(shè)時(shí)鐘信號的脈沖寬度為350皮秒(picosec)。確認(rèn)了在磁隧道結(jié)為低電阻狀態(tài)時(shí)，在時(shí)鐘信號為"H(=1)"、輸入信號A為"H(=1)，，時(shí)，反相器的輸出信號Z從"L(=0)，，遷移到"H"。另外，即使在時(shí)鐘信號從"H"降低到"L"之后，輸出信號Z也維持"H"。與其相對，在磁隧道結(jié)為高電阻狀態(tài)時(shí)，在時(shí)鐘信號為"H"、輸入信號A為"H"時(shí)，反相器的輸出信號Z仍為"L"。根據(jù)以上結(jié)果可知，可以實(shí)現(xiàn)能夠通過使用圖9所示的邏輯電路，在低電阻狀態(tài)時(shí)許可輸入信號A的傳送，而在高電阻狀態(tài)時(shí)禁止輸入信號A的傳送的邏輯電路。5.有益效果根據(jù)本發(fā)明，可以消除可重新配置的邏輯電路的貫通電流而實(shí)現(xiàn)低功耗化。對于本領(lǐng)域技術(shù)人員而言，其他優(yōu)點(diǎn)和修正是顯而易見的。因此，本發(fā)明在廣義的方面上不限于上述記載的詳細(xì)說明和典型實(shí)施例。因此，可以在不偏離由所附的權(quán)利要求及其等價(jià)物所限定的本發(fā)明的總的構(gòu)思的主旨和范圍的情況下進(jìn)行各種修正。權(quán)利要求1.一種半導(dǎo)體集成電路，其特征在于，具備N溝道型自旋FET(SN1)，在其源端以及漏端間具有取高電阻狀態(tài)和低電阻狀態(tài)之一的磁隧道結(jié)或半導(dǎo)體-磁性體結(jié)，在柵端輸入輸入信號，在源端施加第一電源電位，漏端與輸出端相連接；P溝道型FET(P1)，在其柵端輸入時(shí)鐘信號，在源端施加比上述第一電源電位高的第二電源電位，漏端與上述輸出端相連接；后級電路(12)，其輸入端與上述輸出端相連接；以及控制電路(11)，在使上述P溝道型FET(P1)導(dǎo)通而開始了上述輸出端的充電之后，使上述P溝道型FET(P1)截止從而結(jié)束上述充電，并將上述輸入信號提供給上述N溝道型自旋FET(SN1)的柵端。2.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路，其特征在于，上述控制電路(11)在結(jié)束了上述充電之后，將上述輸入信號提供給上述N溝道型自旋FET(SN1)的柵端。3.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路，其特征在于，還具備連接在上述第一電源電位與上述N溝道型自旋FET的源端之間、在柵端輸入上述時(shí)鐘信號的N溝道型FET(Nl)，其中，上述控制電路(11)在開始了上述充電之后將上述輸入信號提供給上述N溝道型自旋FET(SN1)的柵端。4.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路，其特征在于，還具備用于改變上述磁隧道結(jié)或上述半導(dǎo)體-磁性體結(jié)的電阻值的寫入電路(DS1、DS2)。5.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路，其特征在于，上述后級電路(12)是利用上述時(shí)鐘信號控制的鐘控反相器。6.—種半導(dǎo)體集成電路，其特征在于，具備串聯(lián)連接體(14)，其中取高電阻狀態(tài)和低電阻狀態(tài)之一的電阻變化元件(13)以及在柵端輸入輸入信號的N溝道型FET(TN1)被相互串聯(lián)連接，在該串聯(lián)連接體(14)的一端施加第一電源電位，其另一端與輸出端相連接；P溝道型FET(Pl),在其柵端輸入時(shí)鐘信號，在源端施加比上述第一電源電位高的第二電源電位，漏端與上述輸出端相連接；后級電路(12)，其輸入端與上述輸出端相連接；以及控制電路(11)，在使上述P溝道型FET(Pl)導(dǎo)通而開始了上述輸出端的充電之后，使上述P溝道型FET(P1)截止而結(jié)束上述充電，并將上述輸入信號提供給上述N溝道型FET(TN1)的柵端。7.根據(jù)權(quán)利要求6所述的半導(dǎo)體集成電路，其特征在于，上述控制電路(11)在結(jié)束了上述充電之后，將上述輸入信號提供給上述N溝道型FET(TN1)的柵端。8.根據(jù)權(quán)利要求6所述的半導(dǎo)體集成電路，其特征在于，還具備連接在上迷第一電源電位與上述串聯(lián)連接體的一端之間、在柵端輸入上述時(shí)鐘信號的N溝道型晶體管(Nl),其中，上述控制電路(11)在開始了上述充電之后將上述輸入信號提供給上述N溝道型FET(TN1)的柵端。9.根據(jù)權(quán)利要求6所述的半導(dǎo)體集成電路，其特征在于，還具備用于改變上述電阻變化元件(13)的電阻值的寫入電路(DS1、DS2)。10.根據(jù)權(quán)利要求6所述的半導(dǎo)體集成電路，其特征在于，上述電阻變化元件(13)的電阻值根據(jù)磁化可變的第一磁性層與磁化不變的第二磁性層的相對磁化方向而變化。11.根據(jù)權(quán)利要求6所述的半導(dǎo)體集成電路，其特征在于，上述電阻變化元件(13)的電阻值根據(jù)所施加的電壓而變化。12.根據(jù)權(quán)利要求6所述的半導(dǎo)體集成電路，其特征在于，上述電阻變化元件(13)的電阻值根據(jù)相變而變化。13.根據(jù)權(quán)利要求6所述的半導(dǎo)體集成電路，其特征在于，上述后級電路(12)是利用上述時(shí)鐘信號控制的鐘控反相器。14.一種半導(dǎo)體集成電路，其特征在于，具備N溝道型自旋FET(SN1)，在其源端與漏端間具有取高電阻狀態(tài)和低電阻狀態(tài)之一的磁隧道結(jié)或半導(dǎo)體-磁性體結(jié)，在柵端輸入時(shí)鐘信號，在源端施加第一電源電位；P溝道型FET(Pl)，在其柵端輸入上述時(shí)鐘信號，在源端施加比上述第一電源電位高的第二電源電位，漏端與輸出端相連接；邏輯電路(15)，連接在上述N溝道型自旋FET的漏端與上述輸出端之間；以及后級電路(12)，其輸入端與上述輸出端相連接，其中，上述邏輯電路(15)的輸出信號在上述高電阻狀態(tài)時(shí)不被上述輸出端輸出，而在上述低電阻狀態(tài)時(shí)由上述輸出端輸出。15.根據(jù)權(quán)利要求14所述的半導(dǎo)體集成電路，其特征在于，還具備用于改變上述磁隧道結(jié)或上述半導(dǎo)體-磁性體結(jié)的電阻值的寫入電路(DS1、DS2)。16.根據(jù)權(quán)利要求14所述的半導(dǎo)體集成電路，其特征在于，上述后級電路(12)是利用上述時(shí)鐘信號控制的鐘控反相器。17.—種半導(dǎo)體集成電路，其特征在于，具備串聯(lián)連接體(14),其中取高電阻狀態(tài)和低電阻狀態(tài)之一的電阻變化元件(13)以及在柵端輸入時(shí)鐘信號的N溝道型FET(TN1)被相互串聯(lián)連接，在該串聯(lián)連接體(14)的一端施加第一電源電位；P溝道型FET(Pl)，在其柵端輸入上述時(shí)鐘信號，在源端施加比上述第一電源電位高的第二電源電位，漏端與輸出端相連接；邏輯電路(15)，連接在上述串聯(lián)連接體(14)的另一端與上述輸出端之間；以及后級電路(12)，其輸入端與上述輸出端相連接，其中，上述邏輯電路(15)的輸出信號在上述高電阻狀態(tài)時(shí)不被上述輸出端輸出，而在上迷低電阻狀態(tài)時(shí)由上述輸出端輸出。18.根據(jù)權(quán)利要求17所述的半導(dǎo)體集成電路，其特征在于，還具備用于改變上述電阻變化元件(13)的電阻值的寫入電路(DS1、DS2)。19.根據(jù)權(quán)利要求17所述的半導(dǎo)體集成電路，其特征在于，上述電阻變化元件(13)的電阻值根據(jù)磁化可變的第一磁性層與磁化不變的第二磁性層的相對磁化方向而變化。20.根據(jù)權(quán)利要求17所述的半導(dǎo)體集成電路，其特征在于，上述電阻變化元件(13)的電阻值根據(jù)所施加的電壓而變化。21.根據(jù)權(quán)利要求17所述的半導(dǎo)體集成電路，其特征在于，上述電阻變化元件(13)的電阻值根據(jù)相變而變化。22.根據(jù)權(quán)利要求17所述的半導(dǎo)體集成電路，其特征在于，上述后級電路(12)是利用上述時(shí)鐘信號控制的鐘控反相器。全文摘要本發(fā)明提供一種半導(dǎo)體集成電路，其特征在于，具備N溝道型自旋FET(SN1)，在其源端以及漏端間具有取高電阻狀態(tài)和低電阻狀態(tài)之一的磁隧道結(jié)或半導(dǎo)體-磁性體結(jié)，在柵端輸入輸入信號，在源端施加第一電源電位，漏端與輸出端相連接；P溝道型FET(P1)，在其柵端輸入時(shí)鐘信號，在源端施加比上述第一電源電位高的第二電源電位，漏端與上述輸出端相連接；后級電路(12)，其輸入端與上述輸出端相連接；以及控制電路(11)，在使上述P溝道型FET(P1)導(dǎo)通而開始了上述輸出端的充電之后，使上述P溝道型FET(P1)截止從而結(jié)束上述充電，并將上述輸入信號提供給上述N溝道型自旋FET(SN1)的柵端。文檔編號H01L27/22GK101546600SQ200910129709公開日2009年9月30日申請日期2009年3月24日優(yōu)先權(quán)日2008年3月27日發(fā)明者井口智明,杉山英行,石川瑞恵,齊藤好昭申請人:株式會(huì)社東芝