專利名稱：具有低柵電阻的溝槽型半導體功率器件及其制備方法
技術(shù)領(lǐng)域：
本發(fā)明涉及功率半導體器件的單元結(jié)構(gòu)和器件配置。更具體地，本發(fā)明涉及一種具有低柵電阻的溝槽型半導體功率器件的新型改進單元結(jié)構(gòu)和器件配置。
背景技術(shù)：
形成用于高密度溝槽型金屬氧化物半導體場效應(yīng)晶體管(Mosfet)器件的溝槽型 柵極和柵道的傳統(tǒng)技術(shù)正面臨著技術(shù)難題，當溝槽寬度減小時不良內(nèi)部柵極電阻會增高以 致開關(guān)速度變慢。狹窄的溝槽寬度，由于溝槽區(qū)的摻雜多晶硅減少，會導致很高的柵極電 阻。高柵極電阻會對器件的開關(guān)性能造成不利影響，同時還降低產(chǎn)品的可靠性。參考圖IA和1B，在具有第一導電率型的漏區(qū)的η+型半導體襯底15(例如形成底 面的η+襯底)上形成的普通Mosfet器件10的俯視圖和側(cè)剖視圖。溝槽型Mosfet單元在 一個第一導電率型的外延層20 (例如N外延層)上形成，外延層20具有比襯底低的摻雜濃 度。在外延層20中形成一個第二導電率型的P型體25 (例如一個PP型體25)，P型體25 環(huán)繞著一個具有第一導電率類型的源極區(qū)30 (例如一個N+源極區(qū)30)。每個Mosfet單元 進一步包括一個多晶硅柵極35，該多晶硅柵極35位于與周圍的外延層20絕緣的溝槽中，并 具有一個柵極氧化層40。一個NSG和BPSG層45使Mosfet與頂部絕緣，該NSG和BPSG層 45還具有一個柵極金屬開口，使柵極接觸金屬層50與溝槽型的多晶硅柵極35接觸，該NSG 和BPSG層45還具有一個源極體接觸開口，使源極金屬與源極區(qū)接觸。缺點當溝槽寬度變小時，溝槽區(qū)的摻雜多晶硅減少，柵極電阻會提高，特別是對 于中心區(qū)的溝槽，從而影響器件的開關(guān)速度。圖IB 柵極金屬層50位于源極墊層55之間，形成為“柵道”以降低內(nèi)部柵極電阻 的柵極金屬與在右下角的柵極墊層70接觸。源極墊層55和柵極墊層70通過直徑不大于 千分之二英寸的金源極引線75和柵極引線80連接到引線框90。缺點源極金屬被分為幾片，由于表面?zhèn)鲗щ娮璧脑黾?，因而會提高器件的Ron值。美國專利6，737，323揭示了一種溝槽型Mosfet，如圖2所示，該Mosfet的溝槽填 以高導電率材料(例如難熔金屬)所以內(nèi)部柵極比較小，適合于快速開關(guān)；制作上，溝槽蓋 溝槽壁的絕緣材料(例如二氧化硅)作為柵極氧化層，然后在絕緣材料上形成一層多晶硅， 為消除應(yīng)力的提供緩沖。然后使用高熔點金屬(例如鎢)填滿溝槽。如圖2所示的Mosfet 器件具有一個很大的限制。當單元間距減小時，溝槽的寬度會變得越來越窄。但是，溝槽柵 極需要容下柵極氧化層、多晶硅和難溶金屬，這使得柵極的溝槽開口不能太小，最小的開口 尺寸不允許溝槽寬度變得太窄，因此限制了單元密度。美國專利6，930，355，圖3 每個溝槽型柵極7b中的多晶硅層的上部進行硅化處 理，以形成硅化物層9。然后形成層間絕緣膜10。缺點(i)工藝難；(ii)閾值電壓難以控制US006930355美國專利 US20060273382,圖 4
首先通過形成一層覆蓋溝槽壁的絕緣材料(例如二氧化硅)為溝槽增加一層襯層。其次在絕緣材料上形成一多晶硅層，作為消除應(yīng)力的緩沖層。然后使用難熔金屬 (例如鎢)填充溝槽型柵極的頂部。缺點由于溝槽型柵極開口的尺寸限制，溝槽的寬度受到限制，從而 限制了單元密度。

發(fā)明內(nèi)容
技術(shù)問題本發(fā)明的目的是提供一種具有低柵電阻的溝槽型半導體功率器件及其 制備方法，在溝槽型功率Mosfet設(shè)計和制造領(lǐng)域中，仍需要提供一種新型的單元結(jié)構(gòu)和器 件配置，以解決上述難題和設(shè)計限制。特別是，需要在降低柵極電阻的同時不限制溝槽型半 導體功率器件的單元密度的提高。技術(shù)方案本發(fā)明的具有低柵電阻的溝槽型半導體功率器件，其特征在于，該半導 體功率器件具有鈦/氮化鈦/鎢插頭的埋入式溝槽型柵極，在頂部具有保護絕緣層，埋入式 溝槽型柵極的布置是一個標準溝槽柵極配有一個埋入式溝槽型柵極，或者是10個標準溝 槽柵極配有一個埋入式溝槽型柵極；埋入式溝槽型柵極的數(shù)目與單元的標準溝槽型柵極的 寬窄成反比，與所需的柵極電阻值成反比。該半導體功率器件的制備方法為該半導體功率器件的制備方法為a.使用一個溝槽掩模，以便在基層上的外延層中形成多個溝槽；b.對溝槽進行一次犧牲性氧化，以消除在開槽過程中被等離子破壞的硅層；然后 形成一層柵極氧化層，隨后沉積一個多晶硅層，以填充溝槽并覆蓋頂面，接著使用N+型摻 雜劑進行摻雜；對多晶硅層進行浸蝕，然后使用P型摻雜劑植入P型體，隨后，提高溫度，以 便使P型體擴散到外延層中；c.采用源極掩模，使用N型摻雜劑植入源極，隨后，提高溫度，以使其擴散到源極 區(qū)；d.在頂面上沉積一個非摻雜氧化物層和BPSG層，采用一個接觸掩模，通過對非摻 雜氧化物層和BPSG層進行氧化浸蝕來進行接觸腐蝕處理，以便形成接觸開口，然后對硅進 行浸蝕，以便使接觸開口更深地穿過源極區(qū)進入到P型體、以及柵道溝槽和埋入式溝槽柵 極中；e.該Mosfet器件包括一個源極體接觸溝槽和埋層柵道插塞溝槽，該源極體接觸 溝槽具有首先通過對氧化物層即BPSG和NSG層進行氧化物浸蝕而形成的氧化物溝槽；源極 體接觸溝槽和埋層柵道插塞溝槽還包括一個通過在氧化物浸蝕之后進行的硅浸蝕而形成 的硅溝槽；然后分別使用鈦/氮化鈦層和鎢層對源極體接觸溝槽和埋入式柵極溝槽插塞分 別進行填充，之后，對表層進行浸蝕，以去除非摻雜氧化物層和BPSG層頂部的表面鎢元素 和表面鈦/氮化鈦元素；f.在該器件的頂部形成第二 NSG層，采用金屬間掩模并進行干燥氧化物浸蝕，以 便去除源極接觸插塞頂部的第二 NSG層；g.去除光刻膠層；h.在該器件的頂面上沉積一層低電阻金屬層，低電阻金屬層由鈦/鋁銅合金或鈦/氮化鈦/鋁銅合金構(gòu)成，以保證形成良好的電接觸，然后，進行金屬浸蝕，使金屬層形成源 極金屬墊層和柵極金屬墊層并分別與源極體溝槽插塞和埋入式柵極溝槽插塞電接觸。有益效果可以降低內(nèi)部柵極電阻，同時不影響提高單元密度，制作簡單，適用于 量產(chǎn)?？捎糜诟鞣N溝槽型金屬氧化物半導體場效應(yīng)晶體管，如P型和N型低壓器件和高壓 器件，P型和N型IGBT以至高壓集成電路等。


圖IA是現(xiàn)有技術(shù)的側(cè)剖視圖；圖IB是現(xiàn)有技術(shù)的俯視圖；圖2是現(xiàn)有技術(shù)中填有難镕金屬的柵極溝槽的側(cè)剖視圖；圖3是現(xiàn)有技術(shù)中頂部帶有高電導率層的柵極溝槽剖視圖；圖4是現(xiàn)有技術(shù)中填有高導點率的柵極溝槽的剖視圖；圖5A、圖5B、圖5C、圖5D、圖5E、圖5F、圖5G、圖5H是本發(fā)明制備方法的各步驟示意圖。以上的圖中有圖 1 中15-n+型半導體襯底 20-外延層25_P型體30-源極區(qū)35-多晶硅柵極 40-柵極氧化層45-NSG和BPSG層50-柵極金屬層 55-源極金屬墊層70-柵極墊層75-源極引線80-柵極引線9O-引線框圖 3 中7b_溝槽型柵極9-硅化物層10-層間絕緣膜圖 5 中205-基層208-溝槽210-外延層215-氧化層218-多晶硅層225-P型體228-源極掩模230-源極區(qū)240-BPSG和NSG層220-埋入式溝槽柵極 245-鈦/氮化鈦層 25-鎢層270-NSG層260-源極接觸插塞 275-光刻膠層280-低電阻金屬層 55-源極金屬墊層 70-柵極金屬墊層250-埋入式柵極溝槽插塞
具體實施例方式本發(fā)明的具有低柵電阻的溝槽型半導體功率器件，為了降低柵極電阻，形成了具 有鈦/氮化鈦/鎢插頭的埋入式溝槽型柵極250，在頂部具有NSG層270，埋入式溝槽型柵極 250的布置是一個標準溝槽柵極配有一個埋入式溝槽型柵極，或者是10個標準溝槽柵極配 有一個埋入式溝槽型柵極；埋入式溝槽型柵極250的數(shù)目與單元的標準溝槽型柵極的寬窄 成反比，與所需的柵極電阻值成反比。采用本新發(fā)明，柵極電阻不受小的單元間距的限制。下列圖(圖5A到圖5H)中的X向剖視圖的工藝流程用于展示本發(fā)明的思想在圖5A中，使用一個溝槽掩模以便在基層205上的外延層210中形成多個溝槽208。在圖5B中，對溝槽進行犧牲性氧化，以消除在開槽過程中被等離子破壞的硅層。 然后形成一層氧化層215，隨后沉積一個多晶硅層218，以填充溝槽并覆蓋頂面，接著使用 N+型摻雜劑進行摻雜。對多晶硅層218進行浸蝕，然后使用P型摻雜劑植入一個P型體。 隨后，提高溫度，以便使P型體225擴散到外延層210中。在圖5C中，采用一個源極掩模228，然后使用N型摻雜劑植入一個源極。隨后，提高溫度，以使其擴散到源極區(qū)230。在圖5D中，在頂面上沉積一個非摻雜氧化物NSG層和一個BPSG層240。采用一個 接觸掩模，通過對BPSG和NSG層240進行氧化浸蝕來進行接觸腐蝕處理，以便形成接觸開 口，然后對硅進行浸蝕，以便使接觸開口更深地進入到如圖所示的源極區(qū)230、P型體225、 以及柵道溝槽和埋入式溝槽柵極220中。在圖5E中，分別使用鈦/氮化鈦層245和鎢層250對源極體接觸溝槽和埋入式柵 極溝槽插塞分別進行填充。之后，對表層進行浸蝕，以去除ILD頂部的表面鎢元素和表面鈦
/氮化鈦元素。在圖5F中，在器件的頂部形成另一個NSG層270。在圖5F中，采用一個金屬間掩 模并進行干燥氧化物浸蝕，以便去除源極接觸插塞260頂部的NSG層270。在圖5G中，去除了光刻膠層275。在圖5H中，在頂面上沉積一層低電阻金屬層280。低電阻金屬層可由鈦/鋁銅合 金或鈦/氮化鈦/鋁銅合金構(gòu)成，以保證形成良好的電接觸，然后，進行金屬浸蝕，使金屬層 形成源極金屬墊層55和柵極金屬墊層70并分別與源極體溝槽插塞260和埋入式柵極溝槽 插塞250電接觸。該半導體功率器件的制備方法為a.使用一個溝槽掩模，以便在基層205上的外延層210中形成多個溝槽208 ；b.對溝槽208進行一次犧牲性氧化，以消除在開槽過程中被等離子破壞的硅層； 然后形成一層柵極氧化層215，隨后沉積一個多晶硅層218，以填充溝槽并覆蓋頂面，接著 使用N+型摻雜劑進行摻雜；對多晶硅層218進行浸蝕，然后使用P型摻雜劑植入P型體 225，隨后，提高溫度，以便使P型體225擴散到外延層210中；c.采用源極掩模228，使用N型摻雜劑植入源極，隨后，提高溫度，以使其擴散到源 極區(qū)230 ；d.在頂面上沉積一個非摻雜氧化物層和BPSG層240，采用一個接觸掩模，通過對 非摻雜氧化物層和BPSG層240進行氧化浸蝕來進行接觸腐蝕處理，以便形成接觸開口，然 后對硅進行浸蝕，以便使接觸開口更深地穿過源極區(qū)230進入到P型體225、以及柵道溝槽 和埋入式溝槽柵極220中；e.該器件包括一個源極體接觸溝槽260和埋層柵道插塞溝槽250，該源極體接觸 溝槽260具有首先通過對氧化物層即BPSG和NSG層進行氧化物浸蝕而形成的氧化物溝槽； 源極體接觸溝槽260和埋層柵道插塞溝槽250還包括一個通過在氧化物浸蝕之后進行的 硅浸蝕而形成的硅溝槽；然后分別使用鈦/氮化鈦層245和鎢層246對源極體接觸溝槽和 埋入式柵極250溝槽插塞分別進行填充，之后，對表層進行浸蝕，以去除非摻雜氧化物層和 BPSG層240頂部的表面鎢元素和表面鈦/氮化鈦元素；
f.在該器件的頂部形成第二NSG層270，采用金屬間掩模并進行干燥氧化物浸蝕， 以便去除源極接觸插塞260頂部的第二 NSG層270 ；g.去除光刻膠層275 ；h.在該器件的頂面上沉積一層低電阻金屬層280，低電阻金屬層由鈦/鋁銅合金 或鈦/氮化鈦/鋁銅合金構(gòu)成，以保證形成良好的電接觸，然后，進行金屬浸蝕，使金屬層形 成源極金屬墊層55和柵極金屬墊層70并分別與源極體溝 槽插塞260和埋入式柵極溝槽插 塞250電接觸。
權(quán)利要求
一種具有低柵電阻的溝槽型半導體功率器件，其特征在于，該半導體功率器件具有鈦/氮化鈦/鎢插頭的埋入式溝槽型柵極(250)，在頂部具有NSG層270，埋入式溝槽型柵極(250)的布置是一個標準溝槽柵極配有一個埋入式溝槽型柵極，或者是10個標準溝槽柵極配有一個埋入式溝槽型柵極；埋入式溝槽型柵極(250)的數(shù)目與單元的標準溝槽型柵極的寬窄成反比，與所需的柵極電阻值成反比。
2.一種具有低柵電阻的溝槽型半導體功率器件的制備方法，其特征在于該半導體功率 器件的制備方法為a.使用一個溝槽掩模，以便在基層(205)上的外延層(210)中形成多個溝槽(208)；b.對溝槽(208)進行一次犧牲性氧化，以消除在開槽過程中被等離子破壞的硅層 ’然 后形成一層柵極氧化層(215)，隨后沉積一個多晶硅層(218)，以填充溝槽并覆蓋頂面，接 著使用N+型摻雜劑進行摻雜；對多晶硅層(218)進行浸蝕，然后使用P型摻雜劑植入P型 體(225)，隨后，提高溫度，以便使P型體(225)擴散到外延層(210)中；c.采用源極掩模(228)，使用N型摻雜劑植入源極，隨后，提高溫度，以使其擴散到源極 區(qū)(230)；d.在頂面上沉積一個非摻雜氧化物層和BPSG層(240)，采用一個接觸掩模，通過對非 摻雜氧化物層和BPSG層(240)進行氧化浸蝕來進行接觸腐蝕處理，以便形成接觸開口，然 后對硅進行浸蝕，以便使接觸開口更深地穿過源極區(qū)(230)進入到P型體(225)、以及柵道 溝槽和埋入式溝槽柵極(220)中；e.該Mosfet器件包括一個源極體接觸溝槽(260)和埋層柵道插塞溝槽(250)，該源極 體接觸溝槽(260)具有首先通過對氧化物層即BPSG和NSG層進行氧化物浸蝕而形成的氧 化物溝槽；源極體接觸溝槽(260)和埋層柵道插塞溝槽(250)還包括一個通過在氧化物浸 蝕之后進行的硅浸蝕而形成的硅溝槽；然后分別使用鈦/氮化鈦層(245)和鎢層(246)對 源極體接觸溝槽和埋入式柵極(250)溝槽插塞分別進行填充，之后，對表層進行浸蝕，以去 除非摻雜氧化物層和BPSG層(240)頂部的表面鎢元素和表面鈦/氮化鈦元素；f.在該器件的頂部形成NSG層(270)，采用金屬間掩模并進行干燥氧化物浸蝕，以便去 除源極接觸插塞(260)頂部的NSG層(270)；g.去除光刻膠層(275)；h.在該器件的頂面上沉積一層低電阻金屬層(280)，低電阻金屬層由鈦/鋁銅合金或 鈦/氮化鈦/鋁銅合金構(gòu)成，以保證形成良好的電接觸，然后，進行金屬浸蝕，使金屬層形成 源極金屬墊層(55)和柵極金屬墊層(70)并分別與源極體溝槽插塞(260)和埋入式柵極溝 槽插塞(250)電接觸。
全文摘要
具有低柵電阻的溝槽型半導體功率器件及其制備方法涉及功率半導體器件的單元結(jié)構(gòu)和器件配置，該半導體功率器件具有鈦/氮化鈦/鎢插頭的埋入式溝槽型柵極(250)，在頂部具有NSG層(270)，埋入式溝槽型柵極(250)的布置是一個標準溝槽柵極配有一個埋入式溝槽型柵極，或者是10個標準溝槽柵極配有一個埋入式溝槽型柵極；埋入式溝槽型柵極(250)的數(shù)目與單元的標準溝槽型柵極的寬窄成反比，與所需的柵極電阻值成反比。該器件及其制備方法可以降低內(nèi)部柵極電阻，同時不影響提高單元密度，制作簡單，適用于量產(chǎn)?？捎糜诟鞣N溝槽型金屬氧化物半導體場效應(yīng)晶體管，如P型和N型低壓器件和高壓器件，P型和N型IGBT以至高壓集成電路等。
文檔編號H01L21/283GK101826551SQ20091012624
公開日2010年9月8日 申請日期2009年3月3日 優(yōu)先權(quán)日2009年3月3日
發(fā)明者蘇冠創(chuàng) 申請人:M-Mos半導體香港有限公司