專利名稱：應用于導電橋存儲器的納米金屬插塞電極陣列的制作方法
技術領域：
本發(fā)明涉及微電子制造技術領域，特別涉及一種應用于導電橋存儲器的納米尺寸 金屬插塞電極陣列的制作方法，并將其用在導電橋存儲器的電極加熱層的制備中。該方法 避免了濺射、電鍍、CVD等傳統(tǒng)小孔填充方法的小孔填充質量不好、成本高等缺陷，在突破傳 統(tǒng)金屬插塞電極制備成本高、過程復雜的限制，及提高導電橋存儲器存儲密度以及器件性 能等方面具有很大的優(yōu)越性。
背景技術：
導電橋(Conductive bridge RAM, CBRAM)是一種新型的存儲器，適應了信息社會 存儲器高密度、低成本的要求。CBRAM是金屬離子、氧離子等在上下電極加電壓時擴散從而 在絕緣介質中形成導電通道，實現(xiàn)導通。當施加反向電壓時，導電通道被還原到金屬電極 中，導電通道消失，實現(xiàn)關斷。從而達到實現(xiàn)開態(tài)、關態(tài)，進而實現(xiàn)存儲功能的。為了達到存 儲器高密度的要求，制備小尺寸的金屬插塞電極就成為最關鍵的工藝之一。這就涉及到納 米尺寸小孔的金屬填充問題。目前，小孔填充的方法，主要有磁控濺射、電鍍、CVD等，但是它們或多或少存在一 些不足，比如磁控濺射以及其它濺射方法的小孔填充能力不強，CVD方法成本較高；電鍍方 法盡管成本低，但需要首先使用濺射方法制備一層金屬種子層，而當小孔孔徑縮小到一定 尺度后，濺射制備的金屬種子層難以達到均勻覆蓋，進而會導致電鍍結果不佳。為了克服這 些納米尺寸金屬插塞電極制備的不足，尋找簡單而低成本的制備納米尺寸金屬插塞電極陣 列，并將其運用于CBRAM器件單元的制備中，隧提出了本發(fā)明。

發(fā)明內容
(一 )要解決的技術問題本發(fā)明的目的是為了尋找一種應用于導電橋存儲器的納米尺寸金屬插塞電極陣 列的制作方法，并且制備過程簡單、成本低廉，實現(xiàn)高密度，并將其應用于導電橋存儲器 CBRAM電極加熱層的制造中，突破傳統(tǒng)金屬插塞電極制備成本高、過程復雜的限制及提高器 件性能等。( 二 )技術方案為達到上述目的，本發(fā)明提供了一種應用于導電橋存儲器的納米尺寸金屬插塞電 極陣列的制作方法，該方法包括a、在襯底上淀積金屬，作為導電橋存儲器的下電極，接著在下電極上制備一層絕 緣材料；b、在絕緣材料上，采用光刻方法制備金屬插塞電極陣列的小孔，孔底部為在襯底 上淀積的金屬；C、采用無電化學鍍的方法在小孔內填充金屬；d、采用化學鍍方法制作納米尺寸的金屬插塞電極陣列，作為導電橋存儲器的金屬離子源；e、淀積一層絕緣材料作為金屬離子的擴散層；f、淀積金屬，作為導電橋存儲器的上電極；g、光刻、干法刻蝕頂部金屬形成頂部電極圖形；h、鈍化開孔，引出電極，完成納米尺寸金屬插塞電極陣列的制作。上述方案中，步驟a中所述襯底是半導體材料襯底硅片或SOI片，或者所述襯底是 導電橋存儲器驅動電路。上述方案中，步驟a中所述襯底上淀積作為下電極的金屬是A1、W或TiN。上述方案中，步驟a中所述絕緣材料是氧化物、氮化物或硫化物，或者是由氧化 物、氮化物、硫化物中的至少兩種構成的混合物中的任一種。上述方案中，步驟a中所述在下電極上制備一層絕緣材料是采用濺射法、蒸發(fā)法、 等離子體輔助淀積法、化學氣相淀積法、金屬有機物熱分解法、激光輔助淀積法或熱氧化方 法。上述方案中，步驟b中所述金屬插塞電極陣列小孔的直徑在500nm以下。上述方案中，所述步驟c具體包括首先將襯底在激活液中激活，而后放入恒溫鍍 液中進行無電化學鍍制備金屬插塞電極，實現(xiàn)只在小孔內填充金屬。上述方案中，所述在金屬插塞電極陣列小孔填充的金屬是銀或銅。上述方案中，所述步驟d具體包括控制無電化學鍍過程的相關參數(shù)使得插塞電 極恰好將孔填滿或近似填滿；如果金屬厚度控制較為困難導致金屬厚度大于孔深，則采用 化學機械拋光或者干法刻蝕將小孔之外的金屬去掉，制作納米尺寸的金屬插塞電極陣列， 作為導電橋存儲器的金屬離子源。上述方案中，所述步驟e中所述淀積的絕緣材料是SiO2, TiO2或Ta205。(三)有益效果本發(fā)明提供的這種應用于導電橋存儲器的納米尺寸金屬插塞電極陣列的制作方 法，采用薄膜工藝、光刻工藝、無電化學鍍小孔填充等工藝制備了納米尺寸的金屬插塞電極 陣列。這種插塞電極陣列制備方法的特點在于小孔填充質量好，成本低，密度高，制備方 便，避免了使用濺射、電鍍、CVD等技術小孔填充質量不好和成本高等不足。同時將其用于 CBRAM電極加熱層的制作中，方法簡單，成本低廉，實現(xiàn)器件功能等。


圖1是本發(fā)明提供的應用于導電橋存儲器的納米尺寸金屬插塞電極陣列的制作 方法流程圖；圖2是在襯底上淀積金屬材料的示意圖；圖3是光刻+刻蝕形成頂部電極圖形的示意圖；圖4是淀積絕緣材料的示意圖；圖5是光刻+刻蝕絕緣材料直到底部電極暴露為止的示意圖；圖6是采用無電化學鍍的方法填充小孔的示意圖；左圖控制化學鍍相關參數(shù)使 得金屬插塞電極恰好或近似將孔填滿；右圖金屬厚度大于孔深的情況(可使用CMP或者 其它方法將孔外的金屬去掉)；
圖7是對圖6中金屬厚度大于孔深的情況，使用CMP或干法刻蝕去掉小孔之外的 金屬的示意圖；圖8是淀積一層絕緣材料作為金屬離子的擴散層以及淀積金屬作為頂部電極的 示意圖；圖9是光刻+刻蝕形成頂部電極圖形的示意圖；圖10是鈍化開孔，引出電極，完成納米尺寸金屬插塞電極陣列的制備的示意圖；圖11是使用化學鍍方法在硅襯底上制備的金屬插塞電極的示意圖；表明該方法 是完全可行的。
具體實施例方式為使本發(fā)明的目的、技術方案和優(yōu)點更加清楚明白，以下結合具體實施例，并參照 附圖，對本發(fā)明進一步詳細說明。本發(fā)明制作納米尺寸的金屬插塞電極陣列的過程如下首先在半導體襯底上淀積 一層金屬，接著再淀積一層絕緣材料，然后采用任何可能的光刻方法在絕緣層上刻出金屬 插塞電極陣列的小孔；采用無電化學鍍的方法填充小孔；通過控制無電化學鍍的參數(shù)控制 金屬的厚度，使其恰好能填滿小孔。如果金屬厚度控制較為困難導致金屬厚度大于孔深，則 將采用化學機械拋光(CMP)或者干法刻蝕將小孔之外的金屬去掉，制備出納米尺寸的金屬 插塞電極陣列作為導電橋存儲器CBRAM的電極加熱層；接著淀積一層絕緣材料作為金屬離 子的擴散層，然后再淀積金屬，鈍化開孔，引出電極。本發(fā)明的方法，采用無電化學鍍的方法制成納米尺寸金屬插塞電極陣列，并將其 應用于CBRAM器件金屬離子源的制備，從而避免了濺射、電鍍、CVD等傳統(tǒng)小孔填充方法的 小孔填充質量不好和成本高等不足，并提高了器件性能。如圖1所示，圖1是本發(fā)明提供的納米尺寸金屬插塞電極陣列的制作方法流程圖， 該方法包括a、在襯底上淀積金屬，作為導電橋存儲器的下電極，接著在下電極上制備一層絕 緣材料；所述襯底是半導體材料襯底硅片或SOI片，或者所述襯底是導電橋存儲器驅動電 路。所述襯底上淀積作為下電極的金屬是A1、W或TiN。所述絕緣材料是氧化物、氮化物 或硫化物，或者是由氧化物、氮化物、硫化物中的至少兩種構成的混合物中的任一種。所述 在下電極上制備一層絕緣材料是采用濺射法、蒸發(fā)法、等離子體輔助淀積法、化學氣相淀積 法、金屬有機物熱分解法、激光輔助淀積法或熱氧化方法。b、在絕緣材料上，采用光刻方法制備金屬插塞電極陣列的小孔，孔底部為在襯底 上淀積的金屬；所述金屬插塞電極陣列小孔的直徑在500nm以下。C、采用無電化學鍍的方法在小孔內填充金屬；具體包括首先將襯底在激活液中 激活，而后放入恒溫鍍液中進行無電化學鍍制備金屬插塞電極，實現(xiàn)只在小孔內填充金屬。 在金屬插塞電極陣列小孔填充的金屬是銀或銅。d、采用化學鍍方法制作納米尺寸的金屬插塞電極陣列，作為導電橋存儲器的金屬 離子源；具體包括控制無電化學鍍過程的相關參數(shù)使得插塞電極恰好將孔填滿或近似填 滿；如果金屬厚度控制較為困難導致金屬厚度大于孔深，則采用化學機械拋光或者干法刻蝕將小孔之外的金屬去掉，制作納米尺寸的金屬插塞電極陣列，作為導電橋存儲器的金屬 離子源。e、淀積一層絕緣材料作為金屬離子的擴散層；淀積的絕緣材料是SiO2, TiO2或Ta2O5。f、淀積金屬，作為導電橋存儲器的上電極；g、光刻、干法刻蝕頂部金屬形成頂部電極圖形；h、鈍化開孔，引出電極，完成納米尺寸金屬插塞電極陣列的制作。圖2至圖11示出了本發(fā)明制作納米尺寸金屬插塞電極陣列的具體實施例，具體步 驟如下1、在襯底上淀積一層金屬；2、采用薄膜制備工藝，再在其上制備絕緣材料二氧化硅；3、采用任何可能的光刻方法在絕緣材料上形成納米尺寸的金屬插塞電極陣列小 孔；4、采用無電化學鍍的方法填充小孔，形成金屬插塞作為CBRAM的金屬離子源；5、若金屬厚度控制較為困難導致金屬厚度大于孔深，則采用化學機械拋光(CMP) 或者干法刻蝕去掉小孔之外的金屬；6、用薄膜淀積工藝淀積絕緣材料或者任何可能的金屬氧化物材料作為金屬離子 的擴散層，可以是SiO2, TiO2, Ta2O5等中的一種；淀積金屬作為頂部電極材料；7、光刻+刻蝕形成頂部電極圖形；8、鈍化開孔，引出電極，制成導電橋存儲器單元。以上所述的具體實施例，對本發(fā)明的目的、技術方案和有益效果進行了進一步詳 細說明，所應理解的是，以上所述僅為本發(fā)明的具體實施例而已，并不用于限制本發(fā)明，凡 在本發(fā)明的精神和原則之內，所做的任何修改、等同替換、改進等，均應包含在本發(fā)明的保 護范圍之內。
權利要求
一種應用于導電橋存儲器的納米尺寸金屬插塞電極陣列的制作方法，其特征在于，該方法包括a、在襯底上淀積金屬，作為導電橋存儲器的下電極，接著在下電極上制備一層絕緣材料；b、在絕緣材料上，采用光刻方法制備金屬插塞電極陣列的小孔，孔底部為在襯底上淀積的金屬；c、采用無電化學鍍的方法在小孔內填充金屬；d、采用化學鍍方法制作納米尺寸的金屬插塞電極陣列，作為導電橋存儲器的金屬離子源；e、淀積一層絕緣材料作為金屬離子的擴散層；f、淀積金屬，作為導電橋存儲器的上電極；g、光刻、干法刻蝕頂部金屬形成頂部電極圖形；h、鈍化開孔，引出電極，完成納米尺寸金屬插塞電極陣列的制作。
2.根據(jù)權利要求1所述的應用于導電橋存儲器的納米尺寸金屬插塞電極陣列的制作 方法，其特征在于，步驟a中所述襯底是半導體材料襯底硅片或SOI片，或者所述襯底是導 電橋存儲器驅動電路。
3.根據(jù)權利要求1所述的應用于導電橋存儲器的納米尺寸金屬插塞電極陣列的制作 方法，其特征在于，步驟a中所述襯底上淀積作為下電極的金屬是Al、W或TiN。
4.根據(jù)權利要求1所述的應用于導電橋存儲器的納米尺寸金屬插塞電極陣列的制作 方法，其特征在于，步驟a中所述絕緣材料是氧化物、氮化物或硫化物，或者是由氧化物、氮 化物、硫化物中的至少兩種構成的混合物中的任一種。
5.根據(jù)權利要求1或4所述的應用于導電橋存儲器的納米尺寸金屬插塞電極陣列的制 作方法，其特征在于，步驟a中所述在下電極上制備一層絕緣材料是采用濺射法、蒸發(fā)法、 等離子體輔助淀積法、化學氣相淀積法、金屬有機物熱分解法、激光輔助淀積法或熱氧化方 法。
6.根據(jù)權利要求1所述的應用于導電橋存儲器的納米尺寸金屬插塞電極陣列的制作 方法，其特征在于，步驟b中所述金屬插塞電極陣列小孔的直徑在500nm以下。
7.根據(jù)權利要求1所述的應用于導電橋存儲器的納米尺寸金屬插塞電極陣列的制作 方法，其特征在于，所述步驟c具體包括首先將襯底在激活液中激活，而后放入恒溫鍍液中進行無電化學鍍制備金屬插塞電 極，實現(xiàn)只在小孔內填充金屬。
8.根據(jù)權利要求7所述的應用于導電橋存儲器的納米尺寸金屬插塞電極陣列的制作 方法，其特征在于，所述在金屬插塞電極陣列小孔填充的金屬是銀或銅。
9.根據(jù)權利要求1所述的應用于導電橋存儲器的納米尺寸金屬插塞電極陣列的制作 方法，其特征在于，所述步驟d具體包括控制無電化學鍍過程的相關參數(shù)使得插塞電極恰好將孔填滿或近似填滿；如果金屬厚 度控制較為困難導致金屬厚度大于孔深，則采用化學機械拋光或者干法刻蝕將小孔之外的 金屬去掉，制作納米尺寸的金屬插塞電極陣列，作為導電橋存儲器的金屬離子源。
10.根據(jù)權利要求1所述的應用于導電橋存儲器的納米尺寸金屬插塞電極陣列的制作 方法，其特征在于，所述步驟e中所述淀積的絕緣材料是Si02，TiO2或Ta205。
全文摘要
本發(fā)明公開了一種應用于導電橋存儲器的納米尺寸金屬插塞電極陣列的制作方法，包括在襯底上淀積金屬，作為導電橋存儲器的下電極，接著在下電極上制備一層絕緣材料；在絕緣材料上采用光刻方法制備金屬插塞電極陣列的小孔，孔底部為在襯底上淀積的金屬；采用無電化學鍍的方法在小孔內填充金屬；采用化學鍍方法制作納米尺寸的金屬插塞電極陣列，作為導電橋存儲器的金屬離子源；淀積一層絕緣材料作為金屬離子的擴散層；淀積金屬，作為導電橋存儲器的上電極；光刻、干法刻蝕頂部金屬形成頂部電極圖形；鈍化開孔，引出電極，完成納米尺寸金屬插塞電極陣列的制作。本發(fā)明避免了濺射、電鍍、CVD等傳統(tǒng)小孔填充方法的小孔填充質量不好、成本高等缺陷。
文檔編號H01L21/768GK101996935SQ20091009140
公開日2011年3月30日 申請日期2009年8月19日 優(yōu)先權日2009年8月19日
發(fā)明者季安, 張加勇, 楊富華, 王曉東, 王曉峰 申請人:中國科學院半導體研究所