專利名稱：一種集成電路電阻電容工藝參數(shù)波動檢測器及使用方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路檢測領(lǐng)域，特別是涉及一種集成電路電阻電容工藝參 數(shù)波動檢測器及使用方法。
背景技術(shù)：
隨著集成電路芯片在商業(yè)和工業(yè)應(yīng)用中廣泛地使用，集成電路制造工藝也 隨之不斷發(fā)展。集成電路設(shè)計進(jìn)入深亞微米時代，當(dāng)器件尺寸越做越小時，一
個CMOS(Complementary Metal Oxide Semiconductor, CMOS)工藝/人開發(fā)到成熟 定型總伴隨著各種各樣的性能波動，其原因是工藝上存在的偏差使得同樣的器 件性能存在波動。
一個CMOS工藝之所以會存在各種各樣的性能波動，這是由于為了達(dá)到 給定的目標(biāo)，工藝參數(shù)(包括摻雜，掩模技術(shù)等)總在進(jìn)行不斷的調(diào)整?？偟?來說， 一次工藝樣片的性能參數(shù)服從正態(tài)分布，而多次樣片的均值又在所謂的 guard band (安全帶)內(nèi)波動。最終工藝會"收斂"在接近理想值或者說特征值， 而收斂所需的時間各個工藝廠商都不相同，大約2~3年左右。期間的任何;漠型 更新變動都是正常的。也就是說在集成電路仿真設(shè)計中，會遇到不同程度的器 件模型與實際器件性能存在偏差，實際器件在不同晶圓的不同位置以及出貨的 不同批次也存在性能波動的情況。
這在一定程度上影響到集成電路設(shè)計特別是射頻集成電路設(shè)計。模擬集成 電路設(shè)計對于電阻、電容的精確性有一定需求。而工藝制成的實際電阻阻值或 電容容值與理想值存在偏差，這經(jīng)常會導(dǎo)致集成電路設(shè)計需要更多次地流片實 驗，從而成本上升甚至失敗。
為了避免這種情況，DFM(Design for Manufacturability)或DFY(Design for Yield),在目前集成電路設(shè)計領(lǐng)域成為非常熱門的研究方向。其主要目的是希望 在設(shè)計電路時就將制造過程中可能發(fā)生的性能波動情況考慮進(jìn)來，利用對器件 參數(shù)的波動分析(Variationanalysis),實現(xiàn)評估對電路性能的影響，期望能設(shè)計出 有更佳容忍度的電路，以提升良率，降低成本。為實現(xiàn)對器件參數(shù)的波動分析， 一般來說，在集成電路設(shè)計之前需要對器
件進(jìn)行Process comer仿真。Process corner庫需要給出工藝的2~3 cr分布值，其 中包括MOSFET參數(shù)，無源器件波動，互連寄生波動等等。因此，電阻、電容 的參數(shù)波動情況是必須通過檢測測量掌握得到。

發(fā)明內(nèi)容
有鑒于上述的問題，本發(fā)明的目的在于提供一種集成電路電阻電容工藝參 數(shù)波動檢測器及使用方法，用以探測由特定半導(dǎo)體工藝制成的電阻的阻值和電 容的容值的波動。
本發(fā)明提出了一種集成電路電阻電容工藝參數(shù)波動檢測器，用以探測由特 定半導(dǎo)體工藝制成的電阻的阻值和電容的容值的波動，其包括參考電荷電路、
計數(shù)器和比較器，比較器的一端耦接于參考電荷電路，另一端耦接于計數(shù)器。
本發(fā)明所提出的集成電路電阻電容工藝參數(shù)波動檢測器，其中參考電荷電 路還包括第一帶隙電流源、第二帶隙電流源、電阻和電容，第二帶隙電流源并 聯(lián)于第一帶隙電流源，電阻的一端耦接于第一帶隙電流源，另一端接地，電容 的一端耦接于第二帶隙電流源，另一端接地。
本發(fā)明所提出的集成電路電阻電容工藝參數(shù)波動檢測器，其中第一帶隙電 流源與電阻之間的節(jié)點與地之間的電壓是第 一 電壓，第二帶隙電流源與電容之 間的節(jié)點與地之間的電壓是第二電壓，第一電壓和第二電壓輸入比較器，進(jìn)行 比較后輸出比較結(jié)果。
本發(fā)明所提出的集成電路電阻電容工藝參數(shù)波動檢測器，其中比較結(jié)果輸 入計數(shù)器，作為采樣信號對計數(shù)器的電路基準(zhǔn)時鐘周期進(jìn)行采樣，當(dāng)?shù)谝粠?電流源和第二帶隙電流源開始輸入帶隙電流時，計數(shù)器開始計數(shù)，此時第一電 壓與第二電壓并不相等，比較器輸出高電平令計數(shù)器保持計數(shù)狀態(tài)，直到電容 被充電至偏壓與電阻的電壓相等時，比較器將跳變?yōu)檩敵龅碗娖搅钣嫈?shù)器停止 計數(shù)。
本發(fā)明另提出了 一種集成電路電阻電容工藝參數(shù)波動檢測器的使用方法， 電容并聯(lián)電路的特征充電時間；根據(jù)特征充電時間、電路基準(zhǔn)時鐘周期計算特征電阻、特征電容的特征計數(shù)值；對實際待檢測的電阻、電容進(jìn)行檢測計數(shù)， 得到實際待檢測的電阻、電容的實際計數(shù)值；以及將實際計數(shù)值與特征計數(shù)值 進(jìn)行比較與計算，最終得到待檢測的電阻和電容所組成RC電路實際頻率特性與 理想情況下頻率特性存在的偏差。
本發(fā)明所提出的集成電路電阻電容工藝參數(shù)波動檢測器的使用方法，其中 待檢測的電阻和電容所組成RC電路實際頻率特性與理想情況下頻率特性存在 的偏差為(實際計數(shù)值-特征計數(shù)值)+特征計數(shù)值。
本發(fā)明提供的集成電路電阻電容工藝參數(shù)波動檢測器對半導(dǎo)體晶圓中不同 位置的相同類型電阻、電容釆用本發(fā)明中的探測電路得到計數(shù)，并用本發(fā)明提 供的使用方法對計數(shù)數(shù)值進(jìn)行分析與比較，便可以很容易得到該半導(dǎo)體工藝中 電阻、電容的波動情況。
為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉較佳實施例，并配 合附圖，作詳細(xì)說明如下。


圖1為本發(fā)明集成電路電阻電容工藝參數(shù)波動檢測器的結(jié)構(gòu)示意圖。 圖2所示為根據(jù)本發(fā)明集成電路電阻電容工藝參數(shù)波動檢測器的使用方法 的步驟流程圖。
圖3為根據(jù)本發(fā)明一實施例的計數(shù)器讀數(shù)與電阻電容波動對照表。
具體實施例方式
為了更了解本發(fā)明的技術(shù)內(nèi)容，特舉具體實施例并配合所附圖式說明如下。 請參照圖1，圖1所示為本發(fā)明集成電路電阻電容工藝參數(shù)波動檢測器的結(jié) 構(gòu)示意圖。
如圖1所示的集成電路電阻電容工藝參數(shù)波動檢測器的結(jié)構(gòu)中，包括參考 電荷電路、計數(shù)器以及比較器，比較器的一端耦接于參考電荷電路，另一端耦 接于計數(shù)器。參考電荷電路還包括第一帶隙電流源、第二帶隙電流源、電阻R 和電容C。第二帶隙電流源與第一帶隙電流源并聯(lián)，電阻R的一端耦接于第一 帶隙電流源，另一端接地，電容C的一端耦接于第二帶隙電流源，另一端接地。第一帶隙電流源與電阻R之間的節(jié)點與地之間的電壓是第一電壓Vref，第二帶隙 電流源與電容C之間的節(jié)點與地之間的電壓是第二電壓Veap，第一電壓Vrrf和第 二電壓V^輸入比較器，進(jìn)行比較后輸出比較結(jié)果。比較器輸出的比較結(jié)果輸 入計數(shù)器，作為采樣信號對計數(shù)器的電路基準(zhǔn)時鐘周期TW進(jìn)行采樣，當(dāng)?shù)谝粠?隙電流源和第二帶隙電流源開始輸入帶隙電流時，計數(shù)器開始計數(shù)。此時第一 電壓Vref與第二電壓Veap并不相等，比較器輸出高電平令計數(shù)器保持計數(shù)狀態(tài)； 直到電容C被充電至偏壓與電阻R的電壓相等時，比較器將跳變?yōu)檩敵龅碗娖?令計數(shù)器停止計數(shù)。
本發(fā)明另提出一種集成電路電阻電容工藝參數(shù)波動檢測器的使用方法。請
繼續(xù)參照圖2,圖2所示為根據(jù)本發(fā)明集成電路電阻電容工藝參數(shù)波動檢測器的 使用方法的步驟流程圖。具體而言，使用方法包括以下步驟
并聯(lián)電路的特征充電時間T;
S2:根據(jù)特征充電時間T、電路基準(zhǔn)時鐘周期Tref計算特征電阻、特征電容 的特征計數(shù)值N;
S3:對實際待檢測的電阻、電容進(jìn)行檢測計數(shù)，得到實際待檢測的電阻、 電容的實際計數(shù)值M;
S4:將實際待檢測的電阻、電容的實際計數(shù)值M與特征計數(shù)值N進(jìn)行比較 與計算，最終得到待檢測的電阻和電容所組成RC電路實際頻率特性與理想情況 下頻率特性存在的偏差。
更進(jìn)一步的，在步驟S1中，確定特征充電時間的計算公式為特征充電時 間-第一電壓x特征容值+帶隙電流值。在步驟S2中，計算特征計數(shù)值的計算 公式為特征計數(shù)值=特征充電時間+電路基準(zhǔn)時鐘周期。在步驟S4中，實際 待檢測的電阻和電容所組成RC電路實際頻率特性與理想情況下頻率特性存在 的偏差為(M-N) /N。
為了更清楚的說明本發(fā)明使用方法的實施方式，特舉以下實例進(jìn)行說明。 請繼續(xù)參考圖3，圖3為根據(jù)本發(fā)明一實施例的計數(shù)器讀數(shù)與電阻電容波動對照 表。
圖3對照表中的Rmax、 R^、 R^^分別表示電阻處于較理想值偏大狀態(tài)、較理想值偏小狀態(tài)和接近理想值狀態(tài)；Cmax、 Cmin、 Qypieal分別表示電容處于較 理想值偏大狀態(tài)、較理想值偏小狀態(tài)和接近理想值狀態(tài)。在該實例中Vrerl.21V, 待檢測特征電容的特征容值C-l.lpF,帶隙電流值lBG-luA,電路基準(zhǔn)時鐘周期 Tre產(chǎn)l/24M-41.667ns，因此特征計數(shù)值N=T/Trd=Vref x C x IBG + Tref=32。也就是 說，在理想狀態(tài)下，特征計數(shù)值N為32。五位二進(jìn)制的計數(shù)器的輸出為"100001" (最高位有效位是才尋號位，'T，代表正值，"0"代表負(fù)值)，轉(zhuǎn)換為十進(jìn)制，計 數(shù)器輸出值為"+l"。
接著，將實際待檢測的電阻和電容接入集成電路電阻電容工藝參數(shù)波動檢 測器的參考電荷電路中，實際計數(shù)值每與"100001"相差l，實際待檢測的電容 和電阻將偏差1/32即3.125%。
例如圖3中第一行數(shù)據(jù)表示，實際計數(shù)值為"100001",表示此時是處在理 想狀態(tài)下，偏差為0，此時電阻和電容均接近理想情況。
例如圖3中第二行數(shù)據(jù)表示，實際計數(shù)值為"ooioor,轉(zhuǎn)換為十進(jìn)制，計 數(shù)器輸出值為"-9"，與理想狀態(tài)下的"+r，相差"-io，，，同時也意味著實際
輸出計數(shù)值M與特征輸出計數(shù)值N相差"-10"，因此實際待檢測的電阻和電 容所組成RC電路實際頻率特性與理想情況下頻率特性存在的偏差為(M-N) /N-- 10/32=-31.25%,此時電阻較理想情況大，電^理想情況大。
例如圖3中第三行數(shù)據(jù)表示，實際計數(shù)值為"100010"，轉(zhuǎn)換為十進(jìn)制，計 數(shù)器輸出值為"+2",與理想狀態(tài)下的"+l"相差"+l",同時也意味著實際輸
出計數(shù)值M與特征輸出計數(shù)值N相差"+r',因此實際待檢測的電阻和電容所
組成RC電路實際頻率特性與理想情況下頻率特性存在的偏差為(M-N) /N=+l/32=+3.125%,此時電阻較理想情況小，電^理想情況大。
例如圖3中第四行數(shù)據(jù)表示，實際計數(shù)值為"000011"，轉(zhuǎn)換為十進(jìn)制，計 數(shù)器輸出值為"-3"，與理想狀態(tài)下的"+l"相差"-4",同時也意味著實際 輸出計數(shù)值M與特征輸出計數(shù)值N相差"-4"，因此實際待檢測的電阻和電容 所組成RC電路實際頻率特性與理想情況下頻率特性存在的偏差為(M-N)/N= -4/32=-12.5%，此時電阻接近理想情況，電容較理想情況大。輸出計數(shù)值M與特征輸出計數(shù)值N相差"-5"，因此實際待檢測的電阻和電容 所組成RC電路實際頻率特性與理想情況下頻率特性存在的偏差為(M-N)ZN-- 5/32=- 15.625%,此時電阻較理想情況大，電容4姿近理想情況。
例如圖3中第六行數(shù)據(jù)表示，實際計數(shù)值為"100110"，轉(zhuǎn)換為十進(jìn)制，計 數(shù)器輸出值為"+6",與理想狀態(tài)下的"+l"相差"+5"，同時也意味著實際輸 出計數(shù)值M與特征輸出計數(shù)值N相差"+5"，因此實際待檢測的電阻和電容所 組成RC電路實際頻率特性與理想情況下頻率特性存在的偏差為(M-N) /N=+5/32=l5.625%，此時電阻較理想情況小，電容接近理想情況。
例如圖3中第七行數(shù)據(jù)表示，實際計數(shù)值為"100001"，轉(zhuǎn)換為十進(jìn)制，計
數(shù)器輸出值為"+r,與理想狀態(tài)下的"+r相差"o",同時也意味著實際輸出
計數(shù)值M與特征輸出計數(shù)值N相差"0",因此實際待;險測的電阻和電容所組成 RC電路實際頻率特性與理想情況下頻率特性存在的偏差為(M _ N )/N=0/32=0, 此時電阻較理想情況大，電容較理想情況小。
例如圖3中第八行數(shù)據(jù)表示，實際計數(shù)值為"iooior，轉(zhuǎn)換為十進(jìn)制，計 數(shù)器輸出值為"+5"，與理想狀態(tài)下的"+r，相差"+4",同時也意味著實際輸
出計數(shù)值M與特征輸出計數(shù)值N相差"+4",因此實際待檢測的電阻和電容所 組成RC電路實際頻率特性與理想情況下頻率特性存在的偏差為(M-N) /N=+4/32=12.5°/。，此時電P且接近理想情況，電容較理想情況小。
例如圖3中第九行數(shù)據(jù)表示，實際計數(shù)值為"101001",轉(zhuǎn)換為十進(jìn)制，計 數(shù)器輸出值為"+9",與理想狀態(tài)下的"+l"相差"+8",同時也意味著實際輸 出計數(shù)值M與特征輸出計數(shù)值N相差"+8"，因此實際待檢測的電阻和電容所 組成RC電路實際頻率特性與理想情況下頻率特性存在的偏差為(M-N) /N=+8/32=25%，此時電阻較理想情況小，電容較理想情況小。
綜上所述，本發(fā)明提供的集成電路電阻電容工藝參數(shù)波動檢測器對半導(dǎo)體 晶圓中不同位置的相同類型電阻、電容采用本發(fā)明中的探測電路得到計數(shù)，并 用本發(fā)明提供的使用方法對計數(shù)數(shù)值進(jìn)行分析與比較，便可以準(zhǔn)確而高效地得 到該半導(dǎo)體工藝中電阻、電容的波動情況。
雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以限定本發(fā)明，任何所 屬技術(shù)領(lǐng)域中具有通常知識者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許 的更動與潤飾，因此本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求書所界定者為準(zhǔn)。
權(quán)利要求
1.一種集成電路電阻電容工藝參數(shù)波動檢測器，用以探測由特定半導(dǎo)體工藝制成的電阻的阻值和電容的容值的波動，其特征在于，包括參考電荷電路；計數(shù)器；以及比較器，上述比較器的一端耦接于上述參考電荷電路，另一端耦接于上述計數(shù)器。
2. 根據(jù)權(quán)利要求1所述的集成電路電阻電容工藝參數(shù)波動檢測器，其特征 在于，其中上述參考電荷電路還包括第一帶隙電流源；第二帶隙電流源，上述第二帶隙電流源并聯(lián)于上述第 一帶隙電流源； 電阻，上述電阻的一端耦接于上述第一帶隙電流源，上述電阻的另一端接 地；以及電容，上述電容的一端耦接于上迷第二帶隙電流源，上述電容的另一端接地。
3. 根據(jù)權(quán)利要求2所述的集成電路電阻電容工藝參數(shù)波動檢測器，其特征 在于，其中上述第一帶隙電流源與上述電阻之間的節(jié)點與地之間的電壓是第一 電壓，上述第二帶隙電流源與上述電容之間的節(jié)點與地之間的電壓是第二電壓， 上述第一電壓和上述第二電壓輸入上迷比較器，進(jìn)行比較后輸出比較結(jié)果。
4. 根據(jù)權(quán)利要求3所述的集成電路電阻電容工藝參數(shù)波動檢測器，其特征 在于，其中上述比較結(jié)果輸入上述計數(shù)器，作為采樣信號對上述計數(shù)器的電路 基準(zhǔn)時鐘周期進(jìn)行采樣，當(dāng)上述第一帶隙電流源和上述第二帶隙電流源開始輸 入帶隙電流時，上述計數(shù)器開始計數(shù)，此時上迷第一電壓與上述第二電壓并不 相等，上述比較器輸出高電平令上述計數(shù)器保持計數(shù)狀態(tài)，直到上述電容被充 電至偏壓與上述電阻的電壓相等時，上述比較器將跳變?yōu)檩敵龅碗娖搅钌鲜鲇?數(shù)器停止計數(shù)。
5. —種集成電路電阻電容工藝參數(shù)波動檢測器的使用方法，其特征在于， 步驟包括電路的特征充電時間；根據(jù)上述特征充電時間、電路基準(zhǔn)時鐘周期計算上述特征電阻、上述特征 電容的特征計數(shù)值；對實際待檢測的電阻、電容進(jìn)行檢測計數(shù)，得到實際待檢測的上述電阻、 上述電容的實際計數(shù)值；以及將上述實際計數(shù)值與上述特征計數(shù)值進(jìn)行比較與計算，得到待檢測的上述 電阻和上述電容所組成RC電路實際頻率特性與理想情況下頻率特性存在的偏 差。
6.根據(jù)權(quán)利要求5所述的集成電路電阻電容工藝參數(shù)波動檢測器的使用方 法，其特征在于，其中待檢測的上述電阻和上述電容所組成RC電路實際頻率特 性與理想情況下頻率特性存在的偏差為(實際計數(shù)值-特征計數(shù)值)+特征計數(shù) 值。
全文摘要
本發(fā)明提出了一種集成電路電阻電容工藝參數(shù)波動檢測器及使用方法。所提供的集成電路電阻電容工藝參數(shù)波動檢測器用以探測由特定半導(dǎo)體工藝制成的電阻阻值和電容容值的波動以及該電阻電容所組成RC電路頻率特性與理想值間的偏差，其包括參考電荷電路、計數(shù)器和比較器，比較器的一端耦接于參考電荷電路，另一端耦接于計數(shù)器。本發(fā)明提供的集成電路電阻電容工藝參數(shù)波動檢測器對半導(dǎo)體晶圓中不同位置的相同類型電阻、電容采用本發(fā)明中的探測電路得到計數(shù)，并用本發(fā)明提供的使用方法對計數(shù)數(shù)值進(jìn)行分析與比較，便可以準(zhǔn)確而高效地得到該半導(dǎo)體工藝中電阻、電容的波動情況。
文檔編號H01L21/66GK101615588SQ20091005578
公開日2009年12月30日 申請日期2009年7月31日 優(yōu)先權(quán)日2009年7月31日
發(fā)明者錚 任, 偉 周, 曹永峰, 胡少堅 申請人:上海集成電路研發(fā)中心有限公司