專利名稱：減少淺溝道隔離槽的邊角缺陷的方法
技術領域：
本發(fā)明涉及半導體元器件的制造技術，尤其是指一種減少淺溝道隔離槽的邊角缺 陷的方法。
背景技術：
隨著半導體技術的飛速發(fā)展，半導體元器件的特征尺寸(CD)越來越小，半導體襯 底的單位面積上有源器件的密度越來越高，各有源器件之間的距離也越來越小，從而使得 各個器件之間的絕緣隔離保護也變得更加重要。其中，淺溝道隔離槽(STI，Shallow Trench Isolation)技術是最常用的用于深度亞微粒集成電路(IC)制造的隔離技術，而實際的應 用情況已經證明，在STI技術中，STI結構的頂角形狀對于元器件的整體性能有很大的影 響。圖1為現(xiàn)有技術中形成淺溝道隔離槽結構的示意圖。如圖1(a)所示，首先在半導 體襯底100上依次分別形成墊氧化層(Pad Oxide) 102、氮化硅層104和光刻膠層106，然 后通過曝光顯影工藝，定義淺溝道隔離槽圖形，并以光刻膠層106為掩膜，用干法刻蝕法刻 蝕氮化硅(SiN)層104、墊氧化層102和半導體襯底100，從而形成淺溝槽108。接著，如圖 1(b)所示，通過高密度等離子體化學氣相沉積法(HDPCVD，High Density Plasma Chemical VaporDeposition)或高深寬比工藝(HARP)在氮化硅層104上形成絕緣層110，且所述絕緣 層110將所述淺溝槽108填充滿。然后，如圖1(c)所示，對絕緣層110進行平坦化處理，例 如，采用化學機械拋光工藝(CMP，Chemical MechanicalPolishing)清除氮化硅層104上 的絕緣層110 ；然后再通過濕法刻蝕(Wet Etch)去除氮化硅層104和墊氧化層102，最終 形成STI結構，其中，網格部分所示為有源區(qū)(AA，Active Area)。然而，當采用上述工藝過 程形成淺溝道隔離槽結構時經常出現(xiàn)較嚴重的缺陷。圖1(d)所示即為上述淺溝道隔離槽 結構出現(xiàn)缺陷時示意圖，與圖1(c)相比，圖1(d)中的淺溝道隔離槽結構邊角處出現(xiàn)了邊 角缺陷(smear defect)，這種淺溝道隔離槽結構邊角缺陷的存在容易引起可能的電流泄露 (Current Leakage)或扭結效應(Kink Effect)，從而對半導體元器件的電學性能造成較大 的不利影響。例如，對于非易失性存儲設備來說，即使是非常小的電流泄露也將極大得降低 該非易失性存儲設備的數(shù)據保持性和循環(huán)耐用性。因此，相關的技術人員們都在努力尋找 能夠有效減少和去除淺溝道隔離槽的邊角缺陷的方法。

發(fā)明內容
有鑒于此，本發(fā)明的主要目的在于提供一種減少淺溝道隔離槽的邊角缺陷的方 法，從而有效地減少淺溝道隔離槽的邊角缺陷。為達到上述目的，本發(fā)明中的技術方案是這樣實現(xiàn)的一種減少淺溝道隔離槽的邊角缺陷的方法，該方法包括在半導體襯底上依次形成墊氧化層、氮化硅層和光刻膠層，在進行曝光顯影工藝 后，以光刻膠層為掩膜對所述氮化硅層、墊氧化層和半導體襯底進行刻蝕，形成淺溝槽；
在形成所述淺溝槽后，使用低沉積速率的化學氣相沉積法沉積絕緣層；通過化學機械拋光工藝過程清除所述氮化硅層上的絕緣層；然后再去除所述氮化 硅層和墊氧化層，形成淺溝道隔離槽結構。所述化學氣相沉積法中的沉積速率為1500 2100埃/分鐘。在使用低沉積速率的化學氣相沉積法沉積絕緣層時，所使用的氣體為硅烷，該氣 體的氣體流量為60 110立方厘米/分鐘。所述通過化學機械拋光工藝過程清除所述氮化硅層上的絕緣層包括通過低下壓力的化學機械拋光工藝過程清除所述氮化硅層上的絕緣層。所述化學機械拋光工藝過程中的下壓力為1. 2 1. 8磅/平方英寸綜上可知，本發(fā)明中提供了一種減少淺溝道隔離槽的邊角缺陷的方法。在所述減 少淺溝道隔離槽的邊角缺陷的方法中，由于使用低沉積速率的化學氣相沉積法沉積絕緣 層，并可通過低下壓力的化學機械拋光工藝過程清除氮化硅層上的絕緣層，因此可有效地 減少直至完全消除淺溝道隔離槽的邊角缺陷。


圖1為現(xiàn)有技術中形成淺溝道隔離槽結構的示意圖，包括圖1(a) (d)。圖2為本發(fā)明中減少淺溝道隔離槽的邊角缺陷的方法的流程示意圖。
具體實施例方式為使本發(fā)明的目的、技術方案和優(yōu)點表達得更加清楚明白，下面結合附圖及具體 實施例對本發(fā)明再作進一步詳細的說明。在介紹本發(fā)明提供的方法之前，需要先詳細介紹所述Smear Defect產生的過程和 原因，為簡便起見，仍以圖1為例進行說明首先，如圖1 (b)所示，在利用HDPCVD方法在氮化硅層104和所形成的淺溝槽108 上沉積絕緣層110，使得所述絕緣層110將所述淺溝槽108填充滿的過程中，由于所述氮化 硅層104的邊角位置的形狀較為尖銳，因此在沉積上述絕緣層110的過程中，所述氮化硅 層104的邊角位置是整個氮化硅層104受力最為集中的位置；而且，由于其形狀較為尖銳， 也容易出現(xiàn)所沉積的絕緣層與氮化硅層的邊角位置相互連接附著不夠緊密的現(xiàn)象，從而使 得在所述氮化硅層104的邊角位置處所沉積的絕緣層的密度較小且結構比較疏松；另外， 當使用HDPCVD方法在氮化硅層104和所形成的淺溝槽108上沉積絕緣層110時，由于所使 用的沉積速率(dep rate)比較快，一般為3000埃/分鐘(A/min)，從而使得在所形成的淺 溝槽108中所沉積的絕緣層與AA的交界面處的壓應力(stress) —般都比較大，因而容易 產生剝片(peeling off)的現(xiàn)象，從而容易在上述淺溝道隔離槽的邊角位置產生邊角缺陷 (smear defect)0其次，在圖1 (c)所示的在對沉積的絕緣層110進行CMP時，需要將氮化硅層104上 方的絕緣層110全部去除。而在上述CMP過程中，所使用的下壓力(Down force)比較大， 一般為4磅/平方英寸(psi)，加之所述氮化硅層的邊角位置處的絕緣層密度較小、結構疏 松，且所沉積的氮化硅層與AA的交界面處的壓應力較大，因此在CMP過程中的較大下壓力 的機械研磨的作用下，所述氮化硅層的邊角位置處的絕緣層的結構容易遭到破壞，從而容易在上述淺溝道隔離槽的邊角位置產生邊角缺陷。此外，當進行CMP過程后，還需通過Wet Etch去除氮化硅層104和墊氧化層102。 由于所述氮化硅層的邊角位置處的絕緣層密度較小、結構疏松，因此在上述Wet Etch過程 中，上述淺溝道隔離槽的邊角位置將會進一步被Wet Etch過程中所使用的酸性溶液腐蝕、 破壞，從而在上述淺溝道隔離槽的邊角位置產生邊角缺陷。根據上述對所述淺溝道隔離槽邊角缺陷的產生原因的分析，在本發(fā)明的技術方案 中，提出了一種減少淺溝道隔離槽的邊角缺陷的方法。圖2為本發(fā)明中減少淺溝道隔離槽 的邊角缺陷的方法的流程示意圖。如圖2所示，本發(fā)明中所提供的減少淺溝道隔離槽的邊 角缺陷的方法包括如下所述的步驟步驟201，在半導體襯底上依次形成墊氧化層、氮化硅層和光刻膠層，在進行曝光 顯影工藝后，以光刻膠層為掩膜對氮化硅層、墊氧化層和半導體襯底進行刻蝕，形成淺溝槽。在本步驟中，將首先在半導體襯底上依次分別形成墊氧化層、氮化硅層和光刻膠 層，其中，所述半導體襯底可以是硅基底或其它絕緣體材料，所述墊氧化層的材料為SiO2, 所述氮化硅層的材料為氮化硅；然后通過曝光顯影工藝，定義淺溝槽圖形，并以光刻膠層為 掩膜，用干法刻蝕法刻蝕氮化硅層、墊氧化層和半導體襯底，從而形成一個溝槽。在形成所 述溝槽后，還可通過灰化處理過程去除光刻膠層，然后再用濕法刻蝕法去除殘留的光刻膠 層，最終形成所需的淺溝槽。步驟202，在形成所述淺溝槽后，使用低沉積速率的化學氣相沉積法(CVD)沉積絕緣層。在本步驟中，將使用低沉積速率的化學氣相沉積法(例如，低沉積速率的HDPCVD) 在氮化硅層上形成絕緣層，且所述絕緣層可將所述淺溝槽填充滿；所述絕緣層的材料一般 為二氧化硅。另外，在本發(fā)明的實施例中，在使用低沉積速率的化學氣相沉積法沉積絕緣層 時，所使用的氣體可以是硅烷(SiH4),該氣體的氣體流量可以為60 110立方厘米/分鐘 (SCCM)。其中，所述CVD的沉積速率為1500 2100A/min ；較佳的，所述CVD的沉積速率為 1800A/min。由于上述CVD的沉積速率遠低于現(xiàn)有技術中的沉積速率，因此使得所形成的絕 緣層的密度較大且結構比較致密，降低了所沉積的絕緣層與AA的交界面處的壓應力，因而 可以盡量避免產生剝片的現(xiàn)象；同時，也降低了上述淺溝道隔離槽的邊角位置被Wet Etch 過程中所使用的酸性溶液腐蝕、破壞的可能性，進而可以減輕甚至消除在上述淺溝道隔離 槽的邊角位置所產生的邊角缺陷。步驟203，通過化學機械拋光工藝(CMP)過程清除氮化硅層上的絕緣層；然后再去 除氮化硅層和墊氧化層，最終形成淺溝道隔離槽結構。在本步驟中，可使用常用的CMP過程清除氮化硅層上的絕緣層，并在去除氮化硅 層和墊氧化層后，最終形成淺溝道隔離槽結構。具體的CMP過程在此不再贅述。經過實驗數(shù)據證明，采用現(xiàn)有技術中的形成STI的工藝流程所得到的晶圓 (wafer)中，在設定的采樣區(qū)域內所檢測出的Smear Defect—般在28 58個左右，而在使 用上述的減少淺溝道隔離槽的邊角缺陷的方法所得到的wafer中，在同樣大小的采樣區(qū)域 內所檢測出的Smear Defect—般在8 9個。由此可見，本發(fā)明中所提出的減少淺溝道隔離槽的邊角缺陷的方法可以有效地消除在上述淺溝道隔離槽的邊角位置所產生的邊角缺陷。另外，在本發(fā)明的實施例中，還可以對上述步驟203進一步進行改進，修改后的步 驟為步驟203'，通過低下壓力的化學機械拋光工藝(CMP)過程清除氮化硅層上的絕 緣層；然后再去除氮化硅層和墊氧化層，最終形成淺溝道隔離槽結構。在本步驟中，將對所述絕緣層進行平坦化處理，即采用具有低下壓力的CMP工藝 過程清除氮化硅層上的絕緣層。然后，再通過常用的去除方法(例如，Wet Etch)；去除氮 化硅層304和墊氧化層302，從而形成所需的淺溝道隔離槽結構。其中，所述具有低下壓力 的CMP過程中所使用的下壓力為1. 2 1. Spsi ；較佳的，所述CMP過程中所使用的下壓力為 1. 5psi。另外，除了上述下壓力的數(shù)值外，上述低下壓力的CMP過程中的其它參數(shù)與常用的 CMP過程中所使用的對應的其它參數(shù)相同，即在上述低下壓力的CMP過程中，可直接使用常 用的CMP過程中除下壓力之外的其它參數(shù)。由于上述CMP過程中的下壓力遠小于現(xiàn)有技術中的CMP過程中的下壓力，因此使 得氮化硅層的邊角位置處的絕緣層的結構不太容易遭到破壞，從而可進一步避免在上述淺 溝道隔離槽的邊角位置產生邊角缺陷。經過實驗數(shù)據證明，在使用上述的減少淺溝道隔離槽的邊角缺陷的方法所得到的 wafer中，在同樣大小的采樣區(qū)域內所檢測出的Smear Defect—般在0 2個左右。由此 可見，本發(fā)明中所提出的減少淺溝道隔離槽的邊角缺陷的方法能夠顯著減少甚至完全消除 在上述淺溝道隔離槽的邊角位置所產生的邊角缺陷。在上述的減少淺溝道隔離槽的邊角缺陷的方法中，由于使用低沉積速率的化學氣 相沉積法沉積絕緣層，并可通過低下壓力的化學機械拋光工藝過程清除氮化硅層上的絕緣 層，因此可顯著減少甚至完全消除在上述淺溝道隔離槽的邊角位置所產生的邊角缺陷，從 而減小了所述邊角缺對半導體元器件的電學性能的不利影響，提高了半導體元器件的性 能。以上所述，僅為本發(fā)明的較佳實施例而已，并非用于限定本發(fā)明的保護范圍。凡在 本發(fā)明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護 范圍之內。
權利要求
一種減少淺溝道隔離槽的邊角缺陷的方法，其特征在于，該方法包括在半導體襯底上依次形成墊氧化層、氮化硅層和光刻膠層，在進行曝光顯影工藝后，以光刻膠層為掩膜對所述氮化硅層、墊氧化層和半導體襯底進行刻蝕，形成淺溝槽；在形成所述淺溝槽后，使用低沉積速率的化學氣相沉積法沉積絕緣層；通過化學機械拋光工藝過程清除所述氮化硅層上的絕緣層；然后再去除所述氮化硅層和墊氧化層，形成淺溝道隔離槽結構。
2.根據權利要求1所述的方法，其特征在于，所述化學氣相沉積法中的沉積速率為1500 2100埃/分鐘。
3.根據權利要求1所述的方法，其特征在于，在使用低沉積速率的化學氣相沉積法沉積絕緣層時，所使用的氣體為硅烷，該氣體的 氣體流量為60 110立方厘米/分鐘。
4.根據權利要求1所述的方法，其特征在于，所述通過化學機械拋光工藝過程清除所 述氮化硅層上的絕緣層包括通過低下壓力的化學機械拋光工藝過程清除所述氮化硅層上的絕緣層。
5.根據權利要求4所述的方法，其特征在于，所述化學機械拋光工藝過程中的下壓力為1.2 1.8磅/平方英寸。
全文摘要
本發(fā)明公開了一種減少淺溝道隔離槽的邊角缺陷的方法，該方法包括在半導體襯底上依次形成墊氧化層、氮化硅層和光刻膠層，在進行曝光顯影工藝后，以光刻膠層為掩膜對所述氮化硅層、墊氧化層和半導體襯底進行刻蝕，形成淺溝槽；在形成所述淺溝槽后，使用低沉積速率的化學氣相沉積法沉積絕緣層；通過化學機械拋光工藝過程清除所述氮化硅層上的絕緣層；然后再去除所述氮化硅層和墊氧化層，形成淺溝道隔離槽結構。通過使用上述的方法，可有效地減少直淺溝道隔離槽的邊角缺陷。
文檔編號H01L21/762GK101989564SQ20091005576
公開日2011年3月23日 申請日期2009年7月31日 優(yōu)先權日2009年7月31日
發(fā)明者李健, 楊濤 申請人:中芯國際集成電路制造(上海)有限公司