專利名稱：一種倒裝芯片凸塊結(jié)構(gòu)及其制作工藝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體封裝領(lǐng)域，尤其涉及一種倒裝芯片凸塊結(jié)構(gòu)及其制作工藝。
背景技術(shù)：
封裝是將芯片上的電路與其外部電路連接的技術(shù)。電子產(chǎn)品越來越輕、薄、短、小 且功能多樣的發(fā)展趨勢向電子封裝技術(shù)提出了新的要求。以往的一級封裝技術(shù)都是將芯片 的有源區(qū)面朝上，背對基板粘貼后鍵合(引線鍵合和載帶自動鍵合TAB)，而倒裝芯片技術(shù) 則是將芯片有源區(qū)面對基板進(jìn)行鍵合。與傳統(tǒng)的線連接與載帶連接相比，倒裝芯片技術(shù)有 明顯的優(yōu)點(diǎn)封裝密度最高；具有良好的電和熱性能；可靠性好；成本低。因此倒裝芯片是 一種能夠適應(yīng)未來電子封裝發(fā)展要求的技術(shù)。倒裝芯片封裝的技術(shù)特點(diǎn)主要是基板上直接安裝芯片(倒裝)；對應(yīng)的互連位置 必須有凸起的焊點(diǎn)_凸點(diǎn)；基板和芯片的焊點(diǎn)成鏡像對稱；同時實(shí)現(xiàn)電氣和機(jī)械連接。可 見，在倒裝芯片封裝過程中，凸點(diǎn)形成是其工藝過程的關(guān)鍵。美國專利US6223429提出了一種倒裝芯片裝置，將芯片正面連接安裝在基板上， 芯片表面有一低于鈍化層的連接端，基板提供高出引線部分的一個金屬凸塊，芯片的連接 端與基板的金屬凸塊相連接，從而實(shí)現(xiàn)倒裝封裝。當(dāng)前的芯片的凸點(diǎn)制作工藝中電鍍的凸點(diǎn)因具有更小的線寬、更大的電流及更低 的成本等突出優(yōu)點(diǎn)，目前在凸點(diǎn)制作工藝中已得到了廣泛的應(yīng)用。利用現(xiàn)有凸點(diǎn)制作工藝 完成的銅柱凸點(diǎn)結(jié)構(gòu)如圖1所示。由圖1可看出，為了保護(hù)芯片1上的輸入/輸出端口 2 免受機(jī)械和化學(xué)損傷，現(xiàn)有工藝通常會在輸入/輸出端口 2所在層上覆蓋鈍化層3以保護(hù) 輸入/輸出端口 2的兩端，再在露出的輸入/輸出端口 2和鈍化層3上形成凸點(diǎn)下金屬層 4，其后在凸點(diǎn)下金屬層4涂覆光刻膠，通過曝光顯影得到可形成凸點(diǎn)的凹槽，在凹槽內(nèi)通 過電鍍最終形成銅柱凸塊5及錫銀凸點(diǎn)6，最后再去除光刻膠并將暴露于銅柱凸塊5之外的 凸點(diǎn)下金屬層4刻蝕掉，最終形成如圖1所示的銅柱凸點(diǎn)結(jié)構(gòu)。上述的現(xiàn)有銅柱凸點(diǎn)結(jié)構(gòu)的工藝制程中，為了得到更好的良率必須首先做鈍化層 3，最終形成的銅柱凸點(diǎn)間的間距均大于25um，無法實(shí)現(xiàn)銅柱凸點(diǎn)間的線寬在更小的條件下 仍得到很好的產(chǎn)品良率。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種倒裝芯片凸塊結(jié)構(gòu)及其制作工藝以解決現(xiàn)有的凸點(diǎn)結(jié) 構(gòu)及其制造工藝中為保證產(chǎn)品良率必須制備鈍化層，從而使得凸塊結(jié)構(gòu)間的間距無法實(shí)現(xiàn) 更小的問題。為了實(shí)現(xiàn)上述的目的，本發(fā)明提供一種倒裝芯片凸塊結(jié)構(gòu)，包括制作于芯片上的多個輸入/輸出端口 ；凸塊下金屬層，完全覆蓋所述輸入/輸出端口 ；
0011]柱狀凸塊，位于所述凸塊下金屬層之上，完全覆蓋所述凸塊下金屬層且其底面寬度大于頂端寬度，所述底面指與凸塊下金屬層接觸的一面?？蛇x的，還包括球狀凸點(diǎn)，位于所述柱狀凸塊之上?？蛇x的，所述芯片輸入/輸出端口為鋁壓焊塊?？蛇x的，所述凸塊下金屬層包括Ti金屬層和形成在Ti金屬層之上的Cu金屬層。可選的，所述柱狀凸塊為銅凸塊?？蛇x的，所述球狀凸點(diǎn)為錫銀凸點(diǎn)?？蛇x的，所述柱狀凸塊的高度為16-80um。為了實(shí)現(xiàn)上述的目的，本發(fā)明還提供一種倒裝芯片凸塊結(jié)構(gòu)制作工藝，包括如下 步驟在具有輸入/輸出端口的芯片基底上形成凸塊下金屬層；在所述凸塊下金屬層之上涂覆負(fù)性光刻膠；對所述負(fù)性光刻膠進(jìn)行兩次曝光及顯影，得到與所述芯片輸入/輸出端口位置相 對應(yīng)的電鍍凹槽，所述電鍍凹槽的底面寬度大于所述芯片輸入/輸出端口的寬度且其頂端 寬度小于所述底面寬度；在所述電鍍凹槽內(nèi)電鍍凸塊；去除剩余的所述負(fù)性光刻膠并將暴露在外的未被所述初始凸塊覆蓋的凸塊下金 屬層腐蝕掉?？蛇x的，所述芯片輸入/輸出端口為鋁壓焊塊?？蛇x的，所述形成凸塊下金屬層的步驟包括在所述芯片基底上先濺射一層Ti金 屬層，再在濺射的Ti金屬層上濺射一層Cu金屬層?？蛇x的，所述對負(fù)性光刻膠進(jìn)行兩次曝光的步驟包括首先根據(jù)需得到的電鍍凹 槽的頂端寬度對所述負(fù)性光刻膠進(jìn)行第一次曝光，第一次曝光區(qū)域?yàn)閮蓚€電鍍凹槽間的間 隔部分；其次對所述第一次曝光區(qū)域的中間部分進(jìn)行第二次曝光?？蛇x的，所述第一次曝光的曝光能量為450-550毫焦/平方厘米?？蛇x的，所述第二次曝光的曝光能量為450-550毫焦/平方厘米。可選的，所述電鍍凸塊的步驟包括在所述電鍍凹槽中電鍍底面寬度大于頂端寬 度的柱狀凸塊，所述柱狀凸塊的高度小于所述電鍍凹槽的高度?？蛇x的，所述電鍍凸塊的步驟還包括在所述電鍍凹槽中柱狀凸塊之上進(jìn)一步電
鍍第二凸塊?？蛇x的，所述柱狀凸塊的高度為16-80um?？蛇x的，所述柱狀凸塊為銅凸塊。可選的，所述第二凸塊為錫銀凸塊?？蛇x的，對所述第二凸塊進(jìn)行回流。本發(fā)明所提供的倒裝芯片凸塊結(jié)構(gòu)及其制作工藝中，由于凸塊下寬上窄且底端完 全覆蓋住了凸塊下金屬層，而凸塊下金屬層又完全覆蓋芯片輸入/輸出端口，因而無需現(xiàn) 有技術(shù)凸塊結(jié)構(gòu)中的鈍化層，簡化了絕緣層的工藝制程，降低成本，同時可使凸塊結(jié)構(gòu)間的 上端間距縮小到15um，底端間距則可縮小到lOum，在得到更小線寬的條件下可獲得更高的
產(chǎn)品良率。


圖1為現(xiàn)有凸點(diǎn)制作工藝完成的銅柱凸點(diǎn)結(jié)構(gòu)示意圖；圖2為本發(fā)明的倒裝芯片凸塊結(jié)構(gòu)實(shí)施例示意圖；圖3A至圖3G為圖2所示倒裝芯片凸塊結(jié)構(gòu)制作工藝的實(shí)施例示意圖。
具體實(shí)施例方式以下結(jié)合附圖和具體實(shí)施例對本發(fā)明提出的倒裝芯片凸塊結(jié)構(gòu)及其制作工藝作 進(jìn)一步詳細(xì)說明。根據(jù)下面說明和權(quán)利要求書，本發(fā)明的優(yōu)點(diǎn)和特征將更清楚。需說明的 是，附圖均采用非常簡化的形式且均使用非精準(zhǔn)的比率，僅用以方便、明晰地輔助說明本發(fā) 明實(shí)施例的目的。以下首先說明本發(fā)明的倒裝芯片凸塊結(jié)構(gòu)。請參看圖2，圖2為本發(fā)明的倒裝芯片凸塊結(jié)構(gòu)的一種實(shí)施例示意圖。如圖2所示，芯片的輸入/輸出端口 2位于芯片1之上，芯片的輸入/輸出端口 2 可以為鋁壓焊塊。凸塊下金屬層4完全覆蓋芯片輸入/輸出端口 2，作為本發(fā)明的倒裝芯片凸塊結(jié)構(gòu) 的一種實(shí)施例，凸塊下金屬層4包含先濺射的一層Ti金屬層和再濺射的一層Cu金屬層。凸塊8位于凸塊下金屬層4之上，其底端完全覆蓋凸塊下金屬層。作為本發(fā)明的 倒裝芯片凸塊結(jié)構(gòu)的一種實(shí)施例，凸塊8包含下寬上窄的柱狀凸塊9和位于柱狀凸塊9之 上的球狀凸點(diǎn)10。柱狀凸塊9位于凸塊下金屬層之上，完全覆蓋凸塊下金屬層且其底面寬 度大于頂端寬度，所述底面指與凸塊下金屬層接觸的一面。柱狀凸塊9的高度為16-80um。 柱狀凸塊9可以為銅凸塊。球狀凸點(diǎn)10可以為錫銀凸點(diǎn)。由于本發(fā)明的倒裝芯片凸塊結(jié)構(gòu)中柱狀凸塊9的底面寬度大于其頂端寬度且其 底面完全覆蓋住了凸塊下金屬層4，而凸塊下金屬層4又完全覆蓋芯片輸入/輸出端口 2， 因而省去了現(xiàn)有技術(shù)的凸塊結(jié)構(gòu)中芯片輸入/輸出端口 2上必須覆蓋的鈍化層，凸塊結(jié)構(gòu) 間的上端間距可縮小到15um，底端間距則可縮小到10um。以下結(jié)合圖3A至圖3G說明本發(fā)明的倒裝芯片凸塊結(jié)構(gòu)的制作工藝。圖3A至圖 3G為圖2所示倒裝芯片凸塊結(jié)構(gòu)制作工藝的實(shí)施例示意圖。首先，如圖3A所示，在制備好的包括了芯片1及芯片輸入/輸出端口 2的芯片基 底上形成凸塊下金屬層4。作為本發(fā)明的倒裝芯片凸塊結(jié)構(gòu)制作工藝的一種實(shí)施例，芯片的 輸入/輸出端口 2可以為鋁壓焊塊，形成凸塊下金屬層4的步驟包括在所述芯片基底上先 濺射一層Ti金屬層和再在Ti金屬層上濺射一層Cu金屬層。其次，如圖3B所示，在芯片基底上的凸塊下金屬層4之上涂覆厚的負(fù)性光刻膠7。再次，對負(fù)性光刻膠7進(jìn)行兩次曝光及顯影，得到與所述芯片輸入/輸出端口 2位 置相對應(yīng)的電鍍凹槽，所述電鍍凹槽的底面寬度大于所述芯片輸入/輸出端口 2的寬度且 其頂端寬度小于所述底面寬度。為形成上述電鍍凹槽，本發(fā)明的凸塊結(jié)構(gòu)制作工藝采用負(fù)性光刻膠，曝光位置與 形成所需電鍍凹槽的位置相反，經(jīng)過曝光的負(fù)性光刻膠因交聯(lián)而變得不可溶解并會硬化， 不能在顯影溶劑中被洗掉，而未被曝光的部分則將在顯影的過程中被顯影溶劑溶解。如圖3C所示，根據(jù)需得到的電鍍凹槽的頂端寬度對負(fù)性光刻膠7進(jìn)行第一次曝光，曝光區(qū)域11為兩個電鍍凹槽間的間隔部分。為保證凸塊結(jié)構(gòu)的高度達(dá)到工藝需要的高 度，所涂負(fù)性光刻膠7 —般都較厚，曝光時負(fù)性光刻膠7表面接受的曝光能量強(qiáng)于底部，因 而在顯影時第一次曝光區(qū)域11的底部部分往往也會受到顯影溶劑的溶解，這樣在顯影后 電鍍凹槽便會呈現(xiàn)底部開口大于上端的下寬上窄的形狀。為了保證第一次曝光區(qū)域11的 底部在顯影時不被過多溶解且最終得到的電鍍凹槽底部能具有很好的開口形狀，本發(fā)明的 凸塊結(jié)構(gòu)制作工藝在第一次曝光后對第一次曝光區(qū)域11的中間部分進(jìn)行第二次曝光，這 樣第二次曝光區(qū)域12的底部經(jīng)過兩次曝光硬化后將不會在顯影時被溶解，從而保證了電 鍍凹槽在顯影過后能得到理想的形狀。作為本發(fā)明的凸塊結(jié)構(gòu)制作工藝的一種實(shí)施例，第 一次曝光和第二次曝光的曝光能量均可在450-550mj/cm2 (毫焦/平方厘米)間，使得最終 顯影后得到的電鍍凹槽底部開口的傾斜度控制在30-40度間。如圖3E所示，對經(jīng)過了兩次曝光的負(fù)性光刻膠7進(jìn)行顯影得到底面寬度大于芯片 輸入/輸出端口寬度且其頂端寬度小于其底面寬度的電鍍凹槽13。再次，如圖3F所示，在電鍍凹槽13內(nèi)電鍍凸塊。作為本發(fā)明凸塊結(jié)構(gòu)制作工藝的 一種實(shí)施例，首先，在電鍍凹槽13中首先電鍍16-80um高的下寬上窄的柱狀凸塊9，柱狀凸 塊9的高度低于電鍍凹槽13的高度，電鍍的柱狀凸塊9為銅凸塊；其次，在柱狀銅凸塊9之 上再電鍍的第二凸塊14，電鍍的第二凸塊14為錫銀凸塊。再次，如圖3G所示，去除剩余的光刻膠7并將暴露在外的未被凸塊覆蓋的凸塊下 金屬層4腐蝕掉。最后，對電鍍形成的第二凸塊14在200°C -250°C的溫度下進(jìn)行回流，使其成為球 狀凸點(diǎn)，最終形成如圖2所示的高度均勻，形狀較好的凸塊8。顯然，本領(lǐng)域的技術(shù)人員可以對本發(fā)明進(jìn)行各種改動和變型而不脫離本發(fā)明的精 神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍 之內(nèi)，則本發(fā)明也意圖包括這些改動和變型在內(nèi)。
權(quán)利要求
一種倒裝芯片凸塊結(jié)構(gòu)，包括制作于芯片上的多個輸入/輸出端口；凸塊下金屬層，完全覆蓋所述輸入/輸出端口；柱狀凸塊，位于所述凸塊下金屬層之上，完全覆蓋所述凸塊下金屬層且其底面寬度大于頂端寬度，所述底面指與凸塊下金屬層接觸的一面。
2.如權(quán)利要求1所述的倒裝芯片凸塊結(jié)構(gòu)，其特征在于，還包括球狀凸點(diǎn)，位于所述柱 狀凸塊之上。
3.如權(quán)利要求1所述的倒裝芯片凸塊結(jié)構(gòu)，其特征在于，所述芯片輸入/輸出端口為鋁 壓焊塊。
4.如權(quán)利要求1所述的倒裝芯片凸塊結(jié)構(gòu)，其特征在于，所述凸塊下金屬層包括Ti金 屬層和形成在Ti金屬層之上的Cu金屬層。
5.如權(quán)利要求1所述的倒裝芯片凸塊結(jié)構(gòu)，其特征在于，所述柱狀凸塊為銅凸塊。
6.如權(quán)利要求2所述的倒裝芯片凸塊結(jié)構(gòu)，其特征在于，所述球狀凸點(diǎn)為錫銀凸點(diǎn)。
7.如權(quán)利要求1所述的倒裝芯片凸塊結(jié)構(gòu)，其特征在于，所述柱狀凸塊的高度為 16-80um。
8.一種倒裝芯片凸塊結(jié)構(gòu)制作工藝，包括如下步驟在具有輸入/輸出端口的芯片基底上形成凸塊下金屬層；在所述凸塊下金屬層之上涂覆負(fù)性光刻膠；對所述負(fù)性光刻膠進(jìn)行兩次曝光及顯影，得到與所述芯片輸入/輸出端口位置相對應(yīng) 的電鍍凹槽，所述電鍍凹槽的底面寬度大于所述芯片輸入/輸出端口的寬度且其頂端寬度 小于所述底面寬度；在所述電鍍凹槽內(nèi)電鍍凸塊；去除剩余的所述負(fù)性光刻膠并將暴露在外的未被所述凸塊覆蓋的凸塊下金屬層腐蝕掉。
9.如權(quán)利要求8所述的倒裝芯片凸塊結(jié)構(gòu)制作工藝，其特征在于，所述芯片輸入/輸出 端口為鋁壓焊塊。
10.如權(quán)利要求8所述的倒裝芯片凸塊結(jié)構(gòu)制作工藝，其特征在于，所述形成凸塊下金 屬層的步驟包括在所述芯片基底上先濺射一層Ti金屬層，再在濺射的Ti金屬層上濺射一 層Cu金屬層。
11.如權(quán)利要求8所述的倒裝芯片凸塊結(jié)構(gòu)制作工藝，其特征在于，所述對負(fù)性光刻膠 進(jìn)行兩次曝光的步驟包括首先根據(jù)需得到的電鍍凹槽的頂端寬度對所述負(fù)性光刻膠進(jìn)行 第一次曝光，第一次曝光區(qū)域?yàn)閮蓚€電鍍凹槽間的間隔部分；其次對所述第一次曝光區(qū)域 的中間部分進(jìn)行第二次曝光。
12.如權(quán)利要求8所述的倒裝芯片凸塊結(jié)構(gòu)制作工藝，其特征在于，所述第一次曝光的 曝光能量為450-550毫焦/平方厘米。
13.如權(quán)利要求8所述的倒裝芯片凸塊結(jié)構(gòu)制作工藝，其特征在于，所述第二次曝光的 曝光能量為450-550毫焦/平方厘米。
14.如權(quán)利要求8所述的倒裝芯片凸塊結(jié)構(gòu)制作工藝，其特征在于，所述電鍍凸塊的步 驟包括在所述電鍍凹槽中電鍍底面寬度大于頂端寬度的柱狀凸塊，所述柱狀凸塊的高度小于所述電鍍凹槽的高度。
15.如權(quán)利要求14所述的倒裝芯片凸塊結(jié)構(gòu)制作工藝，其特征在于，所述電鍍凸塊的 步驟還包括在所述柱狀凸塊之上進(jìn)一步電鍍第二凸塊。
16.如權(quán)利要求14所述的倒裝芯片凸塊結(jié)構(gòu)制作工藝，其特征在于，所述柱狀凸塊的 高度為16-80um。
17.如權(quán)利要求14所述的倒裝芯片凸塊結(jié)構(gòu)制作工藝，其特征在于，所述柱狀凸塊為 銅凸塊。
18.如權(quán)利要求15所述的倒裝芯片凸塊結(jié)構(gòu)制作工藝，其特征在于，所述第二凸塊為 錫銀凸塊。
19.如權(quán)利要求15所述的倒裝芯片凸塊結(jié)構(gòu)制作工藝，其特征在于，對所述第二凸塊 進(jìn)行回流，形成球狀凸點(diǎn)。
全文摘要
本發(fā)明提供的倒裝芯片凸塊結(jié)構(gòu)及其制作工藝中，省去了鈍化層制程，凸塊下金屬層完全覆蓋芯片輸入/輸出端口，由于對負(fù)性光刻膠進(jìn)行兩次曝光最終顯影產(chǎn)生下寬上窄的電鍍凹槽，從而使得在電鍍凹槽內(nèi)電鍍得到的柱狀凸塊下寬上窄且完全覆蓋住了凸塊下金屬層，因而無需現(xiàn)有技術(shù)凸塊結(jié)構(gòu)中的鈍化層，簡化了絕緣層的工藝制程，同時可使凸塊結(jié)構(gòu)間的上端間距縮小到15μm，底端間距則可縮小到10μm，在得到更小線寬的條件下可獲得更高的產(chǎn)品良率。
文檔編號H01L21/60GK101924087SQ20091005280
公開日2010年12月22日 申請日期2009年6月9日 優(yōu)先權(quán)日2009年6月9日
發(fā)明者李德君 申請人:中芯國際集成電路制造(上海)有限公司