專(zhuān)利名稱(chēng)：芯片封裝結(jié)構(gòu)的制程的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種芯片封裝結(jié)構(gòu)的制程，且特別是有關(guān)于一種較薄的芯片封裝
結(jié)構(gòu)的制程。
背景技術(shù)：
在半導(dǎo)體產(chǎn)業(yè)中，集成電路(integrated circuits, IC)的制程主要分為三個(gè)階 段集成電路設(shè)計(jì)、集成電路的制作及集成電路的封裝。 在集成電路的制程中，芯片系經(jīng)由晶片(wafer)制作、電路設(shè)計(jì)以及切割晶片等 步驟而完成。晶片具有一有源面，其為有多個(gè)有源元件形成于其上的表面。于形成晶片 內(nèi)的集成電路之后，在晶片的有源面上形成多個(gè)接墊，以使由切割晶片所形成的芯片可透 過(guò)接墊電性連接至承載器。承載器可為一導(dǎo)線架或一線路板。芯片經(jīng)由打線接合(wire bonding)或倒裝焊(flip chip bonding)等方式電性連接至承載器(carrier)，其中芯片 的接墊電性連接至承載器的接墊，以形成一芯片封裝結(jié)構(gòu)。 —般而言，現(xiàn)有的線路板制程都必需用到核心介電層，而圖案化線路層與圖案化 介電層以全力口成法(fully additive process)、半力口成法(semi—additiveprocess)、減成 法(subtractive process)或是其他適合的方法交替地堆疊于核心介電層上。由前述可知， 核心介電層的厚度為線路板的總厚度的主要部分。因此，若無(wú)法有效地降低核心介電層的 厚度，勢(shì)必不利于降低芯片封裝結(jié)構(gòu)的總厚度。

發(fā)明內(nèi)容
本發(fā)明提供一種芯片封裝結(jié)構(gòu)的制程，其可制得厚度較薄的芯片封裝結(jié)構(gòu)。
本發(fā)明提出一種芯片封裝結(jié)構(gòu)的制程如下所述。首先，提供一圖案化導(dǎo)電層與一 圖案化防焊層圖案化防焊層，圖案化防焊層配置于圖案化導(dǎo)電層上。接著，接合多個(gè)芯片至 圖案化導(dǎo)電層上，以使芯片與圖案化防焊層分別配置于圖案化導(dǎo)電層的相對(duì)二表面上。然 后，借由多條導(dǎo)線電性連接芯片至圖案化導(dǎo)電層，其中芯片與導(dǎo)線位于圖案化導(dǎo)電層的同 一側(cè)。之后，形成至少一封裝膠體，以包覆圖案化導(dǎo)電層、芯片以及導(dǎo)線。然后，分離封裝膠 體、圖案化導(dǎo)電層與圖案化防焊層以形成至少一封裝體。 在本發(fā)明的一實(shí)施例中，提供圖案化導(dǎo)電層與圖案化防焊層的方法如下所述。首 先，提供一導(dǎo)電層。接著，形成一防焊層于導(dǎo)電層上。然后，圖案化防焊層以形成圖案化防 焊層，其中圖案化防焊層暴露出部分導(dǎo)電層。之后，圖案化導(dǎo)電層以形成圖案化導(dǎo)電層。
在本發(fā)明的一實(shí)施例中，提供圖案化導(dǎo)電層與圖案化防焊層的方法如下所述。首 先，提供一防焊層。接著，形成一導(dǎo)電層于防焊層上。然后，圖案化防焊層以形成圖案化防 焊層，其中圖案化防焊層暴露出部分導(dǎo)電層。之后，圖案化導(dǎo)電層以形成圖案化導(dǎo)電層。
在本發(fā)明的一實(shí)施例中，提供圖案化導(dǎo)電層與圖案化防焊層的方法如下所述。首 先，提供一導(dǎo)電層。然后，形成一防焊層于導(dǎo)電層上。之后，圖案化導(dǎo)電層以形成圖案化導(dǎo) 電層。然后，圖案化防焊層以形成圖案化防焊層，其中圖案化防焊層暴露出部分圖案化導(dǎo)電
在本發(fā)明的一實(shí)施例中，提供圖案化導(dǎo)電層與圖案化防焊層的方法如下所述。首
先，提供一防焊層。接著，形成一導(dǎo)電層于防焊層上。然后，圖案化導(dǎo)電層以形成圖案化導(dǎo) 電層。之后，圖案化防焊層以形成圖案化防焊層，其中圖案化防焊層暴露出部分圖案化導(dǎo)電層。 在本發(fā)明的一實(shí)施例中，多個(gè)芯片墊與多個(gè)引腳形成于圖案化導(dǎo)電層上。
在本發(fā)明的一實(shí)施例中，多個(gè)開(kāi)口形成于圖案化防焊層上。 在本發(fā)明的一實(shí)施例中，芯片封裝結(jié)構(gòu)的制程更包括于各開(kāi)口中形成一外部電 極，且外部電極透過(guò)開(kāi)口電性連接至圖案化導(dǎo)電層。 在本發(fā)明的一實(shí)施例中，芯片封裝結(jié)構(gòu)的制程更包括形成一粘著層于芯片與圖案 化導(dǎo)電層之間。 在本發(fā)明的一實(shí)施例中，位于芯片與圖案化導(dǎo)電層之間的粘著層為一B階粘著層。 在本發(fā)明的一實(shí)施例中，B階粘著層預(yù)先形成于芯片的一背面上。 在本發(fā)明的一實(shí)施例中，在芯片粘著至圖案化導(dǎo)電層之前，B階粘著層形成于圖案
化導(dǎo)電層上。 基于上述，本發(fā)明的芯片封裝結(jié)構(gòu)的制程可在不需用到核心介電層的情況下，制 作出芯片封裝結(jié)構(gòu)，故本發(fā)明的芯片封裝結(jié)構(gòu)的制程所制得的芯片封裝結(jié)構(gòu)的厚度小于現(xiàn) 有的芯片封裝結(jié)構(gòu)的厚度。


為讓本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能更明顯易懂，以下結(jié)合附圖對(duì)本發(fā)明的具 體實(shí)施方式作詳細(xì)說(shuō)明，其中 圖1A至圖1G為本發(fā)明一實(shí)施例的芯片封裝結(jié)構(gòu)的制程剖面圖。 主要元件符號(hào)說(shuō)明 100、 100':芯片封裝結(jié)構(gòu) 110:導(dǎo)電層 110':圖案化導(dǎo)電層 112:第一表面 114:第二表面 116:芯片墊 118 :引腳 120:圖案化防焊層 122 :開(kāi)口 130 :芯片 132 :有源面 134 :背面 136 :接墊 140 :粘著層
150 :導(dǎo)線 160、 160':封裝膠體 170:外部電極
具體實(shí)施例方式
本發(fā)明的實(shí)施例可參照對(duì)應(yīng)的圖示，且于圖示或描述中標(biāo)號(hào)相同的處為彼此相同 或相似。 圖1A至圖1G為本發(fā)明一實(shí)施例的芯片封裝結(jié)構(gòu)的制程剖面圖。請(qǐng)參照?qǐng)D1A，提 供一導(dǎo)電層110與一圖案化防焊層120，其中導(dǎo)電層110具有相對(duì)的一第一表面112與一第 二表面114，圖案化防焊層120具有多個(gè)開(kāi)口 122。此外，圖案化防焊層120配置于導(dǎo)電層 110的第一表面112上，且開(kāi)122暴露出導(dǎo)電層110的部分第一表面112。在一較佳的實(shí)施 例中，可對(duì)導(dǎo)電層IIO施加一棕化(brown oxidation)制程或一黑化(black oxidation) 制程，以增加導(dǎo)電層110的表面粗糙度。如此，可提升導(dǎo)電層110與圖案化防焊層120的接
n /又o 在本實(shí)施例中，形成圖案化防焊層120的方法為貼附一 B階膠膜(B stagedfilm) 于導(dǎo)電層110的第一表面112上，其中B階膠膜亦為一防焊層，且此固態(tài)狀的防焊層于貼附 至導(dǎo)電層IIO之前或之后可被圖案化而形成圖案化防焊層120。在一實(shí)施例中，圖案化防焊 層120的形成方式包括先于導(dǎo)電層110的第一表面112上涂布一液態(tài)防焊材料(例如B階 液態(tài)防焊材料)，以形成一液態(tài)防焊材料層，然后，固化與圖案化此液態(tài)防焊材料層，以形成 圖案化防焊層120，固化方式可借由加熱或是照射紫外光。 接著，請(qǐng)參照?qǐng)D1B，以曝光顯影以及蝕刻的方式圖案化導(dǎo)電層110，以形成一圖案 化導(dǎo)電層110'，其中圖案化導(dǎo)電層110'具有多個(gè)芯片墊116與多個(gè)引腳118，且圖案化防 焊層120暴露出圖案化導(dǎo)電層110'的部分第一表面112。值得注意的是，前述形成圖案化 導(dǎo)電層110'與圖案化防焊層120的圖案化制程的順序并非用以限定本發(fā)明。在一較佳實(shí) 施例中，可進(jìn)行一電鍍制程(platingprocess)，以于引腳118上形成一電鍍導(dǎo)電層(未繪 示)。前述電鍍導(dǎo)電層可為一鎳/金疊層或是其他適合的金屬層。 然后，請(qǐng)參照?qǐng)D1C，多個(gè)芯片130粘著至圖案化導(dǎo)電層110'的第二表面114，且芯 片130分別配置于芯片墊116上。然后，形成多條導(dǎo)線150，以連接引腳118與芯片130，其 中各芯片130具有一有源面132、一相對(duì)于有源面132的背面134以及多個(gè)配置于有源面 132上的接墊136。各芯片130借由一配置于芯片130與圖案化導(dǎo)電層110'之間的粘著層 140粘著至圖案化導(dǎo)電層110'。 在本實(shí)施例中，導(dǎo)線150是以打線接合的方式形成，且各導(dǎo)線150電性連接一引腳 118與一接墊136。導(dǎo)線150例如為金導(dǎo)線。 在本實(shí)施例中，粘著層140例如為一B階粘著層。B階粘著層可為ABLESTIK的8008 或8008TH。此外，B階粘著層亦可為ABLESTIK的6200、6201或6202或HITACHI Chemical CO. ， Ltd.提供的SA-200-6、 SA-200-10。在本發(fā)明的一實(shí)施例中，B階粘著層140形成在 晶片的背面。當(dāng)晶片被切割時(shí)，可形成多個(gè)芯片130，且芯片130具有位于其背面134上的 粘著層140。因此，B階粘著層140有利于量產(chǎn)。此外，B階粘著層140的形成方式包括旋 轉(zhuǎn)涂布、印刷或是其他適合的制程。更明確而言，粘著層140是形成在芯片130的背面134上。具體而言，可先提供一晶片，其具有多個(gè)成陣列排列的芯片130。然后，于芯片130的 背面134上形成一二階粘著層，并借由加熱或是照射紫外光的方式使此二階粘著層部分固 化，以形成B階粘著層140。另外，在芯片130粘著至圖案化導(dǎo)電層110'之前，B階粘著層 140可預(yù)先形成在圖案化導(dǎo)電層110'上。 在本實(shí)施例中，當(dāng)芯片130粘著至圖案化導(dǎo)電層110'之后，或者是當(dāng)一封裝膠體 包覆芯片130之后，B階粘著層140才完全固化。在其他實(shí)施例中，可對(duì)B階粘著層140進(jìn) 行一固化制程，使其完全固化。 接著，請(qǐng)參照?qǐng)D1D，一封裝膠體160包覆圖案化導(dǎo)電層110'、芯片130與導(dǎo)線150。 封裝膠體160的材質(zhì)例如為環(huán)氧樹(shù)脂(印oxy resin)。然后，分別于開(kāi)口 122中形成多個(gè)外 部電極170，以電性連接圖案化導(dǎo)電層110'。外部電極170例如為焊球。
請(qǐng)參照?qǐng)D1E，相較于圖1D是形成封裝膠體160來(lái)包覆圖案化導(dǎo)電層110'、圖案 化防焊層120、芯片130與導(dǎo)線150，圖1E是形成多個(gè)封裝膠體160'來(lái)包覆圖案化導(dǎo)電層 110'、圖案化防焊層120、芯片130與導(dǎo)線150。 請(qǐng)參照?qǐng)D1F與圖1G，圖1D或圖1E中的結(jié)構(gòu)可分離而成多個(gè)芯片封裝結(jié)構(gòu) 100 (如圖1F所示)或多個(gè)芯片封裝結(jié)構(gòu)100'(如圖1G所示)，其中分離的方法包括沖壓 (punching)或切害ij (sawing)。 如圖1F所示，本實(shí)施例的芯片封裝結(jié)構(gòu)100主要包括一圖案化導(dǎo)電層110'、一圖 案化防焊層120、一芯片130、多條導(dǎo)線150與一封裝膠體160。圖案化導(dǎo)電層110'具有相 對(duì)的一第一表面112與一第二表面114。圖案化防焊層120配置于第一表面112。圖案化 防焊層120暴露出部分的第一表面112。芯片130配置于圖案化導(dǎo)電層110'的第二表面 114上。導(dǎo)線150電性連接至芯片130以及圖案化導(dǎo)電層110'。封裝膠體160包覆圖案化 導(dǎo)電層110'、芯片130以及導(dǎo)線150。 綜上所述，相較于現(xiàn)有的芯片封裝結(jié)構(gòu)的制程，本發(fā)明的制程可制得無(wú)核心介電
層且厚度較小的芯片封裝結(jié)構(gòu)。因此，本發(fā)明可降低制作成本并提升產(chǎn)量。 雖然本發(fā)明已以較佳實(shí)施例揭示如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域技
術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的修改和完善，因此本發(fā)明的保護(hù)范
圍當(dāng)以權(quán)利要求書(shū)所界定的為準(zhǔn)。
權(quán)利要求
一種芯片封裝結(jié)構(gòu)的制程，包括提供一圖案化導(dǎo)電層與一圖案化防焊層，其中該圖案化防焊層配置于該圖案化導(dǎo)電層上；接合多個(gè)芯片至該圖案化導(dǎo)電層上，以使該些芯片與該圖案化防焊層分別配置于該圖案化導(dǎo)電層的相對(duì)二表面上；借由多條導(dǎo)線電性連接該些芯片至該圖案化導(dǎo)電層，其中該些芯片與該些導(dǎo)線位于該圖案化導(dǎo)電層的同一側(cè)；形成至少一封裝膠體，以包覆該圖案化導(dǎo)電層、該些芯片以及該些導(dǎo)線；以及分離該封裝膠體、該圖案化導(dǎo)電層與該圖案化防焊層。
2. 如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)的制程，其特征在于，提供該圖案化導(dǎo)電層與該 圖案化防焊層的方法包括提供一導(dǎo)電層； 形成一防焊層于該導(dǎo)電層上；圖案化該防焊層以形成該圖案化防焊層，其中該圖案化防焊層暴露出部分該導(dǎo)電層；以及圖案化該導(dǎo)電層以形成該圖案化導(dǎo)電層。
3. 如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)的制程，其特征在于，提供該圖案化導(dǎo)電層與該 圖案化防焊層的方法包括 提供一防焊層； 形成一導(dǎo)電層于該防焊層上；圖案化該防焊層以形成該圖案化防焊層，其中該圖案化防焊層暴露出部分該導(dǎo)電層；以及圖案化該導(dǎo)電層以形成該圖案化導(dǎo)電層。
4. 如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)的制程，其特征在于，提供該圖案化導(dǎo)電層與該 圖案化防焊層的方法包括提供一導(dǎo)電層； 形成一防焊層于該導(dǎo)電層上； 圖案化該導(dǎo)電層以形成該圖案化導(dǎo)電層；以及圖案化該防焊層以形成該圖案化防焊層，其中該圖案化防焊層暴露出部分該圖案化導(dǎo) 電層。
5. 如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)的制程，其特征在于，提供該圖案化導(dǎo)電層與該 圖案化防焊層的方法包括提供一防焊層； 形成一導(dǎo)電層于該防焊層上； 圖案化該導(dǎo)電層以形成該圖案化導(dǎo)電層；以及圖案化該防焊層以形成該圖案化防焊層，其中該圖案化防焊層暴露出部分該圖案化導(dǎo) 電層。
6. 如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)的制程，其特征在于，多個(gè)芯片墊與多個(gè)引腳形 成于該圖案化導(dǎo)電層上。
7. 如權(quán)利要求l所述的芯片封裝結(jié)構(gòu)的制程，其特征在于，多個(gè)開(kāi)口形成于該圖案化 防焊層上。
8. 如權(quán)利要求7所述的芯片封裝結(jié)構(gòu)的制程，其特征在于，更包括 于各該開(kāi)口中形成一外部電極，且該些外部電極透過(guò)該些開(kāi)口電性連接至該圖案化導(dǎo)電層。
9. 如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)的制程，其特征在于，更包括 形成一粘著層于該些芯片與該圖案化導(dǎo)電層之間。
10. 如權(quán)利要求9所述的芯片封裝結(jié)構(gòu)的制程，其特征在于，位于該些芯片與該圖案化 導(dǎo)電層之間的該粘著層為一 B階粘著層。
11. 如權(quán)利要求10所述的芯片封裝結(jié)構(gòu)的制程，其特征在于，該B階粘著層預(yù)先形成于 該芯片的一背面上。
12. 如權(quán)利要求IO所述的芯片封裝結(jié)構(gòu)的制程，其特征在于，在該芯片粘著至該圖案 化導(dǎo)電層之前，該B階粘著層形成于該圖案化導(dǎo)電層上。
全文摘要
一種芯片封裝結(jié)構(gòu)的制程如下所述。首先，提供一圖案化導(dǎo)電層與一圖案化防焊層，圖案化防焊層配置于圖案化導(dǎo)電層上。接著，接合多個(gè)芯片至圖案化導(dǎo)電層上，以使芯片與圖案化防焊層分別配置于圖案化導(dǎo)電層的相對(duì)二表面上。然后，借由多條導(dǎo)線電性連接芯片至圖案化導(dǎo)電層，其中芯片與導(dǎo)線位于圖案化導(dǎo)電層的同一側(cè)。之后，形成一封裝膠體，以包覆圖案化導(dǎo)電層、芯片以及導(dǎo)線。然后，分離封裝膠體、圖案化導(dǎo)電層與圖案化防焊層。本發(fā)明的芯片封裝結(jié)構(gòu)的制程可在不需用到核心介電層的情況下，制作出芯片封裝結(jié)構(gòu)，故所制得的芯片封裝結(jié)構(gòu)的厚度小于現(xiàn)有的芯片封裝結(jié)構(gòu)的厚度。
文檔編號(hào)H01L21/50GK101740410SQ20091000838
公開(kāi)日2010年6月16日 申請(qǐng)日期2009年2月25日 優(yōu)先權(quán)日2008年11月13日
發(fā)明者林峻瑩, 沈更新 申請(qǐng)人:南茂科技股份有限公司;百慕達(dá)南茂科技股份有限公司