專利名稱：在溝道區(qū)中具有高應(yīng)力的mosfet及其制造方法
技術(shù)領(lǐng)域：
(0001 )本發(fā)明涉及用于數(shù)字或模擬應(yīng)用的高性能半導(dǎo)體器件， 且更具體地涉及具有導(dǎo)致應(yīng)力的遷移率增強的互補金屬氧化物半導(dǎo) 體(CMOS)器件。具體地說，本發(fā)明提供在源和漏擴展區(qū)具有嵌入 的導(dǎo)致應(yīng)力的材料的受到應(yīng)力的CMOS器件及其制造方法，其中所述 源和漏擴展區(qū)從深源區(qū)和漏區(qū)朝著溝道的方向橫向地突出，由此使得 兩種半導(dǎo)體材料之間的異質(zhì)結(jié)與p-n結(jié)重合，或者位于接近于p-n結(jié)。
背景技術(shù)：
(0002)已經(jīng)在半導(dǎo)體工業(yè)中研究了通過控制載流子遷移率來提 高半導(dǎo)體器件性能的各種技術(shù)。在該技術(shù)分類中的一個關(guān)鍵要素是控
制晶體管器件溝道中的應(yīng)力。 一些方法利用硅襯底內(nèi)的取代碳的單晶 硅(Si:C)層來改變溝道中的硅材料的晶格常數(shù)。當(dāng)硅和碳具有相同 的外電子層和相同的晶體結(jié)構(gòu)時，即，"金剛石結(jié)構(gòu)"，它們的室溫晶 格常數(shù)不同，分別為0.5431nm和0.357nm。通過利用碳原子取代單晶 硅點陣中的某些硅原子，可以獲得晶格常數(shù)比純硅小的單晶結(jié)構(gòu)。
(0003 )例如，通過在金屬-氧化物-半導(dǎo)體場效應(yīng)晶體管
(MOSFET)的溝道區(qū)中施加雙軸應(yīng)力或者單軸應(yīng)力，上述晶格失配 材料可以有益地被用于在半導(dǎo)體器件上產(chǎn)生應(yīng)力，從而例如通過增加 導(dǎo)通電流來提高性能。在半導(dǎo)體工業(yè)中，已經(jīng)深入地研究了單軸應(yīng)力
(即，沿著一個結(jié)晶方向施加的應(yīng)力)對構(gòu)建在硅襯底上的半導(dǎo)體器 件的性能的影響，尤其是對MOSFET (或者簡而言之，"FET")器件 的性能的影響。對于利用硅溝道的P型MOSFET (或者簡而言之， "PFET")，在沿著所述溝道方向(即，空穴移動的方向或者連接漏 極和源極的方向)的單軸壓應(yīng)力下，溝道中少數(shù)載流子(在這種情況下是空穴)的遷移率會增加。相反地，對于利用硅溝道的N型MOSFET (或者簡而言之，"NFET")，在沿著所述溝道方向(即，電子移動 的方向或者連接漏極和源極的方向)的單軸張應(yīng)力下，溝道中的少數(shù) 載流子(在這種情況下是電子)的遷移率會增加。用于在PFET和NFET
之間提高載流子遷移率的對于應(yīng)力類型的上述相反的要求已經(jīng)導(dǎo)致 了在相同的集成芯片上向半導(dǎo)體器件施加至少兩種不同類型的應(yīng)力
的現(xiàn)有技術(shù)的方法。
(0004)對于形成在硅襯底上的PFET，形成嵌入在源和漏中的 SiGe合金已經(jīng)被證明是在溝道區(qū)中引入單軸壓應(yīng)力以提高P型 MOSFET的性能的有效方法。類似地，形成嵌入在源和漏中的Si:C合 金已經(jīng)被證明是在溝道區(qū)中引入單軸張應(yīng)力以提高N型MOSFET性能 的有效手段。
(0005 )取決于蝕刻工藝中使用的化學(xué)反應(yīng)，盡管凹陷區(qū)域的蝕 刻輪廓可以是各向異性的或者各向同性的，然而，通常通過各向同性 干蝕刻使硅襯底的源區(qū)和漏區(qū)凹陷，所述干蝕刻例如是在硅的選擇外 延之前在外延工藝腔室中在大約70(TC使用HC1的原位(in-situ )蝕刻。 為了在溝道區(qū)域中產(chǎn)生高應(yīng)力并由此顯著地提高MOSFET的性能，在 源區(qū)和漏區(qū)中嵌入的SiGe合金或者嵌入的Si:C合金必須被形成為鄰 近于溝道區(qū)。嵌入的SiGe合金或者嵌入的Si:C合金越接近溝道區(qū)的中 心越近，溝道中的應(yīng)力和張力就越高。因此，優(yōu)選硅凹陷工藝的蝕刻 輪廓非常接近于溝道區(qū)。
(0006)然而，在凹陷區(qū)域中形成這樣的蝕刻輪廓在工藝中帶來 了挑戰(zhàn)。 一個典型的問題是，在各向同性蝕刻期間，對于干蝕刻或者 濕蝕刻來說，橫向凹陷量與垂直蝕刻深度線性地成比例。為了具有大 的橫向蝕刻量(以使得凹陷區(qū)域的邊緣被形成為接近于溝道區(qū))，需 要深的垂直蝕刻。盡管該技術(shù)可以用于具有相對深的源區(qū)和漏區(qū)的體 器件中的硅凹陷，然而其不適合于SOI器件。包括SOI襯底的高性能 CMOS器件使用厚度為約40nm到約100nm的頂部半導(dǎo)體層。當(dāng)前已知 的蝕刻技術(shù)的另一典型問題負載效應(yīng)，其中蝕刻輪廓取決于圖案密度，即，可蝕刻材料的局部區(qū)域密度。第三個典型問題是，各向同性 或者各向異性凹陷蝕刻的蝕刻輪廓可以包括形成在凹陷區(qū)域表面上 的結(jié)晶的小平面，這對于隨后嵌入材料的外延生長帶來了挑戰(zhàn)。
(0007 )盡管可以使用各向異性蝕刻代替各向同性蝕刻以形成回 陷區(qū)域，然而通過各向異性蝕刻實現(xiàn)產(chǎn)生應(yīng)力的嵌入材料區(qū)域與溝道 區(qū)的緊鄰需要形成極薄的柵間隔物，該柵間隔物應(yīng)當(dāng)具有良好控制的 厚度以及各向異性蝕刻工藝的精確控制。在這種情況下，對非常薄的 膜(通常厚度為約10nm到約20nm)需要非常精確地控制厚度。進一 步，上述反應(yīng)性離子蝕刻工藝可能具有非常小的工藝窗口。
(0008)考慮到上述內(nèi)容，存在對于如下半導(dǎo)體結(jié)構(gòu)及其制造方 法的需要，在該半導(dǎo)體結(jié)構(gòu)中，產(chǎn)生應(yīng)力的嵌入半導(dǎo)體區(qū)域形成為緊 鄰于MOSFET的溝道區(qū)。
(0009 )進一步，存在對于如下半導(dǎo)體結(jié)構(gòu)及其制造方法的需要， 在該半導(dǎo)體結(jié)構(gòu)中，通過自限制或者自對準蝕刻機制來控制凹陷形成 步驟時的源區(qū)和漏區(qū)中的橫向凹陷，以及因此具有向MOSFET的溝道 區(qū)提供高水平的應(yīng)力和張力的自對準的應(yīng)力產(chǎn)生嵌入半導(dǎo)體區(qū)域。

發(fā)明內(nèi)容
(0010) 為了解決上述需要，本發(fā)明提供了一種半導(dǎo)體結(jié)構(gòu)及其 制造方法，所述半導(dǎo)體結(jié)構(gòu)具有自對準到暈區(qū)域的產(chǎn)生應(yīng)力的嵌入源 區(qū)和漏區(qū)。
(0011) 在本發(fā)明中，提供了如下方法，選擇性地去除源和漏擴 展區(qū)并且在所述源和漏擴展區(qū)中生長嵌入的應(yīng)力產(chǎn)生材料(例如SiGe 合金或者Si:C合金)?？梢詢H僅在源和漏擴展區(qū)中生長嵌入的應(yīng)力產(chǎn) 生材料，或者在源和漏擴展區(qū)中以及深源區(qū)和漏區(qū)中生長嵌入的應(yīng)力 產(chǎn)生材料。在一個實施例中，可以使用如下的蝕刻工藝，該蝕刻工藝
對于一種導(dǎo)電類型的摻雜半導(dǎo)體區(qū)域選擇性地去除另一導(dǎo)電類型的 摻雜半導(dǎo)體區(qū)域。在另一實施例中，可以使用與摻雜劑濃度相關(guān)的蝕 刻工藝，其與導(dǎo)電類型無關(guān)的、對未摻雜或者輕摻雜半導(dǎo)體區(qū)域選擇性地去除摻雜的半導(dǎo)體區(qū)域。
(0012) 本發(fā)明的優(yōu)點在于，蝕刻工藝自對準到源和漏擴展區(qū)的 邊緣，由此使得更好的控制了蝕刻輪廓并且與蝕刻區(qū)域的圖案密度無 關(guān)，即，使負載效應(yīng)最小化，由此獲得了相對于現(xiàn)有技術(shù)蝕刻工藝的 提高的蝕刻均勻性。
(0013) 進一步，由于源和漏擴展區(qū)之間的邊界的銳度不會^^熱 擴散限制而是可以通過原位摻雜外延引入的突變(abrupt)界面而形 成該邊界的銳度，因此可以獲得突變的結(jié)輪廓?？蛇x地，可以通過本 征的外延沉積隨后進行摻雜劑注入和退火來將摻雜劑引入源區(qū)和漏 區(qū)和深源區(qū)和漏區(qū)中。嵌入的應(yīng)力產(chǎn)生材料可以提供抑制摻雜劑擴散 的額外的優(yōu)點，導(dǎo)致包括某些應(yīng)力產(chǎn)生合金的源和漏擴展區(qū)和/或深源 區(qū)和漏區(qū)中的突變的摻雜輪廓。例如，在SiGeC合金中，硼擴散顯著 地減少，以及在Si:C合金中抑制了磷擴散。突變的結(jié)輪廓減小了短溝 道效應(yīng)以及源和漏擴展區(qū)和/或深源區(qū)和漏區(qū)中的串聯(lián)電阻。
(0014) 本發(fā)明的另一優(yōu)點在于，包括MOSFET體的半導(dǎo)體材
的結(jié))非常4近于p-ii結(jié)(形成在具有相反的摻雜劑類型的兩個半導(dǎo) 體區(qū)域之間的分界處的冶金結(jié)(metallurgical junction))。已經(jīng)顯 示出，只要異質(zhì)結(jié)被包含為非常接近p-n結(jié)，那么結(jié)漏較低且異質(zhì)阻 擋物可以幫助減小漏極導(dǎo)致的阻擋降低(DIBL)和截止電流。
(0015) 根據(jù)本發(fā)明的一方面，提供一種半導(dǎo)體結(jié)構(gòu)，其包括 半導(dǎo)體襯底，其包含第一半導(dǎo)體材料并且包括具有第一導(dǎo)電類型
的摻雜的主體，其中所述主體鄰接半導(dǎo)體襯底的頂表面；
柵電極，包括柵電介質(zhì)和柵導(dǎo)體，其中所迷柵電介質(zhì)垂直地鄰接 所述主體；
至少 一個柵間隔物，包圍并且橫向地鄰接所述柵電極以及垂直地 鄰接所述半導(dǎo)體襯底的頂表面；
源擴展區(qū)和漏擴展區(qū)，其每一個包括第二半導(dǎo)體材料，具有第二 導(dǎo)電類型的摻雜，位于所述半導(dǎo)體襯底中，鄰接所述柵電介質(zhì)，從所述頂表面在所述半導(dǎo)體襯底中延伸到半導(dǎo)體襯底中的第 一深度，并且 自對準到其中一個柵電極側(cè)壁，其中第二半導(dǎo)體材料不同于第一半導(dǎo)
體材料；以及
深源區(qū)和深漏區(qū)，其每一個具有第二導(dǎo)電類型的摻雜，位于所述 半導(dǎo)體襯底中，橫向地鄰接所述源擴展區(qū)和漏擴展區(qū)中的一個，從所 述頂表面在半導(dǎo)體襯底中延伸到第二深度，并且自對準到其中 一個柵 間隔物外側(cè)壁，其中第二深度大于第一深度。
(0016 )在一個實施例中，所述深源區(qū)橫向地鄰接所述源擴展區(qū)， 所述深漏區(qū)橫向地鄰接所述漏擴展區(qū)，以及所述源擴展區(qū)和漏擴展區(qū) 的寬度大體上等于所述至少一個柵間隔物的寬度。
(0017 )在另 一實施例中，所述深源區(qū)和深漏區(qū)包括第二半導(dǎo)體材料。
(0018)在另一實施例中，所述深源區(qū)包括頂源區(qū)和底源區(qū)的 垂直疊層，以及所述深漏區(qū)包括頂漏區(qū)和底漏區(qū)的垂直疊層，其中 所述頂源區(qū)和頂漏區(qū)中的每一個包括第二半導(dǎo)體材料并且從所述半 導(dǎo)體襯底的頂表面延伸到第 一深度，以及其中所述底源區(qū)和底漏區(qū)中 的每一個包括第 一半導(dǎo)體材料并且從所述第 一深度延伸到第二深度。
(0019 )在另 一實施例中，深源區(qū)和深漏區(qū)中的每一個包括第二 半導(dǎo)體材料。
(0020)在還一實施例中，第一半導(dǎo)體材料是硅，第二半導(dǎo)體材 料是硅鍺合金、硅碳合金、和硅碳鍺合金中的一種。
(0021 )在另一實施例中，半導(dǎo)體結(jié)構(gòu)進一步包括 源側(cè)暈區(qū)域，具有第一導(dǎo)電類型的摻雜，位于源擴展區(qū)和柵電極 的正下方，并且自對準到柵電極的側(cè)壁中的一個；以及
漏側(cè)暈區(qū)域，具有第一導(dǎo)電類型的摻雜，位于所述漏擴展區(qū)和所 述柵電極的正下方，并且自對準到所述柵電極的另一個側(cè)壁。
(0022 )在另 一實施例中，源擴展區(qū)和漏擴展區(qū)中的每一個在從 柵電介質(zhì)延伸到半導(dǎo)體襯底中的第 一深度的凸起圓弧表面處鄰接所 述主體，其中所述凸起圓弧表面沒有結(jié)晶的平面。(0023 )在另 一實施例中，源擴展區(qū)和漏擴展區(qū)在位于柵電極正 下方并且位于所述源擴展區(qū)和漏擴展區(qū)之間的溝道中產(chǎn)生應(yīng)力，其中 所述應(yīng)力是在連接源擴展區(qū)和漏擴展區(qū)的方向上的單軸應(yīng)力。
(0024)在另一實施例中，所述半導(dǎo)體結(jié)構(gòu)進一步包括位于所 述半導(dǎo)體襯底上的另一半導(dǎo)體器件，所述另一半導(dǎo)體器件包括
具有第二導(dǎo)電類型的摻雜的另一主體，其中所述另一主體鄰接所
述半導(dǎo)體襯底的頂表面；
另一柵電極，包括另一柵電介質(zhì)和另一柵導(dǎo)體，其中所述另一柵 電介質(zhì)垂直地鄰接所述另 一主體；
源擴展區(qū)和漏擴展區(qū)，其每一個包括第一半導(dǎo)體材料，具有第一 導(dǎo)電類型的摻雜，位于所述半導(dǎo)體襯底中，鄰接所述另一柵電介質(zhì)， 并且自對準到所述另一柵電極的其中一個側(cè)壁；以及深源區(qū)和深漏區(qū)，其每一個具有第一導(dǎo)電類型的摻雜，位于所述 半導(dǎo)體襯底中，橫向地鄰接另一源擴展區(qū)和另一漏擴展區(qū)中的一個， 以及自對準到所述另一柵電極上的另一柵間隔物的其中一個側(cè)壁。
(0025 )在另 一實施例中，所述半導(dǎo)體結(jié)構(gòu)更進一步包括位于所 述半導(dǎo)體襯底上的另一半導(dǎo)體器件，所述另一半導(dǎo)體器件包括
具有第二導(dǎo)電類型的摻雜的另一主體，其中所述另一主體鄰接所
述半導(dǎo)體襯底的頂表面；
另一柵電極，包括另一柵電介質(zhì)和另一柵導(dǎo)體，其中所述另一柵 電介質(zhì)垂直地鄰接所述另 一主體；
源擴展區(qū)和漏擴展區(qū)，其每一個包括第三半導(dǎo)體材料，具有第一 導(dǎo)電類型的摻雜，位于所述半導(dǎo)體襯底中，鄰接所述另一柵電介質(zhì)， 并且自對準到所述另 一柵電極的其中一個側(cè)壁，其中所述第三半導(dǎo)體 材料不同于第一半導(dǎo)體材料和第二半導(dǎo)體材料；以及
深源區(qū)和深漏區(qū)，其每一個具有笫一導(dǎo)電類型的摻雜，位于所述 半導(dǎo)體襯底中，橫向地鄰接另一源擴展區(qū)和另一漏擴展區(qū)中的一個， 以及自對準到所述另一柵電極上的另一柵間隔物的其中一個外側(cè)壁。 (0026 )根據(jù)本發(fā)明的另 一方面，提供了 一種形成半導(dǎo)體結(jié)構(gòu)的方法，其包括
提供半導(dǎo)體區(qū)域，其包括第一半導(dǎo)體材料并且在半導(dǎo)體襯底中具 有第一導(dǎo)電類型的摻雜；
在所述半導(dǎo)體襯底上形成包括柵電介質(zhì)和柵導(dǎo)體的柵電極；
通過在半導(dǎo)體區(qū)域中注入第二導(dǎo)電類型的摻雜劑，從而形成虛擬 源擴展區(qū)和虛擬漏擴展區(qū)，其中所述虛擬源擴展區(qū)和虛擬漏擴展區(qū)中 的每一個具有第二導(dǎo)電類型的摻雜，并且從半導(dǎo)體襯底的頂表面延伸 到第一深度，以及其中第二導(dǎo)電類型與所述第一導(dǎo)電類型相反；
形成源側(cè)暈區(qū)域和漏側(cè)暈區(qū)域，其每一個具有第一導(dǎo)電類型的摻 雜并且從所述半導(dǎo)體襯底的頂表面延伸到半導(dǎo)體區(qū)域中的暈深度，其 中所述暈深度大于第一深度，所述源擴展區(qū)鄰接所述源側(cè)暈區(qū)域，以 及所述漏擴展區(qū)鄰接所述漏側(cè)暈區(qū)域；
對于所述源側(cè)暈區(qū)域和所述漏側(cè)暈區(qū)域選擇性地除去所述虛擬 源擴展區(qū)和所述虛擬漏擴展區(qū)；以及
在所述源側(cè)暈區(qū)域和所述漏側(cè)暈區(qū)域正上方選擇性地沉積第二 半導(dǎo)體材料，其中第二半導(dǎo)體材料不同于第一半導(dǎo)體材料。
(0027) 根據(jù)本發(fā)明的一個實施例，所述方法進一步包括 形成虛擬深源區(qū)和虛擬深漏區(qū)，其每一個具有第二導(dǎo)電類型的摻
雜并且從所述半導(dǎo)體襯底的頂表面延伸到第二深度，其中第二深度大 于所述暈深度；
對于具有第一導(dǎo)電類型的摻雜的部分半導(dǎo)體區(qū)域選擇性的除去 所述虛擬深源區(qū)和虛擬深漏區(qū)；以及
在半導(dǎo)體區(qū)域的所述部分的正上方選擇性地沉積第二半導(dǎo)體材料。
(0028) 根據(jù)另一實施例，所述方法進一步包括 在所述柵電極上以及部分笫二半導(dǎo)體材料正上方形成至少一個
柵間隔物；以及
通過將第二導(dǎo)電類型的摻雜劑注入到所述半導(dǎo)體襯底中，從而形
成深源區(qū)和深漏區(qū)，其每一個具有第二導(dǎo)電類型的摻雜，其中所述深源區(qū)包括垂直鄰接的頂源區(qū)和底源區(qū)的疊層，其中所述頂源區(qū)包括所述第二導(dǎo)電材料以及所述底源區(qū)包括所述第一導(dǎo)電材料，以及其中所述深漏區(qū)包括垂直鄰接的頂漏區(qū)和底漏區(qū)的疊層，其中所述頂漏區(qū)包括所述第二導(dǎo)電材料以及所述底漏區(qū)包括所述第一導(dǎo)電材料。
(0029) 根據(jù)另一實施例，所述方法進一步包括在所述柵電極上和部分第二半導(dǎo)體材料正上方形成至少一個柵
間隔物；
通過蝕刻第二半導(dǎo)體材料的暴露部分除去源側(cè)凹陷區(qū)域和漏側(cè)凹陷區(qū)域，其中第二半導(dǎo)體材料的兩個部分保持在所述柵電極和所述至少一個柵間隔物的正下方；以及
在所述源側(cè)凹陷區(qū)域和漏側(cè)凹陷區(qū)域內(nèi)選擇性地沉積第二半導(dǎo)體材料。
(0030) 根據(jù)另一實施例，第一半導(dǎo)體材料是硅，以及第二半導(dǎo)體材料包括硅鍺合金、硅碳合金和硅鍺碳合金中的一個。
(0031 )根據(jù)本發(fā)明的另一方面，提供了另一形成半導(dǎo)體結(jié)構(gòu)的方法，其包括
提供半導(dǎo)體區(qū)域，其包括第一半導(dǎo)體材料并且在半導(dǎo)體襯底中具有第一摻雜劑濃度的第一導(dǎo)電類型的摻雜；
在所述半導(dǎo)體襯底上形成包括柵電介質(zhì)和柵導(dǎo)體的柵電極；
通過將第一導(dǎo)電類型的摻雜劑注入到所述半導(dǎo)體區(qū)域中來形成虛擬源擴展區(qū)和虛擬漏擴展區(qū)，其中虛擬源擴展區(qū)和虛擬漏擴展區(qū)中的每一個具有第二摻雜劑濃度的第一導(dǎo)電類型的摻雜，從半導(dǎo)體襯底的頂表面延伸到第一深度，并且鄰接具有第一摻雜劑濃度的部分半導(dǎo)體區(qū)域，其中第二摻雜劑濃度大于第一摻雜劑濃度；
對于具有第一摻雜劑濃度的部分半導(dǎo)體區(qū)域選擇性地去除所述虛擬源擴展區(qū)和虛擬漏擴展區(qū)；以及
在源側(cè)暈區(qū)域和漏側(cè)暈區(qū)域正上方選擇性地沉積第二半導(dǎo)體材料，其中第二半導(dǎo)體材料不同于第一半導(dǎo)體材料。
(0032)根據(jù)一個實施例，所述方法包括形成虛擬深源區(qū)和虛擬深漏區(qū)，其每一個具有第三摻雜劑濃度的第一導(dǎo)電類型的摻雜，并且從所述半導(dǎo)體襯底的頂表面延伸到第二深度，所述第二深度大于第一深度，其中所述笫三摻雜劑濃度大于第一
摻雜劑濃度；
對于具有第一導(dǎo)電類型的摻雜的部分半導(dǎo)體區(qū)域選擇性地除去所述虛擬深源區(qū)和虛擬深漏區(qū)；在部分半導(dǎo)體區(qū)域正上方選擇性地沉
積第二半導(dǎo)體材料；以及
在第二半導(dǎo)體材料的兩個部分正下方形成源側(cè)暈區(qū)域和漏側(cè)暈區(qū)域。


(0033 )圖1 -9示出了根據(jù)本發(fā)明第 一 實施例的第 一 示例性半導(dǎo)體結(jié)構(gòu)的順序的垂直橫剖面圖。
(0034 )圖10-17示出了根據(jù)本發(fā)明第二實施例的第二示例性半導(dǎo)體結(jié)構(gòu)的順序的垂直橫剖面圖。
(0035 )圖18-25示出了根據(jù)本發(fā)明第三實施例的第三示例性半導(dǎo)體結(jié)構(gòu)的順序的垂直橫剖面圖。
(0036) 圖26-31示出了根據(jù)本發(fā)明第四實施例的第四示例性半導(dǎo)體結(jié)構(gòu)的順序的垂直橫剖面圖。
(0037) 圖32示出了根據(jù)本發(fā)明第五實施例的第五示例性半導(dǎo)體結(jié)構(gòu)的垂直剖視圖。
具體實施例方式
(0038 )如上所述，本發(fā)明涉及具有在源和漏擴展區(qū)中嵌入的應(yīng)力誘發(fā)材料的受應(yīng)力的CMOS器件及其制造方法，由此使得兩種半導(dǎo)體材料之間的異質(zhì)結(jié)與p-n結(jié)重合，將參考附圖對其進行詳細描述。應(yīng)當(dāng)注意，相同和對應(yīng)的元件被標記了相同的參考數(shù)字。
(0039)參考圖l，示出了根據(jù)本發(fā)明第一實施例的第一示例性半導(dǎo)體結(jié)構(gòu)，其包括半導(dǎo)體襯底8，半導(dǎo)體襯底8包括第一半導(dǎo)體區(qū)域10和淺槽隔離20。第一半導(dǎo)體區(qū)域10包括第一半導(dǎo)體材料，所述第一半導(dǎo)體材料具有第一摻雜劑濃度的第一導(dǎo)電類型的摻雜。半導(dǎo)體襯底
8可以進一步包括第二半導(dǎo)體區(qū)域11，其包括第一半導(dǎo)體材料并且具有第二導(dǎo)電類型的摻雜，其中第二導(dǎo)電類型與第一導(dǎo)電類型相反。第
一半導(dǎo)體區(qū)域10可以具有P型摻雜，而第二半導(dǎo)體區(qū)域11可以具有N型摻雜，或者反之亦然。通常，第二半導(dǎo)體區(qū)域ll包括從半導(dǎo)體襯底的頂表面19延伸到所述半導(dǎo)體襯底8中的阱深Dw的阱。
(0040)第一和第二半導(dǎo)體區(qū)域(10,11)的第一半導(dǎo)體材料可以但不限于從硅、鍺、硅鍺合金、硅碳合金、硅鍺碳合金、砷化鎵、
砷化銦、磷化銦、，第in-v族化合物半導(dǎo)體材料、第n-vi族化合物
半導(dǎo)體材料、有機物半導(dǎo)體材料、及其他化合物半導(dǎo)體材料中選出。在一種情況下，第一半導(dǎo)體材料包括硅。優(yōu)選地，第一和笫二半導(dǎo)體
區(qū)域(lO，ll)是單晶體，即，在整個半導(dǎo)體襯底8的體積中具有相同的結(jié)晶取向。
(0041 )半導(dǎo)體襯底8可以是體襯底、絕緣體上半導(dǎo)體(SOI)襯底或者具有體部分和SOI部分的混合式的襯底。盡管以體襯底來描述本發(fā)明，然而在這里也明確地考慮了使用SOI襯底或者混合式的襯底的實施例。
(0042) 第一半導(dǎo)體區(qū)域10和第二半導(dǎo)體區(qū)域11通常被輕摻雜，即，盡管在這里明確地考慮了更小和更大的摻雜劑濃度，其具有從約1.0xl015/cm3到3.0xl018/cm3的摻雜劑濃度，以及優(yōu)選地從約1.0xl0"/cm3到1.0xl0"/cm3的摻雜劑濃度。
(0043) 第一器件100和第二器件200形成在半導(dǎo)體襯底8上。第一器件100可以是第二導(dǎo)電類型的金屬-氧化物-半導(dǎo)體場效應(yīng)晶體管
(MOSFET)，以及第二器件200可以是第一導(dǎo)電類型的MOSFET。第一器件100包括第一半導(dǎo)體區(qū)域10的一部分和形成在其上的第一柵電極。同樣地，第二器件包括第二半導(dǎo)體區(qū)域200的一部分以及形成在其上的第二柵電極。第一柵電極和第二柵電極中的每一個包括柵電介質(zhì)30、柵導(dǎo)體32和柵蓋電介質(zhì)34。柵電介質(zhì)30可以包括常用的基于氧化硅的柵電介質(zhì)材料或者現(xiàn)有技術(shù)中已知的高k柵電介質(zhì)材料。柵
導(dǎo)體32可以包括摻雜的半導(dǎo)體材料，例如摻雜的多晶硅或者摻雜的多晶硅合金，或者可以包括現(xiàn)有技術(shù)中已知的金屬柵材料。柵蓋電介質(zhì)34包括例如電介質(zhì)氧化物或者電介質(zhì)氮化物的電介質(zhì)材料。例如，柵蓋電介質(zhì)可以包括氮化硅。
(0044 )在柵導(dǎo)體32包括形成氧化物的半導(dǎo)體材料情況下，可以通過氧化柵導(dǎo)體32來形成可選的柵側(cè)壁氧化物36。例如，柵導(dǎo)體32可以包括摻雜的多晶硅，以及可選的柵側(cè)壁氧化物36可以包括氧化硅。值得強調(diào)的是，可選的柵側(cè)壁氧化物36可以存在于第一示例性半導(dǎo)體結(jié)構(gòu)中，或者可以不存在于第一示例性半導(dǎo)體結(jié)構(gòu)中。在可選的柵側(cè)壁氧化物36不存在的情況下，如由頂向下的視圖所示(即，正如從上面看)，柵電介質(zhì)30的側(cè)壁，柵導(dǎo)體32的側(cè)壁和柵蓋電介質(zhì)34的側(cè)壁是大體上重合的。第一柵間隔物40可以形成在柵導(dǎo)體32的側(cè)壁上，或者如果柵側(cè)壁氧化物36存在，形成在可選的柵側(cè)壁氧化物36的側(cè)壁上。第一柵間隔物40包括例如電介質(zhì)氧化物或者電介質(zhì)氮化物的電介質(zhì)材料。例如，第一柵間隔物40可以包括CVD氧化硅，即，通過化學(xué)氣相淀積(CVD)形成的氧化硅。第一柵間隔物40的厚度是對于將隨后形成的源和漏擴展區(qū)的優(yōu)化重疊的偏移距離。盡管在這里也考慮了更小或者更大的厚度，第一柵間隔物40的厚度為約3nm到約30nm，以及通常為約5nm到約20nm。
(0045)參考圖2，使用塊級掩模(未示出)，在第一半導(dǎo)體區(qū)域10和第二半導(dǎo)體區(qū)域l 1中順序地執(zhí)行掩模的離子注入。具體地說，在所述半導(dǎo)體襯底8上施加第一光致抗蝕劑(未示出)，并且利用第一塊掩模光刻地圖案化該第一光致抗蝕劑，以暴露第一器件100并且由第一光致抗蝕劑覆蓋第二器件200。通過與第一摻雜劑導(dǎo)電類型相反的第二導(dǎo)電類型的摻雜劑的離子注入，在第一器件100中形威了從半導(dǎo)體襯底8的頂表面19延伸到擴展深度De的第 一虛擬源擴展區(qū)42A和第一虛擬漏擴展區(qū)42B。因此，第一虛擬源擴展區(qū)42A和笫一虛擬漏擴展區(qū)42B具有第二導(dǎo)電類型的摻雜。盡管在這里也考慮了更小和更大的摻雜劑濃度，第一虛擬源擴展區(qū)42A和第一虛擬漏擴展區(qū)42B的摻 雜劑濃度可以為從約3.0xl018/cm、'J約3.0xl021/cm3 ，以及通常為約 3.0xlO"/cmS到約1.0x1021/0113。優(yōu)選地，離子注入的劑量被設(shè)置為足 夠高的水平，由此非晶化所注入的區(qū)域。第一虛擬源擴展區(qū)42A和第 一虛擬漏擴展區(qū)42B中的每一個鄰接第一器件100中柵電介質(zhì)36的底 面的邊緣部分。
(0046 )通過使用相同的第一光致抗蝕劑的第 一導(dǎo)電類型的摻雜 劑的有角度的離子注入，第一源側(cè)暈區(qū)域44A和第一漏側(cè)暈區(qū)域44B 形成在第一虛擬源擴展區(qū)42A或者第一虛擬漏擴展區(qū)42B的正下方。因 此，第一源側(cè)暈區(qū)域44A和笫一漏側(cè)暈區(qū)域44B具有第一導(dǎo)電類型的摻 雜。盡管在這里也考慮了更小和更大的摻雜劑濃度，這里的第一源側(cè) 暈區(qū)域44A和第 一漏側(cè)暈區(qū)域44B的摻雜劑濃度可以被稱為第二摻雜 劑濃度，并且可以為從約3.0xlO"/cii^到約3.0xl(P/cm3,以及通常為 約3.0xl0"/ci^到約3.0xl0"/cm3。第二摻雜劑濃度大于第一摻雜劑濃 度，所述第一摻雜劑濃度是第一半導(dǎo)體區(qū)域10的摻雜劑濃度。笫一源 側(cè)暈區(qū)域44A和第 一漏側(cè)暈區(qū)域44B中的每一個鄰接?xùn)烹娊橘|(zhì)40的一 部分。形成虛擬源和漏擴展區(qū)(42A， 42B)的離子注入和形成第一源 和漏側(cè)暈區(qū)域(44A， 44B)的離子注入的順序可以被反過來，以形成 相同的結(jié)構(gòu)。根據(jù)需要，可以調(diào)節(jié)兩個離子注入的角度。隨后除去第 一光致抗蝕劑。
(0047)施加第二光致抗蝕劑(未示出)并且利用第二塊掩模圖 案化該第二光致抗蝕劑，由此使得第一器件100被第二光致抗蝕劑覆 蓋，并同時暴露第二器件200。將第一導(dǎo)電類型的摻雜劑注入到第二 半導(dǎo)體區(qū)域11中以形成第二源擴展區(qū)43A和笫二漏擴展區(qū)43B。盡管在 這里也考慮了更小和更大的摻雜劑濃度，第二源擴展區(qū)43A和第二漏 擴展區(qū)43B的摻雜劑濃度可以為從約3.0xlO"/cmS到約3.0xl021/cm3，并 且通常為從約3.0xl0"/ci^到約1.0xl0"/cm3。進一步，第二導(dǎo)電類型 的摻雜劑被注入到笫二半導(dǎo)體區(qū)域的比第二源擴展區(qū)43A和第二漏擴 展區(qū)43B的底面更深的深度，從而形成第二源側(cè)暈區(qū)域45A和第二漏側(cè)暈區(qū)域45B。盡管在這里也考慮了更小和更大的摻雜劑濃度，第二源 側(cè)牽區(qū)域45A和第二漏側(cè)暈區(qū)域45B的摻雜劑濃度可以為從約 3.0xl017/cm3到約3.0xl02°/cm3 ，并且通常為從約3.0xl018/cm3到約 3.0xl019/cm3。
(0048 )在現(xiàn)有技術(shù)中眾所周知的，與離子注入的投注(project) 范圍(注入?yún)^(qū)域的深度)相比，在完成離子注入的表面附近處的注入 離子的橫向分散更大。因此，在從柵電介質(zhì)30延伸到半導(dǎo)體襯底中的 擴展深度De的凸起圓弧表面處，虛擬的源和漏擴展區(qū)U2A， 42B) 中的每一個鄰接第一源和漏側(cè)暈區(qū)域(44A， 44B)中的一個。
(0049)參考圖3，第二柵間隔物50和第三柵間隔物52沉積在第 一器件100和第二器件200中的每一個的柵電極上。第二柵間隔物50和 第三柵間隔物52包括電介質(zhì)材料，例如電介質(zhì)氧化物或者電介質(zhì)氮化 物。例如，第二柵間隔物50可以包括氧化硅，以及所述第三柵間隔物 52可以包括氮化硅。盡管在這里也明確考慮了更小和更大的厚度，第 二柵間隔物50和第三柵間隔物52的組合的橫向厚度可以為從約15nm 到約100nm，并且通常為從約30nm到約80nm。在現(xiàn)有技術(shù)中已知的 是，可以使用不同數(shù)目的柵間隔物(多個)以優(yōu)化半導(dǎo)體器件的性能。 因此，第一柵間隔物40，第二柵間隔物50和第三柵間隔物52在這里4皮 共同地稱為"至少一個柵間隔物"，由此意味著在第一示例性半導(dǎo)體結(jié) 構(gòu)中使用的柵間隔物的數(shù)目的可變性。
(0050 )在第 一器件100和第二器件200中順序地完成掩模的離子 注入以形成深源區(qū)和漏區(qū)。具體地說，在所述半導(dǎo)體襯底8上施加第 三光致抗蝕劑(未示出)，并且利用第三塊掩模光刻地圖案化，以使 得暴露第三器件100并且由第三光致抗蝕劑覆蓋第二器件200?？蛇x 地，第三塊掩?？梢耘c第一塊掩模相同。通過第二導(dǎo)電類型的摻雜劑 的離子注入，在第一器件100中形成第一虛擬深源區(qū)46 A和第 一虛擬深 漏區(qū)46B，所述第一虛擬深源區(qū)46A和第一虛擬深漏區(qū)46B從半導(dǎo)體村 底8的頂表面19延伸到深源和漏深度Dd。第一虛擬深源和漏區(qū)(46A, 46B)包括其中注入了相當(dāng)大的量的第二導(dǎo)電類型的摻雜劑的區(qū)域。因此，第 一虛擬深源區(qū)46A和第 一虛擬深漏區(qū)46B具有第二導(dǎo)電類型的 摻雜。盡管在這里也考慮了更小和更大的摻雜劑濃度，第一虛擬深源 區(qū)46A和第二虛擬深漏區(qū)46B的摻雜劑濃度可以為從約3.0xlO力cmS到 約3.0xl()2Vcm3，并且通常為從約3.0xl0"/cm3到約L0xl02Vcm3。在該 步驟的離子注入的劑量足夠高，由此使第 一源側(cè)暈區(qū)域44A和第 一漏 側(cè)暈區(qū)域44B的一部分的摻雜類型被反過來。在該離子注入步驟期間 全部注入?yún)^(qū)域具有第二導(dǎo)電類型的摻雜。優(yōu)選地，離子注入的劑量被 設(shè)置為足夠高的水平，由此非晶化所注入的區(qū)域。
(0051) 施加第四光致抗蝕劑(未示出)并且利用第四塊掩模圖 案化該第四光致抗蝕劑，由此使得第一器件100被第四光致抗蝕劑覆 蓋，并同時暴露第二器件200。可選地，第四塊掩?？梢耘c第二塊掩 模相同。將第 一導(dǎo)電類型的摻雜劑注入到第二器件200中以形成第二 深源區(qū)47A和第二深漏區(qū)47B。盡管在這里也考慮了更小和更大的摻雜 劑濃度，第二深源區(qū)47A和第二深漏區(qū)47B的摻雜劑濃度可以為從約 3.0xl018/cm3到約3.0xl021/cm3 ，并且通常為從約3.0xl019/cm3到約 1.0xl021/cm3。
(0052) 參考圖4，至少一個掩模層形成在第二器件200上，并同 時暴露第一器件IOO。該至少一個掩模層可以包括第一掩模層60和第 二掩模層62的疊層。通過覆蓋(blanket)沉積可以形成通過第一掩才莫 層60和第二掩;f莫層62的疊層，隨后對掩模層(60，62)進行光刻圖案化 和蝕刻，由此使得掩模層(60，62)的一部分殘留在第二器件200上， 并同時在蝕刻之后暴露第 一器件IOO。第 一掩模層60和第二掩模層62 可以包括電介質(zhì)材料。盡管在這里也考慮了更小和更大的厚度，例如， 第一掩模層60可以包括厚度為約3nm到約30nm的氧化硅，以及第二介 質(zhì)層可以包括厚度為約5nm到約200nm的氮化硅。在隨后的第二半導(dǎo) 體材料的選擇性外延期間，該至少一個掩模層的表面不提供生長模 板?？梢允褂貌煌瑪?shù)目的掩模層(多個)以及用于該至少一個掩模層 的每一個的不同材料來實現(xiàn)本發(fā)明。
(0053) 參考圖5，通過取決于導(dǎo)電性的蝕刻或者取決于摻雜劑濃度的蝕刻，對第一源側(cè)暈區(qū)域44A,第一漏側(cè)暈區(qū)域44B和第一半導(dǎo)
體區(qū)域10選擇性地除去第一虛擬源擴展區(qū)42A,第一虛擬漏擴展區(qū)
42B，第一虛擬深源區(qū)46A和第一虛擬深漏區(qū)46B。
(0054 )取決于導(dǎo)電性的蝕刻可以是包括反應(yīng)性離子蝕刻的干蝕
刻或者濕蝕刻。相對于具有第一導(dǎo)電類型摻雜的第一半導(dǎo)體材料，取
決于導(dǎo)電性的蝕刻選擇性地除去包括具有第二導(dǎo)電類型摻雜的第一 半導(dǎo)體材料的區(qū)域。
(0055) 在一種示例性的情況中，第一半導(dǎo)體材料可以包括硅， 第一導(dǎo)電類型可以是P型，第二導(dǎo)電類型可以N型，以及取決于導(dǎo)電類 型的蝕刻可以是使用氫氧化銨(NH4OH)或者四甲基氫氧化銨
(TMAH;(CH3)4NOH)基的化學(xué)品的濕蝕刻。對于P型摻雜硅選擇性 地，上述濕蝕刻選擇性地除去N型摻雜硅。由于已知氫氧化銨和TMAH 蝕刻取決于結(jié)晶方向，因此第一虛擬源和漏擴展區(qū)(42A， 42B)和在 離子注入步驟期間被非晶化的虛擬深源區(qū)和漏區(qū)(46A， 46B)保持非 晶化，直至通過推遲熱激活注入的摻雜劑而通過取決于導(dǎo)電類型的蝕 刻除去它們?yōu)橹梗@可以導(dǎo)致非晶化區(qū)域的再結(jié)晶。在一種情況下， 可以在取決于導(dǎo)電類型的蝕刻之后和在第二半導(dǎo)體材料的選擇性外 延之前完成激活退火，從而使選擇性外延之后的摻雜劑熱擴散最小 化。
(0056) 在另一示例性情況中，第一半導(dǎo)體材料可以包括硅，第 一導(dǎo)電類型可以是P型，第二導(dǎo)電類型可以是N型，以及取決于導(dǎo)電類 型的蝕刻可以是基于SF6和/或HBr的反應(yīng)性離子蝕刻或者化學(xué)干蝕刻
(CDE)。對于P型摻雜硅選擇性地，上述干蝕刻選擇性地除去N型 摻雜硅。
(0057 )對于具有低摻雜劑濃度的第一半導(dǎo)體材料選擇性的，取 決于摻雜劑濃度的蝕刻去除具有曰高摻雜劑濃度的第 一半導(dǎo)體材料:高
化學(xué)性質(zhì)。通常，約3.0xlO"/cmS和約1.0xlO"/cmS之間的摻雜劑濃度 被認為是低摻雜劑濃度和高摻雜劑濃度之間的邊界摻雜劑濃度。在第一源側(cè)暈區(qū)域44 A和第 一 漏側(cè)暈區(qū)域44B的摻雜劑濃度小于所述邊界 摻雜劑濃度的情況下，對于第一源和漏側(cè)暈區(qū)域U4A， 44B)和第一 半導(dǎo)體區(qū)域10選擇性的，可以使用取決于摻雜劑濃度的蝕刻去除第一 虛擬源和漏擴展區(qū)(42A， 42B)和虛擬深源區(qū)和漏區(qū)(46A， 46B )。
(0058) 在一種示例性情況中，第一半導(dǎo)體材料可以包括硅，邊 界摻雜劑濃度可以為1.0xl0"/cm3,第一源和漏側(cè)暈區(qū)域U4A， 44B) 和第一半導(dǎo)體區(qū)域10的摻雜劑濃度小于1.0xl0"/cm3，并且取決于摻雜 劑濃度的蝕刻可以是使用氫氟酸硝酸醋酸溶液(hydrofluoric nitric acetate solution )，或者"HNA" ( HF:HNO;j:CH3COOH或者H20 )的 濕蝕刻。在該化學(xué)反應(yīng)中，CH3COOH或者H20是稀釋劑。
(0059) 所述取決于導(dǎo)電類型的蝕刻或者取決于摻雜劑濃度的蝕 刻在第 一器件IOO中形成凹陷區(qū)域RR，由此使得暴露表面與第 一半導(dǎo) 體區(qū)域10、第一源側(cè)暈區(qū)域44A和第一漏側(cè)暈區(qū)域44B的集合和第一虛 擬源和漏擴展區(qū)(42A， 42B)和虛擬深源區(qū)和漏區(qū)(46A， 46B)的 集合之間的邊界一致。
(0060 )從柵電介質(zhì)30延伸到半導(dǎo)體襯底中擴展深度De的第一 源和漏側(cè)暈區(qū)域(44A，44B)中的一個的暴露表面凸起地成弧形。優(yōu) 選地，通過使用其中蝕刻速率主要由摻雜劑濃度和/或摻雜劑導(dǎo)電類型 確定的蝕刻工藝，使得凸起的圓弧表面不具有結(jié)晶小平面。
(0061)參考圖6，通過在凹陷區(qū)域RR中的選擇性外延而生長第 二半導(dǎo)體材料。第二半導(dǎo)體材料是與第一半導(dǎo)體材料不同的材料。優(yōu) 選地，第二半導(dǎo)體材料具有在約6%的范圍內(nèi)與第一半導(dǎo)體材料的晶 格常數(shù)相匹配的晶格常數(shù)，且優(yōu)選地在約2。/。的范圍內(nèi)，從而使得在 不產(chǎn)生過量水平的晶體缺陷密度的情況下在第一半導(dǎo)體材料上外延 生長第二半導(dǎo)體材料。非必須的，而是優(yōu)選的，第二半導(dǎo)體材料具有
與第一半導(dǎo)體材料相同的晶格結(jié)構(gòu)。在一個實例中，第一半導(dǎo)體材料 是硅以及第二半導(dǎo)體材料是硅鍺合金(SiGe)，硅碳合金(Si:C)或 者硅碳鍺合金中的一種。在另一實例中，第一半導(dǎo)體材料可以是砷化 鎵，以及第二半導(dǎo)體材料可以是具有至少 一種其他元素的砷化鎵化合物。
(0062 )在選擇性外延期間，在暴露的半導(dǎo)體表面上沉積第二半 導(dǎo)體材料，同時在絕緣體表面上不發(fā)生沉積，即，第二半導(dǎo)體材料的 生長對于絕緣體表面是選擇性的。暴露的半導(dǎo)體表面包括第一半導(dǎo)體 區(qū)域IO、源側(cè)暈區(qū)域44A和漏側(cè)暈區(qū)域44B的表面。外延地生長在凹陷 區(qū)域RR中的第二半導(dǎo)體材料構(gòu)成了第一源擴展區(qū)72A、第一漏擴展區(qū) 72B、第一深源區(qū)76A和第一深漏區(qū)76B。整體地形成第一源擴展區(qū)72A 和第一深源區(qū)76A，即，形成為一體。同樣地，也整體地形成第一漏 擴展區(qū)72B和第一深漏區(qū)76B。第一脊Rl位于擴展深度De(參見圖5)， 與圖6的平面相垂直，并且在該第一脊處第一源側(cè)暈區(qū)域44A的兩個外 表面以一定角度相交，該第一脊構(gòu)成了第一源擴展區(qū)72A和第一深源 區(qū)76A之間的第一分界線。同樣地，第二脊R2位于擴展深度De (參見 圖5),與圖6的平面相垂直，并且在該第二脊處第一漏側(cè)暈區(qū)域44B 的兩個外表面以一定角度相交，該第二脊構(gòu)成了第一漏擴展區(qū)72B和 笫一深漏區(qū)76B之間的第二分界線。從所述兩個脊(R1， R2)向上延 伸的垂直面構(gòu)成了第一源擴展區(qū)42A和第一深源區(qū)76A之間的邊界 面，并且構(gòu)成了第一漏擴展區(qū)42B和第一深漏區(qū)76B之間的另一邊界。 由于穿過每一個分界面而整體形成兩個區(qū)域，因此邊界面不具有物理 的表現(xiàn)形式，但是，對于本發(fā)明的說明來說，使用分界面強調(diào)第一源 擴展區(qū)72A和第一漏擴展區(qū)72B分別從第一深源區(qū)和第一深漏區(qū)橫向 突出的物理性質(zhì)。
(0063 )在笫一半導(dǎo)體材料和第二半導(dǎo)體材料的分界處形成的異 質(zhì)結(jié)重合于、或者緊鄰于并且自對準于p摻雜半導(dǎo)體區(qū)域和n摻雜半導(dǎo) 體區(qū)域之間的p-n結(jié)。因此，第一半導(dǎo)體區(qū)域IO、第一源側(cè)暈區(qū)域44A 和第一漏側(cè)暈區(qū)域44B的集合與第一源擴展區(qū)72A、第一漏擴展區(qū) 72B 、第 一 深源區(qū)76A和第 一 深漏區(qū)76B的集合之間的分界是兩種不同 材料的異質(zhì)結(jié)，以及是兩種不同導(dǎo)電類型的半導(dǎo)體材料之間的p-n結(jié)。 使用原位摻雜具有如下額外的優(yōu)點由于被引入第二半導(dǎo)體材料的摻 雜劑在原位摻雜期間被并入晶格結(jié)構(gòu)的取代位置，因此消除了摻雜劑激活退火的需要，由此使得摻雜劑的熱擴散最小化。
(0064 )盡管通過具有大體上與半導(dǎo)體襯底8的頂表面19的剩余 部分共面的頂表面的第一深源區(qū)76A和第一深漏區(qū)76B描述了本發(fā)明， 然而在現(xiàn)有技術(shù)中已知，第一深源區(qū)76A和第一深漏區(qū)76B可以升高到 半導(dǎo)體襯底的頂表面19剩余部分之上。在這里明確地考慮了上述變 化。
(0065 )優(yōu)選的，在從柵電介質(zhì)30延伸到半導(dǎo)體襯底中的擴展深 度De的凸起圓弧表面處，第一源和漏擴展區(qū)(72A， 72B)中的每一 個鄰接第一源和漏側(cè)暈區(qū)域(44A， 44B)中的一個，該表面是在形成 第一源和漏擴展區(qū)(72A， 72B)和第一深源區(qū)和漏區(qū)(76A， 76B) 之前的第一源和漏側(cè)暈區(qū)域(44A， 44B)的暴露表面。由于蝕刻工藝 的摻雜劑濃度的相關(guān)性和/或摻雜劑導(dǎo)電類型的相關(guān)性和注入?yún)^(qū)域的 橫向邊緣的固有曲率，凸起的圓弧表面沒有結(jié)晶的小平面。
(0066) 參考圖7，通過例如濕蝕刻或者反應(yīng)性離子蝕刻的蝕刻 去除至少一個掩模層(60,62)。進一步，還通過另一蝕刻從第一器件 100和第二器件200去除柵蓋電介質(zhì)34。暴露第一器件100和第二器件 200中的每一個中的柵導(dǎo)體32。
(0067) 參考圖8，通過沉積金屬層(未示出)繼之以誘發(fā)金屬 層與下面的半導(dǎo)體材料的反應(yīng)而進行退火，從而在暴露的半導(dǎo)體表面 上形成金屬半導(dǎo)體合金。具體地說，源和漏金屬半導(dǎo)體合金78形成在 第一深源區(qū)76A、第一深漏區(qū)76B、第二深源區(qū)47A和第二深漏區(qū)47B 上。柵金屬半導(dǎo)體合金79形成在第一器件100和第二器件200中的每一 個中的柵導(dǎo)體32上。在第二半導(dǎo)體材料包括例如硅鍺合金或者硅碳合 金的硅合金的情況下，源和漏金屬半導(dǎo)體合金78包括例如硅化物鍺化 物合金或者硅化物碳合金的硅化物合金。形成各種金屬半導(dǎo)體合金
(78, 79)的方法在現(xiàn)有技術(shù)中是已知的。
(0068) 參考圖9，在示例性結(jié)構(gòu)上沉積移動離子擴散阻擋層80。 所述移動離子擴散阻擋層80可以包括氮化硅。該移動離子擴散阻擋層 80的厚度為從約10nm到約80nm。線間(MOL )電介質(zhì)層82沉積在移動離子擴散阻擋層80上方。MOL電介質(zhì)層82可以包括例如CVD氧化 物。CVD氧化物可以是未摻雜的硅玻璃(USG)，硅酸硼玻璃(BSG)， 磷硅酸鹽玻璃(PSG ),氟硅酸鹽玻璃(FSG )，硼磷硅玻璃玻璃(BPSG ) 或其組合。MOL電介質(zhì)層82的厚度可以是從約200nm到約500nm。優(yōu) 選的，例如通過化學(xué)機械拋光(CMP)平坦化MOL電介質(zhì)層82。
(0069 )在MOL電介質(zhì)層82中形成各種接觸通孔并且填充以金 屬，從而形成各種接觸通路90。具體地說，接觸通路90形成在柵金屬 半導(dǎo)體合金79上并且形成在源和漏金屬半導(dǎo)體合金72上。此后形成第 一級金屬線路92，并且隨后進一步形成流水線后端(BEOL)結(jié)構(gòu)。
(0070)第二半導(dǎo)體材料在第一器件100的溝道區(qū)C中施加單軸 應(yīng)力，由此使得由于所述單軸應(yīng)力而提高載流子的遷移率。在第一半 導(dǎo)體材料包括硅的情況下，第一器件100可以是P型MOSFET，第二半 導(dǎo)體材料可以是硅鍺合金，以及單軸應(yīng)力可以是壓應(yīng)力，由此使得由
于單軸壓應(yīng)力而提高空穴遷移率。在第一半導(dǎo)體材料包括硅的情況 下，第一器件100可以是N型MOSFET，第二半導(dǎo)體材料可以是硅碳合 金，以及單軸應(yīng)力可以是張應(yīng)力，由此使得由于單軸張應(yīng)力而提高電 子遷移率。
(0071 )參考圖10，從圖l中的第一示例性結(jié)構(gòu)獲得根據(jù)本發(fā)明 第二實施例的第二示例性半導(dǎo)體結(jié)構(gòu)。通過離子注入第 一導(dǎo)電類型的 摻雜劑，在半導(dǎo)體襯底8中形成第一虛擬源擴展區(qū)12A，第一虛擬漏擴 展區(qū)12B，第二源擴展區(qū)43A和第二漏擴展區(qū)。因此，第一半導(dǎo)體區(qū)域 10、第一虛擬源擴展區(qū)12A和第一虛擬漏擴展區(qū)12B具有第一導(dǎo)電類型 摻雜。第一虛擬源擴展區(qū)12A和第一虛擬漏擴展區(qū)12B的摻雜劑濃度大 體上高于第一摻雜劑濃度。盡管在這里也考慮了更小和更大的摻雜劑 濃度，第一虛擬源擴展區(qū)12A和第一虛擬漏擴展區(qū)12B的摻雜劑濃度可 以為從約3.0xl0"到約3.0xl0"/cm3，并且通常為從約3.0xlO"/cmS到約 1.0xl021/cm3。盡管在這里也考慮了更小和更大的摻雜劑濃度，第一摻 雜劑濃度可以從約1.0xl015/cm3到約3.0xl018/cm3 ，以及優(yōu)選從約 1.0xl015/cm3$U々1.0xl018/cm3。(0072 )如使用第二塊掩模的第 一 實施例，形成了具有第二導(dǎo)電 類型的摻雜的第二源側(cè)暈區(qū)域45A和第二漏側(cè)暈區(qū)域45B。
(0073 )參考圖11 ，在第 一器件1 OO和第二器件200上形成第二虛 擬柵間隔物50D和虛擬的第三柵間隔物52D。第二虛擬柵間隔物50D可 以與第一實施例中的第二柵間隔物50具有相同的結(jié)構(gòu)和組分。同時， 第三虛擬柵間隔物52D可以具有與第 一 實施例中的第三柵間隔物52相 同的結(jié)構(gòu)和組分。
(0074) 笫一導(dǎo)電類型的摻雜劑被注入到第二半導(dǎo)體區(qū)域11和第 一半導(dǎo)體區(qū)域10的暴露部分中，從而形成第一虛擬深源區(qū)16A、第一 虛擬深漏區(qū)16B、第二深源區(qū)47A和第二深漏區(qū)47B。因此，笫一半導(dǎo) 體區(qū)域IO、第一虛擬源擴展區(qū)12A、第一虛擬漏擴展區(qū)12B、虛擬深源 區(qū)16A和虛擬深漏區(qū)16B具有第一導(dǎo)電類型的摻雜。第一虛擬源擴展區(qū) 12A和第一虛擬漏擴展區(qū)12B的摻雜劑濃度大體上高于第一摻雜劑濃 度，并且在這里被稱為第三摻雜劑濃度。盡管在這里也考慮了更小和 更大的摻雜劑濃度，第三摻雜劑濃度可以為從約3.0x1018/Cm3到約 3.0xl021/cm3 ，并且通常為從約3.0xl0"/cm3到約1.0xl021/cm3。
(0075) 參考圖12，在第二器件200上形成至少一個掩模層，同 時如笫一實施例一樣暴露第一器件IOO。所述至少一個掩模層的結(jié)構(gòu) 和組分與第 一實施例相同。
(0076) 參考圖13，通過取決于摻雜劑濃度的蝕刻，對于第一源 側(cè)暈區(qū)域44A、第 一漏側(cè)暈區(qū)域44B和第 一半導(dǎo)體區(qū)域10選擇性地去除 第一虛擬源擴展區(qū)12A、第一虛擬漏擴展區(qū)12B第一虛擬深源區(qū)16A和 第一虛擬深漏區(qū)16B。
(0077) 對于具有低摻雜劑濃度的第一半導(dǎo)體材料選擇性地，取 決于摻雜劑濃度的蝕刻去除了具有較高摻雜劑濃度的第 一半導(dǎo)體材 料。高摻雜劑濃度和低摻雜劑濃度之間的區(qū)別是相對的并且取決于蝕 刻的化學(xué)反應(yīng)。通常，約3.0xl0"/ci^和約1.0xl0"/ci^之間的摻雜劑 濃度被認為是低摻雜劑濃度和高摻雜劑濃度之間的邊界摻雜劑濃度。 在第一源側(cè)暈區(qū)域44A和第一漏側(cè)暈區(qū)域44B的摻雜劑濃度小于所述邊界摻雜劑濃度的情況下，對于第一源和漏側(cè)暈區(qū)域(44A， 44B)和第一半導(dǎo)體區(qū)域10選擇性的，可以使用取決于摻雜劑濃度的蝕刻去除第一虛擬源和漏擴展區(qū)(12A， 12B)和虛擬深源區(qū)和漏區(qū)(16A， 16B)。
(0078) 在一種示例性情況中，第一半導(dǎo)體材料可以包括硅，邊界摻雜劑濃度可以是1.0xl0"/cm3，以及取決于摻雜劑濃度的蝕刻可以是使用氫氟酸硝酸醋酸溶液或者"HNA" ( HF: HN03:CH3COOH或者H20)的濕蝕刻。在該化學(xué)反應(yīng)中，CH3COOH或者H20是稀釋劑。第一源和漏側(cè)暈區(qū)域(44A, 44B)和第一半導(dǎo)體區(qū)域10具有小于1.0xl0"/ci^的摻雜劑濃度。
(0079) 取決于摻雜劑濃度的蝕刻在第一器件100中形成凹陷區(qū)域RR，由此使得暴露表面與笫一半導(dǎo)體區(qū)域10、第一源側(cè)暈區(qū)域44A和第一漏側(cè)暈區(qū)域44B的集合與第一虛擬源和漏擴展區(qū)(12A， 12B)和虛擬深源區(qū)和漏區(qū)(16A， 16B)的集合之間的邊界重合。第一器件100內(nèi)的凹陷區(qū)域RR具有與圖5所示的第一實施例中的凹陷區(qū)域RR相同的結(jié)構(gòu)特征，例如，擴展區(qū)深度De和深源和漏深度Dd。
(0080) 參考圖14，使用與第一實施例相同的工藝步驟在凹陷區(qū)域RR中通過選擇性外延來生長第二半導(dǎo)體材料。外延生長的第二半導(dǎo)體材料的結(jié)構(gòu)和組分與第一實施例相同。因此，第一半導(dǎo)體區(qū)域10、第一源側(cè)暈區(qū)域44A和第一漏側(cè)暈區(qū)域44B的集合與第一源擴展區(qū)72A、第一漏擴展區(qū)72B、第一深源區(qū)76A和第一深漏區(qū)76B的集合之間的分界是兩種不同材料的異質(zhì)結(jié)，并且，緊鄰于并且自對準到兩種不同導(dǎo)電類型的半導(dǎo)體材料之間的p-n結(jié)，如第 一 實施例中 一樣。
(0081 )參考圖15，通過例如濕蝕刻或者反應(yīng)性離子蝕刻的蝕刻去除至少一個掩^=莫層(60,62)。進一步，還通過另一蝕刻去除第二虛擬柵間隔物50、第三虛擬柵間隔物52和柵蓋電介質(zhì)34。
(0082)參考圖16,光致抗蝕劑51被施加在半導(dǎo)體襯底8上，并且被光刻地圖案化以覆蓋第二器件200并且暴露第一器件100。第二導(dǎo)電類型的摻雜劑被注入到第 一器件中，從而形成第 一源側(cè)暈區(qū)域44A和漏側(cè)暈區(qū)域44B。如第一實施例，盡管在這里也考慮了更小和更大的摻雜劑濃度，這里的第一源側(cè)暈區(qū)域44A和第一漏側(cè)暈區(qū)域44B的摻雜劑濃度被稱為第二摻雜劑濃度，并且可以為從約3.(^1017/ 113到約3.0xl02°/cm3，以及通常為約3.0xl0"/cm3到約3.0xl0"/cm3。隨后除去第一光致抗蝕劑51。
(0083 )參考圖17，第二柵間隔物50和第三柵間隔物52可以形成在第一器件100和第二器件200中的每一個的柵電極(30,32 )上。第二柵間隔物50和第三柵間隔物52可以包括與第一實施例相同的材料并且具有與第一實施例相同的厚度。通過隨后形成在半導(dǎo)體襯底8上的金屬半導(dǎo)體合金和柵導(dǎo)體32的側(cè)壁之間期望偏移來確定第二柵間隔物50和第三柵間隔物52的組合的橫向厚度。
(0084 )圖8和9所示的處理步驟隨后可以用于提供第一實施例中的金屬半導(dǎo)體合金區(qū)域和接觸。
(0085) 如第一實施例，第二半導(dǎo)體材料在第一器件100的溝道區(qū)中施加單軸應(yīng)力，由此使得由于所述單軸應(yīng)力而提高載流子的遷移率。
(0086) 參考圖18，通過在第二器件200上形成至少一個掩模層并同時暴露第一器件IOO，從而從圖2的第二示例性半導(dǎo)體結(jié)構(gòu)獲得了根據(jù)本發(fā)明第三實施例的笫三示例性半導(dǎo)體結(jié)構(gòu)。第三實施例的至少一個掩模層可以具有與圖4所示的第一實施例的至少一個掩模層相同的結(jié)構(gòu)并且包括與其相同的材料。
(0087) 參考圖19，通過上述對于笫一源側(cè)暈區(qū)域44A和漏側(cè)暈區(qū)域44B有選擇性的取決于導(dǎo)電類型的蝕刻或者取決于摻雜劑濃度的蝕刻，去除第一虛擬源擴展區(qū)42A和第一虛擬漏擴展區(qū)42B。第一器件
其可以與第 一 實施例的擴展深度De相同。
(0088) 參考圖20，在凹陷區(qū)域RR中選擇性地沉積第二半導(dǎo)體材料，從而形成第一源擴展區(qū)172A和第一漏擴展區(qū)172B。如第一實施例，可以使用與第二半導(dǎo)體材料相同的同樣的選擇性外延工藝。進一步，選擇性外延工藝可以原位摻雜有第二導(dǎo)電類型的摻雜劑。盡管在這里也考慮了更小和更大的摻雜劑濃度，第一源擴展區(qū)172A和第一漏擴展區(qū)172B的摻雜劑濃度可以從約3.0xlO，cn^到約3.0xlO"/cm3，并且通常是從約3.0xlO"/cmS到約1.0xlO"/cm3。在第一源側(cè)暈區(qū)域44A和第 一 源擴展區(qū)172 A之間的分界面以及漏側(cè)暈區(qū)域44B和第 一 漏擴展區(qū)172B之間的分界面處共形地形成異質(zhì)結(jié)和p-n結(jié)，或者緊鄰于并且自對準于上述分界面處地形成異質(zhì)結(jié)和p-n結(jié)。
(0089)參考圖21,通過例如濕蝕刻或者反應(yīng)性離子蝕刻的蝕刻去除至少一個掩模層(60,62)。
(0090 )參考圖22 ，第二柵間隔物50和第三柵間隔物52可以形成在第一器件100和第二器件200的柵電極(30,32)上。第二柵間隔物50和第三柵間隔物52可以具有與第一實施例相同的結(jié)構(gòu)和組分。
(0091 )參考圖23，順序地完成掩^^的源和漏離子注入，從而形成多個深源區(qū)和漏區(qū)。具體地說，利用光致抗蝕劑(未示出)對第二器件200進行掩模，并同時通過光刻圖案化該光致抗蝕劑從而暴露第一器件。通過第二導(dǎo)電類型的摻雜劑的離子注入，在第一器件中形成第 一深源區(qū)186A和笫二深源區(qū)186B。第 一深源區(qū)186A包括位于擴展深度De之上(參見圖19)并且包括第二半導(dǎo)體材料的頂源區(qū)176A，和位于擴展深度De之下并且包括第一半導(dǎo)體材料的底源區(qū)146A。同樣地，第一深漏區(qū)186B包括位于擴展深度De之上并且包括第二半導(dǎo)體材料的頂漏區(qū)176B，和位于擴展深度De之下并且包括第一半導(dǎo)體材料的底漏區(qū)146B。盡管在這里也考慮了更小和更大的摻雜劑濃度，第一深源區(qū)186A和第一深漏區(qū)186B具有第二導(dǎo)電類型的摻雜，其摻雜劑濃度從約3.0xl0"/cm3到約3.0xl0"/cm3，以及通常從約3.0xl0"/cm3到約1.0xl021/cm3。隨后除去光致抗蝕劑。
(0092)利用另一光致抗蝕劑(未示出)對第一器件100進行掩模，并同時通過光刻圖案化該另一光致抗蝕劑而暴露第二器件200。通過離子注入第一導(dǎo)電類型的摻雜劑在第二器件200中形成第二深源區(qū)47A和第二深漏區(qū)47B。第二深源區(qū)47A和第二深漏區(qū)47B的摻雜劑濃度可以與第一實施例相同。(0093) 參考圖24，如第一實施例，形成各種金屬半導(dǎo)體合金(78,79)。
(0094) 參考圖25，如第一示例性半導(dǎo)體結(jié)構(gòu)，形成了移動離子擴散阻擋層80、線間(MOL)電介質(zhì)層82、各種接觸通路90和第一級金屬線路92。
(0095) 如第一和第二實施例，第二半導(dǎo)體材料在第一器件IOO的溝道區(qū)C中施加單軸應(yīng)力，由此使得由于所述單軸應(yīng)力而提高載流子的遷移率。
(0096) 參考圖26，通過在第二器件200上形成另一可以包括第三掩模層66和第四掩模層68的至少一個掩模層并同時暴露第一器件100，從圖22的第三示例性半導(dǎo)體結(jié)構(gòu)獲得了根據(jù)本發(fā)明的第四實施例的笫四示例性半導(dǎo)體結(jié)構(gòu)。第三掩模層66和第四掩模層68可以包括電介質(zhì)材料。第三掩模層66可以具有與第一到第三實施例的第一掩模層60相同的厚度和組分，同時第四掩模層68可以具有與第一到第三實施例的第二掩模層62相同的厚度和組分。
(0097) 參考圖27，通過反應(yīng)性離子蝕刻(RIE)、化學(xué)干蝕刻(CDE)或其組合形成凹陷區(qū)域RR，該凹陷區(qū)域RR從半導(dǎo)體襯底8
的頂表面19延伸到深源和漏深度Dd。優(yōu)選地，大體上形成自對準到至少一個柵間隔物(40， 50,52)的外側(cè)壁的垂直面的反應(yīng)性離子蝕刻被用于形成凹陷區(qū)域RR。
(0098) 參考圖28，執(zhí)行第二半導(dǎo)體材料的第二選擇性外延，從而形成第一深源區(qū)276A和第一深漏區(qū)276B。盡管在這里也考慮了更小和更大的摻雜劑濃度，優(yōu)選地，第二半導(dǎo)體材料被原位摻雜有第二導(dǎo)電類型的摻雜劑，摻雜劑濃度為從約3.0xl0"/cii^到約3.0xl0"/cm3，以及通常從約3.0xlO"/cm3到約1.0xl()2Vcm3。
(0099) 在第一半導(dǎo)體區(qū)域IO、第一源側(cè)暈區(qū)域44A和第一漏側(cè)暈區(qū)域44B的集合和第一源擴展區(qū)172A、第一漏擴展區(qū)172B、第一深源區(qū)276A和第一深漏區(qū)276B的集合之間形成異質(zhì)結(jié)。由于第一半導(dǎo)體區(qū)域IO 、第 一 源側(cè)暈區(qū)域44 A和第 一 漏側(cè)暈區(qū)域44B的集合具有第 一導(dǎo)電類型的摻雜，同時第一源擴展區(qū)172A、第一漏擴展區(qū)172B、第一深源區(qū)276 A和第 一深漏區(qū)276B的集合具有第二導(dǎo)電類型的摻雜，因此異質(zhì)結(jié)與p-n結(jié)重合，或者緊鄰于所述p-n結(jié)。
(0100) 參考圖29，通過例如濕蝕刻或者反應(yīng)性離子蝕刻的蝕刻去除另一至少一個掩模層(66,68)。還去除柵蓋電介質(zhì)34。
(0101) 參考圖30，如第一到第三實施例，形成了各種金屬半導(dǎo)體合金(78,79 )。
(0102) 參考圖31，如第一到第三示例性半導(dǎo)體結(jié)構(gòu)，形成了移動離子擴散阻擋層80、線間(MOL)電介質(zhì)層82、各種接觸通路90和第一級金屬線路92。
(0103 )參考圖32，根據(jù)本發(fā)明第五實施例的第五示例性半導(dǎo)體結(jié)構(gòu)包括根據(jù)第四實施例的第一器件100和第二器件200'的組合，其中所述第二器件200'是通過利用順序地對第一器件100和第二器件200，進行掩模通過形成第三實施例的第 一器件100的方法(摻雜劑極性相反)形成的。與第一半導(dǎo)體材料和第二半導(dǎo)體材料具有不同組分的第三半導(dǎo)體材料被至少引入到第二源擴展區(qū)173A和第二漏擴展區(qū)173B中。
(0104)第二半導(dǎo)體器件200'包括
第二半導(dǎo)體區(qū)域ll，其是具有第二導(dǎo)電類型的摻雜的主體ll,其中主體11鄰接半導(dǎo)體襯底19的頂表面；
柵電極，包括柵電介質(zhì)(200'內(nèi)的30)和柵導(dǎo)體(200'內(nèi)的32)，其中另一柵電介質(zhì)30垂直地鄰接主體11;
第二源擴展區(qū)173A和漏擴展區(qū)173B，其每一個包括第三半導(dǎo)體材料，具有第一導(dǎo)電類型的摻雜，位于所述半導(dǎo)體村底8中，鄰接?xùn)烹娊橘|(zhì)30,并且自對準到柵電極(200，內(nèi)的30，32)的柵電極側(cè)壁中的一個，其中所述第三半導(dǎo)體材料不同于第一半導(dǎo)體材料和第二半導(dǎo)體材料；以及
深源區(qū)187A和深漏區(qū)187B,其每一個具有第一導(dǎo)電類型的摻雜，位于所述半導(dǎo)體村底8中，橫向地鄰接源擴展區(qū)173A和漏擴展區(qū)173B中的一個，并且自對準到柵電極(200'內(nèi)的30，32)的至少一個柵間隔 物(200'內(nèi)的40, 50，52)的柵間隔物外側(cè)壁中的一個。
(0105)第一器件100的第一溝道區(qū)C1處于連接第一源擴展區(qū) 172A和第一漏擴展區(qū)172B的方向上的第一單軸應(yīng)力下，其可以是壓應(yīng) 力或者張應(yīng)力。同樣地，第二器件200'的第二溝道區(qū)C2處于連接第二 源擴展區(qū)173A和第二漏擴展區(qū)173B的方向上的第二單軸應(yīng)力下，其可 以是張應(yīng)力或者壓應(yīng)力。優(yōu)選地，第一單軸應(yīng)力和第二單軸應(yīng)力具有 相反的類型，即， 一個是壓力，而另一個是張力。
(0106 )在第一半導(dǎo)體材料包括硅的情況下，第二半導(dǎo)體材料和 第三半導(dǎo)體材料中的一個可以包括硅鍺合金而另一個可以包括硅碳 合金。例如，第一半導(dǎo)體材料包括硅，第一器件可以是P型MOSFET， 第二半導(dǎo)體材料可以是硅鍺合金，以及第 一單軸應(yīng)力可以是壓應(yīng)力， 由此使得由于單軸壓應(yīng)力而提高空穴遷移率。同時，第二器件200'可 以是N型MOSFET，第三半導(dǎo)體材料可以是硅碳合金，以及第二單軸 應(yīng)力可以是張應(yīng)力，由此使得由于單軸張應(yīng)力而提高電子遷移率。在 這里明確地考慮了其中第一器件100和第二器件200，的極性反過來的 實施例。
(0107)盡管已經(jīng)根據(jù)具體的實施例描述了本發(fā)明，然而很明顯 的，考慮到上述說明，多種替換、修改和變化對本領(lǐng)域技術(shù)人員是顯 而易見的。因此，本發(fā)明意圖是包括所有這類落入本發(fā)明及其隨后的 權(quán)利要求書的精神和保護范圍之內(nèi)的替換、修改和變化。
權(quán)利要求
1. 一種半導(dǎo)體結(jié)構(gòu)，包括半導(dǎo)體襯底，包含第一半導(dǎo)體材料并且包括具有第一導(dǎo)電類型的摻雜的主體，其中所述主體鄰接所述半導(dǎo)體襯底的頂表面；柵電極，包括柵電介質(zhì)和柵導(dǎo)體，其中所述柵電介質(zhì)垂直地鄰接所述主體；至少一個柵間隔物，包圍并且橫向地鄰接所述柵電極以及垂直地鄰接所述半導(dǎo)體襯底的所述頂表面；源擴展區(qū)和漏擴展區(qū)，其每一個包括第二半導(dǎo)體材料，具有第二導(dǎo)電類型的摻雜，位于所述半導(dǎo)體襯底中，鄰接所述柵電介質(zhì)，從所述頂表面在所述半導(dǎo)體襯底中延伸到半導(dǎo)體襯底中的第一深度，并且自對準到所述柵電極的其中一個側(cè)壁，其中所述第二半導(dǎo)體材料不同于所述第一半導(dǎo)體材料；以及深源區(qū)和深漏區(qū)，其每一個具有所述第二導(dǎo)電類型的摻雜，位于所述半導(dǎo)體襯底中，橫向地鄰接所述源擴展區(qū)和所述漏擴展區(qū)中的一個，從所述頂表面在所述半導(dǎo)體襯底中延伸到第二深度，并且自對準到其中一個柵間隔物外側(cè)壁，其中所述第二深度大于所述第一深度。
2. 如權(quán)利要求1的半導(dǎo)體結(jié)構(gòu)，其中所述深源區(qū)橫向地鄰接所述 源擴展區(qū)，所述深漏區(qū)橫向地鄰接所述漏擴展區(qū)，以及所述源擴展區(qū) 和所述漏擴展區(qū)的寬度大體上等于所述至少 一個柵間隔物的寬度。
3. 如權(quán)利要求1的半導(dǎo)體結(jié)構(gòu)，其中所述深源區(qū)和所述深漏區(qū)包 括所述第二半導(dǎo)體材料。
4. 如權(quán)利要求3的半導(dǎo)體結(jié)構(gòu)，其中所述深源區(qū)包括頂源區(qū)和底 源區(qū)的垂直疊層，以及所述深漏區(qū)包括頂漏區(qū)和底漏區(qū)的垂直疊層， 其中所述頂源區(qū)和所述頂漏區(qū)的每一個包括所述第二半導(dǎo)體材料并且從所述半導(dǎo)體襯底的所述頂表面延伸到所述第 一深度，以及其中所 述底源區(qū)和所述底漏區(qū)的每一個包括所迷第一半導(dǎo)體材料并且從所 述第 一深度延伸到所述第二深度。
5. 如權(quán)利要求3的半導(dǎo)體結(jié)構(gòu)，其中所述深源區(qū)和所述深漏區(qū)的 每一個包含所述第二半導(dǎo)體材料。
6. 如權(quán)利要求1的半導(dǎo)體結(jié)構(gòu)，其中所述第一半導(dǎo)體材料是硅， 以及所述第二半導(dǎo)體材料是硅鍺合金、硅碳合金和硅碳鍺合金中的一 種。
7. 如權(quán)利要求1的半導(dǎo)體結(jié)構(gòu)，進一步包括源側(cè)暈區(qū)域，具有所述第一導(dǎo)電類型的摻雜，位于所述源擴展區(qū) 和所述柵電極正下方，并且自對準到所述柵電極的所述側(cè)壁中的一 個；以及漏側(cè)暈區(qū)域，具有所述第一導(dǎo)電類型的摻雜，位于所述漏擴展區(qū) 和所述柵電極正下方，并且自對準到所述柵電極的所述側(cè)壁的另一 個。
8. 如權(quán)利要求1的半導(dǎo)體結(jié)構(gòu)，其中所述源擴展區(qū)和所述漏擴展 區(qū)的每一個在從所述柵電介質(zhì)延伸到所述半導(dǎo)體襯底中的所述第一 深度的凸起圓孤表面處鄰接所述主體，其中所述凸起圓弧表面沒有結(jié) 晶平面。
9. 如權(quán)利要求1的半導(dǎo)體結(jié)構(gòu)，其中所述源擴展區(qū)和所述漏擴展 區(qū)在位于所述柵電極正下方以及位于所述源擴展區(qū)和所述漏擴展區(qū) 之間的溝道中產(chǎn)生應(yīng)力，其中所述應(yīng)力是連接所述源擴展區(qū)和所述漏 擴展區(qū)的方向上的單軸應(yīng)力。
10. 如權(quán)利要求1的半導(dǎo)體結(jié)構(gòu)，進一步包括位于所述半導(dǎo)體襯底 上的另一半導(dǎo)體器件，所述另一半導(dǎo)體器件包括具有所述第二導(dǎo)電類型的摻雜的另一主體，其中所述另一主體鄰 接所述半導(dǎo)體襯底的所述頂表面；另一柵電極，包括另一柵電介質(zhì)和另一柵導(dǎo)體，其中所述另一柵 電介質(zhì)垂直地鄰接所述另 一主體；源擴展區(qū)和漏擴展區(qū)，其每一個包括所述第一半導(dǎo)體材料，具有 所述第一導(dǎo)電類型的摻雜，位于所述半導(dǎo)體村底中，鄰接所述另一柵 電介質(zhì)，并且自對準到所述另一柵電極的其中一個側(cè)壁；以及深源區(qū)和深漏區(qū)，其每一個具有所述第一導(dǎo)電類型的摻雜，位于 所述半導(dǎo)體襯底中，橫向地鄰接所述另一源擴展區(qū)和所述另一漏擴展 區(qū)中的一個，并且自對準到所述另一柵電極上的另一柵間隔物的其中 一個側(cè)壁。
11. 如權(quán)利要求l的半導(dǎo)體結(jié)構(gòu)，進一步包括位于所述半導(dǎo)體襯底 上的另一半導(dǎo)體器件，所述另一半導(dǎo)體器件包括具有所述第二導(dǎo)電類型的摻雜的另一主體，其中所述另一主體鄰 接所述半導(dǎo)體襯底的所述頂表面；另一柵電極，包括另一柵電介質(zhì)和另一柵導(dǎo)體，其中所述另一柵 電介質(zhì)垂直地鄰接所述另 一主體；源擴展區(qū)和漏擴展區(qū)，其每一個包括第三半導(dǎo)體材料，具有所述 第一導(dǎo)電類型的摻雜，位于所述半導(dǎo)體襯底中，鄰接所述另一柵電介 質(zhì)，并且自對準到所述另一柵電極的其中一個側(cè)壁，其中所述第三半 導(dǎo)體材料不同于所述第一半導(dǎo)體材料和所述第二半導(dǎo)體材料；以及深源區(qū)和深漏區(qū)，其每一個具有所述第一導(dǎo)電類型的摻雜，位于 所述半導(dǎo)體襯底中，橫向地鄰接所述另 一源擴展區(qū)和所述另 一漏擴展 區(qū)中的一個，并且自對準到所述另一柵電極上的另一柵間隔物的其中一個外側(cè)壁o
12.—種形成半導(dǎo)體結(jié)構(gòu)的方法，包括提供半導(dǎo)體區(qū)域，所述半導(dǎo)體區(qū)域包括第一半導(dǎo)體材料并且在半 導(dǎo)體襯底中具有第一導(dǎo)電類型的摻雜；在所述半導(dǎo)體村底上形成包含柵電介質(zhì)和柵導(dǎo)體的柵電極；通過在所述半導(dǎo)體區(qū)域中注入第二導(dǎo)電類型的摻雜劑，從而形成 虛擬源擴展區(qū)和虛擬漏擴展區(qū)，其中所述虛擬源擴展區(qū)和所述虛擬漏 擴展區(qū)中的每一個具有所述第二導(dǎo)電類型的摻雜并且從所述半導(dǎo)體 襯底的頂表面延伸到第一深度，以及其中所述第二導(dǎo)電類型與所述第 一導(dǎo)電類型相反；形成源側(cè)暈區(qū)域和漏側(cè)暈區(qū)域，其每一個具有所述第 一導(dǎo)電類型中的暈深度，其中所述暈深度大于所述第一深度，所述源擴展區(qū)鄰接 所述源側(cè)暈區(qū)域，以及所述漏擴展區(qū)鄰接所述漏側(cè)暈區(qū)域；對于所述源側(cè)暈區(qū)域和所述漏側(cè)暈區(qū)域選擇性地去除所述虛擬 源擴展區(qū)和所述虛擬漏擴展區(qū)；以及在所述源側(cè)暈區(qū)域和所述漏側(cè)暈區(qū)域正上方選擇性地沉積第二 半導(dǎo)體材料，其中所述第二半導(dǎo)體材料不同于所述第一半導(dǎo)體材料。
13. 如權(quán)利要求12的方法，進一步包括形成虛擬深源區(qū)和虛擬深漏區(qū)，其每一個具有所述第二導(dǎo)電類型 的摻雜并且從所述半導(dǎo)體襯底的所述頂表面延伸到第二深度，其中所 述第二深度大于所述暈深度；對于所述半導(dǎo)體區(qū)域的具有所述第一導(dǎo)電類型的所述摻雜的一 部分選擇性地去除所述虛擬深源區(qū)和所述虛擬深漏區(qū)；以及在所述半導(dǎo)體區(qū)域的所述部分的正上方選擇性地沉積所迷第二 半導(dǎo)體材料。
14. 如權(quán)利要求12的方法，進一步包括在所述第二半導(dǎo)體材料的一部分的正上方以及在所述柵電極上形成至少一個柵間隔物；以及通過將所述第二導(dǎo)電類型的摻雜劑注入到所述半奪體襯底中從 而形成深源區(qū)和深漏區(qū)，其每一個具有所述第二導(dǎo)電類型的摻雜，其 中所述深源區(qū)包括垂直鄰接的頂源區(qū)和底源區(qū)的疊層，其中所述頂源 區(qū)包括所迷第二導(dǎo)電材料以及所述底源區(qū)包括所述第一導(dǎo)電材料，以 及其中所述深漏區(qū)包括垂直鄰接的頂漏區(qū)和底漏區(qū)的疊層，其中所述 頂漏區(qū)包括所述第二導(dǎo)電材料以及所述底漏區(qū)包括所述第 一導(dǎo)電材 料。
15. 如權(quán)利要求12的方法，進一步包括在所述第二半導(dǎo)體材料的一部分的正上方以及在所述柵電極上 形成至少一個柵間隔物；通過蝕刻所述第二半導(dǎo)體材料的暴露部分去除源側(cè)凹陷區(qū)域和 漏側(cè)凹陷區(qū)域，其中所述第二半導(dǎo)體材料的兩個部分保持在所述柵電 極和所述至少一個柵間隔物的正下方；以及第二半導(dǎo)體:料:，、'''、、、'
16. 如權(quán)利要求12的方法，進一步包括在所述半導(dǎo)體襯底上形成 另一半導(dǎo)體器件，所述另一半導(dǎo)體器件包括具有所述第二導(dǎo)電類型的摻雜的另一主體，其中所述另一主體鄰 接所述半導(dǎo)體村底的所述頂表面；另一柵電極，包括另一柵電介質(zhì)和另一柵導(dǎo)體，其中所述另一柵 電介質(zhì)垂直地鄰接所述另 一主體；源擴展區(qū)和漏擴展區(qū)，其每一個包括所述第一半導(dǎo)體材料，具有 所述第一導(dǎo)電類型的摻雜，位于所述半導(dǎo)體襯底中，鄰接所述另一柵 電介質(zhì)，并且自對準到所述另一柵電極的其中一個柵電極側(cè)壁；以及深源區(qū)和深漏區(qū)，其每一個具有所述第一導(dǎo)電類型的摻雜，位于 所述半導(dǎo)體襯底中，橫向地鄰接所述另一源擴展區(qū)和所述另一漏擴展區(qū)中的一個，并且自對準到所述另 一柵電極的其中 一個柵間隔物外側(cè) 壁。
17. 如權(quán)利要求12的方法，進一步包括在所述半導(dǎo)體襯底上形成 另一半導(dǎo)體器件，所述另一半導(dǎo)體器件包括具有所述第二導(dǎo)電類型的摻雜的另一主體，其中所述另一主體鄰 接所述半導(dǎo)體襯M所述頂表面；另一柵電極，包括另一柵電介質(zhì)和另一柵導(dǎo)體，其中所述另一柵 電介質(zhì)垂直地鄰接所述另 一主體；源擴展區(qū)和漏擴展區(qū)，其每一個包括第三半導(dǎo)體材料，具有所述 第一導(dǎo)電類型的摻雜，位于所述半導(dǎo)體襯底中，鄰接所述另一柵電介 質(zhì)，并且自對準到所述另一柵電極的其中一個柵電極側(cè)壁，其中所述 第三半導(dǎo)體材料不同于所述第一半導(dǎo)體材料和所述第二半導(dǎo)體材料； 以及深源區(qū)和深漏區(qū)，其每一個具有所述第一導(dǎo)電類型的摻雜，位于 所述半導(dǎo)體襯底中，橫向地鄰接所述另 一源擴展區(qū)和所述另 一漏擴展 區(qū)中的一個，并且自對準到所述另一柵電極的其中一個柵間隔物外側(cè) 壁。
18. 如權(quán)利要求12的方法，其中所述第一半導(dǎo)體材料是硅，以及 所述第二半導(dǎo)體材料包括硅鍺合金、硅碳合金和硅鍺碳合金中的一 種。
19. 一種形成半導(dǎo)體結(jié)構(gòu)的方法，包括提供半導(dǎo)體區(qū)域，所述半導(dǎo)體區(qū)域包括第一半導(dǎo)體材料并且在半 導(dǎo)體襯底中具有第一摻雜劑濃度的第一導(dǎo)電類型的摻雜；在所述半導(dǎo)體襯底上形成包含柵電介質(zhì)和柵導(dǎo)體的柵電極； 通過在所述半導(dǎo)體區(qū)域中注入所述第一導(dǎo)電類型的摻雜劑，從而 形成虛擬源擴展區(qū)和虛擬漏擴展區(qū)，其中所述虛擬源擴展區(qū)和所述虛擬漏擴展區(qū)的每一個具有第二摻雜劑濃度的所述第 一導(dǎo)電類型的摻 雜，從所述半導(dǎo)體襯底的頂表面延伸到第一深度，并且鄰接所述半導(dǎo) 體區(qū)域的具有所述第一摻雜劑濃度的一部分，其中所述第二摻雜劑濃度大于所述第一摻雜劑濃度；對于所述半導(dǎo)體區(qū)域的具有所述第一摻雜劑濃度的所述部分選 擇性地去除所述虛擬源擴展區(qū)和所述虛擬漏擴展區(qū)；以及在所述源側(cè)暈區(qū)域和所述漏側(cè)暈區(qū)域正上方選擇性地沉積第二 半導(dǎo)體材料，其中所述笫二半導(dǎo)體材料不同于所述第一半導(dǎo)體材料。
20.如權(quán)利要求19的方法，進一步包括形成虛擬深源區(qū)和虛擬深漏區(qū)，其每一個具有第三摻雜劑濃度的 所述第一導(dǎo)電類型的摻雜并且從所述半導(dǎo)體襯底的所述頂表面延伸 到第二深度，所述第二深度大于所述第一深度，其中所述第三摻雜劑 濃度大于所述第一摻雜劑濃度；對于所述半導(dǎo)體區(qū)域的具有所述第一導(dǎo)電類型的所述摻雜的所述部分選擇性地去除所述虛擬深源區(qū)和所述虛擬深漏區(qū)；在所述半導(dǎo)體區(qū)域的所述部分正上方選擇性地沉積所述第二半 導(dǎo)體材料；以及在所述第二半導(dǎo)體材料的兩個部分的正下方形成源側(cè)暈區(qū)域和漏側(cè)暈區(qū)域。
全文摘要
通過取決于摻雜劑濃度的蝕刻或者取決于摻雜劑類型的蝕刻選擇性地去除源和漏擴展區(qū)，并且在半導(dǎo)體襯底上生長所述源和漏擴展區(qū)中的嵌入的應(yīng)力產(chǎn)生材料，例如SiGe合金或者Si:C合金?？梢詢H僅在源和漏擴展區(qū)中生長嵌入的應(yīng)力產(chǎn)生材料，或者在源和漏擴展區(qū)中和深源區(qū)和漏區(qū)中生長嵌入的應(yīng)力產(chǎn)生材料。在一個實施例中，可以使用如下的蝕刻工藝，該蝕刻工藝相對于另一導(dǎo)電類型的摻雜半導(dǎo)體區(qū)域選擇性地去除一種導(dǎo)電類型的摻雜半導(dǎo)體區(qū)域。在另一實施例中，可以使用與取決于摻雜劑濃度的蝕刻工藝，其與對未摻雜的半導(dǎo)體區(qū)域有選擇性的導(dǎo)電類型無關(guān)地除去摻雜的半導(dǎo)體區(qū)域。
文檔編號H01L29/78GK101483190SQ20091000171
公開日2009年7月15日 申請日期2009年1月6日 優(yōu)先權(quán)日2008年1月9日
發(fā)明者J·耶茨三世, K·T·肖寧伯格, 歐陽齊慶 申請人:國際商業(yè)機器公司