專利名稱：半導(dǎo)體元件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于一種儲(chǔ)存元件，且特別是有關(guān)于一種利用次柵極的新的 快閃記憶體元件，并且該快閃記憶體元件利用由次柵極控制的反型區(qū) (inversion region)來取^R/f諸存單元的擴(kuò)散區(qū)(diff us ion region)。
背景技術(shù)：
儲(chǔ)存元件可廣泛地應(yīng)用于非易失性地儲(chǔ)存資料。上述儲(chǔ)存元件例如包 j舌p食i賣i己憶體(read only memory, ROM)、可纟扁,呈p舉i賣i己十乙體(programmable ROM, PROM)、可〗察除可編程唯讀記憶體(electrically programmable ROM, EPR0M)、 電性可擦除可編程唯讀記憶體(electrically erasable programmable R0M， EEPROM)和快閃電性可4察除可編程唯讀記憶體(Hash EEPROM)?？扉W記憶體通常是指快閃電性可擦除可編程唯讀記憶體，其一次 可擦除多個(gè)區(qū)塊內(nèi)的資料，而非一個(gè)比特的資料。
快閃記憶體元件通常包括一個(gè)按行與列順序排列的儲(chǔ)存單元陣列。每 一個(gè)儲(chǔ)存單元包括MOS晶體管結(jié)構(gòu)，其中該晶體管包括柵極、漏極、源極 和位于漏極與源極之間的溝道。柵極與儲(chǔ)存器陣列的字線相對應(yīng)，漏極或源 極與儲(chǔ)存器陣列的位線相對應(yīng)。 一般的快閃記憶體單元通常包括由柵極和 溝道之間所提供的俘獲層。俘獲層是一種由多晶硅或介電質(zhì)(例如為氮化 硅)所形成的浮置的柵極。當(dāng)給儲(chǔ)存單元的柵極、漏極和源極提供適當(dāng)?shù)钠?壓時(shí)，電荷載體(電子或空穴)將可能穿隧地進(jìn)入俘獲層而被俘獲層俘獲，進(jìn) 而編程該儲(chǔ)存單元。因此，提供不同的偏壓于儲(chǔ)存單元的柵極、漏極和源 極，便可讀取或擦除儲(chǔ)存單元。

發(fā)明內(nèi)容
本發(fā)明的目的及解決其技術(shù)問題還采用以下技術(shù)方案來實(shí)現(xiàn)。依據(jù)本 發(fā)明提出的一種半導(dǎo)體元件，其特征在于半導(dǎo)體元件包括一半導(dǎo)體基板，其 包括一第一反型區(qū)， 一第二反型區(qū)，位于第一反型區(qū)和第二反型區(qū)之間的一 溝道區(qū)，位于溝道區(qū)和第一反型區(qū)及第二反型區(qū)上的一第一絕緣層，位于第 一絕緣層上的一俘獲層,位于俘獲層上的一第二絕緣層。半導(dǎo)體元件還有一控制柵極， 一 第 一擴(kuò)散區(qū)， 一第二擴(kuò)散區(qū)以及至少 一次柵極，其中次柵極包 括一第一次柵極與一第二次柵極，前述第一次柵極位于第一擴(kuò)散區(qū)上方，前 述第二次柵極位于第二擴(kuò)散區(qū)上方，第一次柵極、第二次柵極和控制柵極都 位于第二絕緣層上。
本發(fā)明的目的及解決其技術(shù)問題還采用以下技術(shù)措施來進(jìn)一步實(shí)現(xiàn)。
前述的半導(dǎo)體元件的半導(dǎo)體基板為n型。
前述的半導(dǎo)體元件的控制柵極的材質(zhì)包括多晶硅、金屬或金屬硅化物 或其組合。
前述的半導(dǎo)體元件的次柵極的材質(zhì)包括多晶硅、金屬、金屬硅化物或 其組合。
前述的半導(dǎo)體元件還有一柵極介電層，位于次柵極以及第 一擴(kuò)散區(qū)和 第二擴(kuò)散區(qū)之間。
前述的半導(dǎo)體元件的次柵極位于該第 一反型區(qū)、該第二反型區(qū)和該控 制柵一及上方。
為讓本發(fā)明的其他特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉較佳實(shí)施例，作 詳細(xì)說明如下。并藉由結(jié)合上述的權(quán)利要求所提到的構(gòu)件的組合，便可了解 本發(fā)明的特征和優(yōu)點(diǎn)。
此外，上述和隨后的詳細(xì)說明均作為本發(fā)明的一較佳實(shí)施例，用以解釋 而非用以限定本發(fā)明。


隨附圖式是本發(fā)明說明書的組成部分，輔助說明了本發(fā)明的實(shí)施例，并 結(jié)合說明書對本發(fā)明的特征、優(yōu)點(diǎn)和原理進(jìn)行詳細(xì)地說明。 圖l繪示為p型儲(chǔ)存單元的單元結(jié)構(gòu)圖。 圖2繪示為本發(fā)明第一實(shí)施例的儲(chǔ)存單元的單元結(jié)構(gòu)圖。 圖3A-3D為圖2所示的儲(chǔ)存單元的操作方法。 圖4A繪示為本發(fā)明第二實(shí)施例的儲(chǔ)存器陣列的平面示意圖。 圖4B繪示為圖4A所示的本發(fā)明第二實(shí)施例的沿A-A，方向的儲(chǔ)存器陣 列的剖面示意圖。
圖4C-4G為圖4A和圖4B所示的本發(fā)明第二實(shí)施例的儲(chǔ)存器陣列的操 作方法。
圖5繪示為本發(fā)明第三實(shí)施例的儲(chǔ)存單元的剖面示意圖。 圖6A繪示為本發(fā)明第四實(shí)施例的儲(chǔ)存器陣列的平面圖。 圖6B繪示為圖6A所示的本發(fā)明第四實(shí)施例的沿B-B，方向的儲(chǔ)存器陣 列的剖面示意圖。
圖7A-7C為本發(fā)明第一實(shí)施例的儲(chǔ)存單元的制程。 圖8A-8B為本發(fā)明第三實(shí)施例的儲(chǔ)存單元的制程。100儲(chǔ)存單元102:n型半導(dǎo)體基板
104擴(kuò)散區(qū)/源極106:擴(kuò)散區(qū)/漏^L
108溝道區(qū)110:第一絕緣層
112/,力py 件狄層114:第二絕緣層
116控制柵極200:儲(chǔ)存單元
202半導(dǎo)體基板204:擴(kuò)散區(qū)
206擴(kuò)散區(qū)208:柵極結(jié)構(gòu)
210第一絕緣層210，:第一氧化物層
212件狄層212，:氮化物層
214第二絕緣層214，:第二氧化物層
216.控制柵極218:次柵極
220:柵極介電層222:絕緣間隙壁
224:反型區(qū)225:反型區(qū)
226:溝道區(qū)228:淺p型區(qū)
229:淺p型區(qū)230:MOS晶體管
232.p型溝道234:元件絕緣區(qū)
400-儲(chǔ)存器陣列402:擴(kuò)散區(qū)
404:擴(kuò)散區(qū)500:多比特儲(chǔ)存單元
502半導(dǎo)體基板504:擴(kuò)散區(qū)
506擴(kuò)散區(qū)508:第一絕緣層
510件拔層512:第二絕緣層
514控制4冊極516:反型區(qū)
518反型區(qū)520:溝道區(qū)
522次柵極524:次柵極
526.絕緣間隙壁528:元件絕緣區(qū)
600:儲(chǔ)存器陣列602:擴(kuò)散區(qū)
604:擴(kuò)散區(qū)
具體實(shí)施例方式
為讓本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉較 佳實(shí)施例，并配合所附圖式，作詳細(xì)說明如下。在圖式中，相同元件符號乃是 代表相同或類似的元件。
對于利用載體穿隧的方法來實(shí)現(xiàn)編程和擦除的操作的儲(chǔ)存元件而言，電
子穿隧法比空穴穿隧法的效率更高。因此，由p型MOS晶體管所形成的儲(chǔ)存 單元的編程速度通常比由n型MOS晶體管所形成的儲(chǔ)存單元的編程速度更 快，并且在編程時(shí)，由p型MOS晶體管所形成的儲(chǔ)存單元僅需要更低的電壓，其中由p型M0S晶體管所形成的儲(chǔ)存單元乃是利用帶間穿隧促使熱電子注入 (band-to-band tunneling induced hot electron injection, BTB丁鵬。圖1 繪示為一種利用BTBTHE所形成的p型儲(chǔ)存元件的示意圖。
如圖1所示，儲(chǔ)存單元100形成于n型半導(dǎo)體基板102上，并且儲(chǔ)存單 元100包括兩個(gè)p型擴(kuò)散區(qū)104和106、位于擴(kuò)散區(qū)104和106之間的一溝 道區(qū)108、第一絕緣層110、俘獲層112、第二絕緣層114和控制柵極116。 儲(chǔ)存單元100為p型M0S晶體管，并且將擴(kuò)散區(qū)104和106分別作為其源極 和漏極。藉由提供適當(dāng)?shù)钠珘航o控制柵極116、擴(kuò)散區(qū)104和106，電子便 會(huì)穿過俘獲層112，從而編程或擦除儲(chǔ)存單元100。
俘獲層112由介電質(zhì)(例如氮化硅)所形成。因此，電子穿隧進(jìn)入俘獲 層112后將變得相對地穩(wěn)定。藉由控制柵極116、源極104和漏極106上的 偏壓，便可控制電子穿隧進(jìn)入俘獲層112的部分。從而，俘獲層112可以分 成兩部分，其中第一部分鄰近源極104，第二部分鄰近漏極106,并且每一部 分用于儲(chǔ)存一比特的資料。第一部分和第二部分可分別被編程、讀取或擦 除。例如，藉由提供5V的電壓給控制閘116、提供-5V的電壓給源極104和 提供0V的電壓給漏極106，則可對第一部分進(jìn)行編程。
儲(chǔ)存單元100的擴(kuò)散區(qū)104和106為區(qū)，并且在儲(chǔ)存單元100的制造 過程中，其結(jié)構(gòu)很難控制。例如，當(dāng)溝道108相當(dāng)?shù)囟虝r(shí)，硼離子的橫向擴(kuò)散 將降低儲(chǔ)存單元100的性能。
根據(jù)本發(fā)明的實(shí)施例，本發(fā)明所提供的儲(chǔ)存元件包括儲(chǔ)存單元，其中該 儲(chǔ)存單元的溝道區(qū)乃是在反型區(qū)之間，而非在擴(kuò)散區(qū)之間。
圖2繪示為本發(fā)明第一實(shí)施例的儲(chǔ)存單元200的單元結(jié)構(gòu)圖。儲(chǔ)存單 元200形成在半導(dǎo)體基板202上，其包括擴(kuò)散區(qū)2(M和206。半導(dǎo)體基板202 可由任何習(xí)知的半導(dǎo)體材料所組成，例如為硅。 一方面，基板202由n型雜 質(zhì)摻雜而成，而擴(kuò)散區(qū)204和206由p型雜質(zhì)摻雜而成。
儲(chǔ)存單元200包括在半導(dǎo)體基板202上所形成的多層?xùn)艠O結(jié)構(gòu)208。柵 極結(jié)構(gòu)208位于擴(kuò)散區(qū)204和206之間，并且與擴(kuò)散區(qū)204和206相間隔。 柵極結(jié)構(gòu)208包括第一絕緣層210、俘獲層212、第二絕緣層214和控制柵 極216。第一絕緣層210、俘獲層和第二絕緣層可組成一 0N0結(jié)構(gòu)， 其中第一絕緣層210的材質(zhì)包括二氧化硅，俘獲層212的材質(zhì)包括氮化硅， 第二絕緣層214的材質(zhì)包括二氧化硅?？刂茤艠O216的材質(zhì)包括多晶硅,金 屬或金屬硅化物或其組合。例如，控制柵極216的材質(zhì)包括多晶硅和硅化鎢 (WSi )的組合。
儲(chǔ)存單元200還包括兩個(gè)反型區(qū)224和225及溝道226。反型區(qū)224定 義為柵極結(jié)構(gòu)208與擴(kuò)散區(qū)204之間的半導(dǎo)體基板202的一部分，反型區(qū)225 定義為柵極結(jié)構(gòu)208與擴(kuò)散區(qū)206之間的半導(dǎo)體基板202的一部分，而溝道定義為反型區(qū)和2"之間的半導(dǎo)體基板202的一部分，其例如在柵 極結(jié)構(gòu)208的下方。
儲(chǔ)存單元200還包括位于反型區(qū)224與225及柵極結(jié)構(gòu)208上方的次 柵極218。次柵極218的材質(zhì)包括多晶硅，金屬或金屬硅化物或其組合。次 柵極218藉由柵極介電層220而與反型區(qū)224和225電性絕緣，并且藉由絕 緣間隙壁222而與柵極結(jié)構(gòu)208電性絕緣。柵極介電層220可由氧化物所 組成。絕緣間隙壁222可由氧化物或氮化物所組成。
藉由給次柵極218和半導(dǎo)體基板202提供適當(dāng)?shù)钠珘海瑢⒃诜葱蛥^(qū)224 和225內(nèi)形成由反型所引起的淺p型區(qū)。例如，在圖3A中，半導(dǎo)體基板202 接地，次柵極218被給予-10V的偏壓。如果MOS結(jié)構(gòu)的定限電壓為^。(為 負(fù)值)，其中上述MOS結(jié)構(gòu)包含次柵極218、柵極介電層220和半導(dǎo)體基板 202，則當(dāng)次柵極218上的偏壓比半導(dǎo)體基板202上的偏壓低，并且在數(shù)值上 至少相差l^。l時(shí)，將在反型區(qū)224和225內(nèi)產(chǎn)生反型。在這種情況下，空穴 將在反型區(qū)224和225內(nèi)的n型半導(dǎo)體基板202的表面附近積聚，并且同時(shí) 將形成淺p型區(qū)228和229 (如圖3A所示)。藉由控制次柵極218和半導(dǎo)體 基板202上的偏壓，將可控制p型區(qū)228和229中空穴的密度。特別是當(dāng)次 柵極218上的反向偏壓越大時(shí)，則p型區(qū)228和229中空穴的密度將越高。
如圖3A所示，p型區(qū)228 ， 229及柵極結(jié)構(gòu)208形成p型MOS晶體管 230，其中淺p型區(qū)228和229分別是MOS晶體管230的源纟及和漏極。由于 柵極結(jié)構(gòu)208內(nèi)有俘獲層212， MOS晶體管230可藉由俘獲層所俘獲的 電荷來儲(chǔ)存資料。例如，如圖3B所示，可藉由給控制柵極216提供高的反向 電壓(例如為-20V)，并將半導(dǎo)體基板202接地來擦除或重新啟動(dòng)儲(chǔ)存單元 200，如此將產(chǎn)生一個(gè)強(qiáng)的垂直電場穿過柵極結(jié)構(gòu)208。在該強(qiáng)電場的作用 下，將引起兩次電子穿隧過程。在第一次電子穿隧過程中，電子從控制柵極 216穿出并穿過第二絕緣層214，而后進(jìn)入俘獲層2U。在第二次電子穿隧過 程中，電子從俘獲層2U穿出并穿過第一絕緣層no，而后進(jìn)入半導(dǎo)體基板 202。當(dāng)上述兩次電子穿隧過程達(dá)到一個(gè)動(dòng)態(tài)平衡后，將重新啟動(dòng)儲(chǔ)存單元 200。 一方面，在重新啟動(dòng)狀態(tài)，并且正好沒有偏壓時(shí)，俘獲層212內(nèi)的電子 濃度將導(dǎo)致在溝道226內(nèi)產(chǎn)生p型溝道232。因此，在重新啟動(dòng)狀態(tài)，MOS晶 體管230的定限電壓^-，,為正值(例如為4V ),并且此時(shí)的MOS晶體管230 為耗盡型晶體管，然而既使當(dāng)沒有偏壓時(shí)，此時(shí)的MOS晶體管230通常為打 開狀態(tài)。當(dāng)關(guān)閉MOS晶體管230時(shí)，控制柵極216與源極(例如為p型區(qū)228 或229 )之間的偏壓^-^必須大于^,"，其中^是施加于MOS晶體管230 的控制柵極216上的偏壓，^是施加于MOS晶體管230的源極上的偏壓。
然而，若要將儲(chǔ)存單元200編程或讀取儲(chǔ)存單元200時(shí)，必須給p型MOS 晶體管230的源極和漏極(例如為p型區(qū)228和229 )提供偏壓。由于淺p型區(qū)228和229具有導(dǎo)電性，可藉由給擴(kuò)散區(qū)204和206提供偏壓來給淺p 型區(qū)228和229提供偏壓。例如，如圖3C所示，藉由給次柵極218提供反向 偏壓(例如-10V )，給控制柵極216提供正向偏壓(例如6V )，以及給擴(kuò)散 區(qū)204提供反向偏壓(例如-6V)來對儲(chǔ)存單元200進(jìn)行編程。在此同時(shí)， 將擴(kuò)散區(qū)206和半導(dǎo)體基板202接地。因此，p型區(qū)228和229將分別給予 了約-6V和0V的偏壓。由于在p型區(qū)228上施加大的反向電壓，因而將在p 型區(qū)228和半導(dǎo)體基板202間形成一處深的耗盡接合(depletion junction) 和一個(gè)強(qiáng)大的電場。電子從'p型區(qū)228的價(jià)帶(valence band)穿隧到半導(dǎo) 體基板202的傳導(dǎo)帶(conduction band)，并且由于電場的作用，電子在溝道 226中將被加速，其中該電場是由于p型區(qū)228和229之間的偏壓差而產(chǎn)生 的。當(dāng)電子在溝道區(qū)226中被加速而獲得高能量時(shí)，由于施加于控制柵極上 的正向偏壓的作用所產(chǎn)生的垂直電場將把一些電子從溝道區(qū)226中"拉出"， 并將其注入俘獲層212中。
如圖3C所示的偏壓配置，被加速的電子在p型區(qū)228的鄰近區(qū)域內(nèi)將 獲得大部分的能量，并且其將穿隧進(jìn)入在p型區(qū)228附近的俘獲層2U的左 邊部分內(nèi)。由于俘獲層212是介電層(例如為氮化硅)，電子被俘獲進(jìn)入俘 獲層212的左邊部分。因此，溝道區(qū)226左邊部分的空穴濃度將比儲(chǔ)存單元 200處于重新啟動(dòng)狀態(tài)時(shí)的空穴濃度高，并且當(dāng)比^,、"高的偏壓施加于控 制柵極216上，且擴(kuò)-敬區(qū)204接地時(shí)，MOS晶體管230將被打開。換句話說， 在溝道區(qū)226左邊部分所形成的溝道，其對應(yīng)的局部定限電壓^，。g自大于 fV , ,,。例如，^卞。"'約為6 ~ 7V。因此，藉由給儲(chǔ)存單元200提供適當(dāng)?shù)钠?壓，并且測量流過溝道區(qū)226的電流，便能確認(rèn)是否儲(chǔ)存單元200已編程于 圖3C所示的狀態(tài)。例如，如圖3D所示，給次柵極218提供-10V的偏壓，給控 制柵極216提供5V的偏壓，給擴(kuò)散區(qū)204提供0V的偏壓，以及給擴(kuò)散區(qū)206 提供-1.6V的偏壓。同時(shí)，將半導(dǎo)體基板202接地。然后，在上述偏壓的條件 下測量流過溝道區(qū)226的電流。由于^-"'"<5V<K'"，。 若儲(chǔ)存單元200編 程在圖3C所示的偏壓配置下，則將可監(jiān)測到電流，而若儲(chǔ)存單元200沒被編 程或處于重新啟動(dòng)狀態(tài)時(shí)，則監(jiān)測不到電流。由于當(dāng)編程或讀取儲(chǔ)存單元 時(shí)，由于儲(chǔ)存單元的源極和漏極端乃會(huì)相互交換，因此讀取儲(chǔ)存單元的方法 被稱為是"反型讀取"。
在圖3C和圖3D中，施加于擴(kuò)散區(qū)204和206上的偏壓將被轉(zhuǎn)換，以分 別地編程和讀取俘獲層212的右側(cè)部分。因此，儲(chǔ)存單元200將儲(chǔ)存兩比特 的資料，其中第一比特與俘獲層212的左側(cè)部分相對應(yīng)，第二比特與俘獲層
212的右側(cè)部分相對應(yīng)，且分別地編程和讀取第一比特和第二比特。
根據(jù)本發(fā)明的第二實(shí)施例所述，多個(gè)儲(chǔ)存單元乃是被排列成一個(gè)儲(chǔ)存器 陣列。圖4A是一個(gè)儲(chǔ)存器陣列400的平面示意圖，該儲(chǔ)存器陣列由多個(gè)儲(chǔ)存單元200 ( 20()'， 20()2, 2(X)3，…)按多行和多列順序排列組成，其中上述每 一行與每一條字線WL (WL1， WL2， WL3，...)相對應(yīng)，每一列與每一條位線 BL(BL1， BL2, BL3,…)相對應(yīng)。圖4B為圖4A所示的沿A-A，方向的儲(chǔ)存 器陣列的剖面示意圖。于同一行中的儲(chǔ)存單元200的柵極結(jié)構(gòu)208連接在一 起并組成相應(yīng)的字線WL。在每一根位線的末端有兩個(gè)擴(kuò)散區(qū)402和404,并 且在同一列的儲(chǔ)存單元200還包括反型區(qū)224和225。如圖4A和4B所示， 儲(chǔ)存器陣列400的所有儲(chǔ)存單元220共享同一個(gè)次4冊極218。
圖4C-4G說明了J渚存器陣列400的操作方法。在圖4C中，藉由給字線 提供一偏壓,例如-18V，并且將半導(dǎo)體基板202接地(圖中未標(biāo)出)，則將重 新啟動(dòng)或擦除儲(chǔ)存器陣列400。同時(shí)，將位線BL上的擴(kuò)散區(qū)402和404接地， 并給予一個(gè)反向偏壓于次柵極218，如-10V。在圖4D中，藉由給相應(yīng)的字線 WL1提供一偏壓，例如6V,給相應(yīng)的位線BL3的擴(kuò)散區(qū)402提供一偏壓，例如 -6V,給其他所有位線BL的擴(kuò)散區(qū)402和所有位線BL的擴(kuò)散區(qū)404提供一 偏壓，例如QV，給其他所有的字線WL提供一偏壓，例如-5V，和給次柵極218 提供一偏壓，例如-10V,則將編程儲(chǔ)存單元^^的第一比特。在圖4E中，藉 由給相應(yīng)的字線WL1提供一偏壓，例如6V，給相應(yīng)的位線BL3的擴(kuò)散區(qū)404 提供一偏壓，例如-6V，給其他所有位線BL的擴(kuò)散區(qū)404和所有位線BL的 擴(kuò)散區(qū)402提供一偏壓，例如OV，給其他所有的字線WL提供一偏壓，例如 -5V，以及給次柵極218提供一偏壓，例如-10V，則將編程儲(chǔ)存單元^^的第 二比特。在圖4F中，藉由給相應(yīng)的字線WL1提供一偏壓，例如5V，給相應(yīng)的 位線BL3的擴(kuò)散區(qū)404提供一偏壓，例如-2V，給其他所有位線BL的擴(kuò)散區(qū) 404和所有位線BL的擴(kuò)散區(qū)402提供一偏壓，例如0V,和給其他所有的字線 WL和次柵極218提供一偏壓,例如-5V,則將讀取儲(chǔ)存單元20()3的第一比特。 在圖4G中，藉由給相應(yīng)的字線WL1提供一偏壓，例如5V，給相應(yīng)的位線BL3 的擴(kuò)散區(qū)402提供一偏壓，例如-2V，給其他所有位線BL的擴(kuò)散區(qū)402和所 有位線BL的擴(kuò)散區(qū)404提供一偏壓，例如0V，和給其他所有的字線WL和次 柵極218提供一偏壓，例如-5V,則將讀取儲(chǔ)存單元20()3的第二比特。
本發(fā)明的第三實(shí)施例乃是提供一種多比特儲(chǔ)存單元。圖5繪示為一種 多比特儲(chǔ)存單元500，其形成于具有擴(kuò)散區(qū)5(M和506的半導(dǎo)體基板502上 的示意圖。半導(dǎo)體基板502可包含n型半導(dǎo)體材料，例如n型硅。擴(kuò)散區(qū)504 和506可由p型雜質(zhì)摻雜而成。第一絕緣層508、俘獲層510和第二絕緣層 512相繼形成在半導(dǎo)體基板502上。第一絕緣層508的材質(zhì)可包含二氧化硅， 俘獲層510的材質(zhì)可包含氮化硅，第二絕緣層512的材質(zhì)可包含二氧化硅。 控制柵極514形成在第二絕緣層512上，其在擴(kuò)散區(qū)5(M和506之間并與之 相隔離?？刂茤艠O514的材質(zhì)可包含多晶硅、金屬或金屬硅化物或其組合。 例如，控制柵極514可包含多晶硅和硅化鎢(WSi)的組合。儲(chǔ)存單元500還包括兩個(gè)反型區(qū)516和518及溝道520。反型區(qū)516為半導(dǎo)體基板502上 的控制柵極514與擴(kuò)散區(qū)504之間的部分，反型區(qū)518為半導(dǎo)體基板502上 的控制柵極514與擴(kuò)散區(qū)506之間的部分，而溝道520為半導(dǎo)體基板502的 反型區(qū)516與518之間的部分，其例如位于控制柵極514的下方。儲(chǔ)存單元 500還包括兩個(gè)次柵極522和524，其中這兩個(gè)次柵極在第二絕緣層512上 并且分別在反型區(qū)516和518的上方。次4冊才及522和524的材質(zhì)可包含多 晶硅、金屬或金屬硅化物或其組合。次柵極522和524藉由絕緣間隙壁526 而與控制柵極514電性絕緣。
如圖2和圖5所示，儲(chǔ)存單元500與儲(chǔ)存單元200有兩方面的不同第 一，儲(chǔ)存單元200的柵極介電層220乃是被第一絕緣層508、俘獲層510和 第二絕緣層512所取代；第二，次柵極218現(xiàn)被分成兩個(gè)次柵極522和524。 如圖5所示的結(jié)構(gòu)，儲(chǔ)存單元500可儲(chǔ)存多于兩比特的資料。
在一方面，第一比特Bl可儲(chǔ)存于處于控制柵極514下方的俘獲層510 的左邊部分，第二比特B2可儲(chǔ)存于處于控制柵極514下方的俘獲層510的 右邊部分，第三比特B3可儲(chǔ)存于處于次柵極522下方的俘獲層510的左邊 部分，和第四比特B4可儲(chǔ)存于處于次柵極522下方的俘獲層510的右邊部 分。下面將舉例說明儲(chǔ)存單元500的一個(gè)操作方法，例如讀取儲(chǔ)存單元500 中第一比特到第四比特的資料、對儲(chǔ)存單元500中第一比特到第四比特的 資料進(jìn)行編程以及擦除儲(chǔ)存單元500中第一比特到第四比特的資料。例如， 藉由將擴(kuò)散區(qū)504接地，給擴(kuò)散區(qū)506提供一偏壓，例如-2V，給控制柵極514 提供一偏壓，例如3V，給次柵極522和524提供一偏壓，例如-5V,則可讀取第 二比特B2的資料。藉由給控制柵極514和次柵極提供一偏壓，例如-W， 給次柵極522提供一偏壓，例如6V，給擴(kuò)散區(qū)504提供一偏壓，例如-6V,和將 擴(kuò)散區(qū)506接地，則可對第三比特B3的資料進(jìn)行編程。藉由給控制柵極5H 和次柵極522及524提供一個(gè)高的反向偏壓，例如-18V，而將半導(dǎo)體基板502 接地，則可^^察除儲(chǔ)存單元500。
根據(jù)本發(fā)明的第四實(shí)施例，多個(gè)儲(chǔ)存單元500 ( 500'， 5002, 50()3,…) 被排列成一個(gè)儲(chǔ)存器陣列，如圖6A和圖6B所示的儲(chǔ)存器陣列600。圖6A為 儲(chǔ)存器陣列600的平面圖，圖6B為沿B-B，方向的儲(chǔ)存器陣列600的剖面示 意圖。如圖6A所示，儲(chǔ)存器陣列600有多行和多列，其中每一行與字線WL (WL1, WL2， WL3，...)相對應(yīng)，每一列與位線BL (BL1, BL2， BL3,…)相 對應(yīng)。同一行中的儲(chǔ)存單元500的控制柵極514連接在一起并組成相應(yīng)的 字線WL。在每一根位線的末端有兩個(gè)擴(kuò)散區(qū)602和604，并且在同一列的儲(chǔ) 存單元500還包括反型區(qū)516和518。與儲(chǔ)存器陣列400不同，在儲(chǔ)存器陣 列600中同一列上的儲(chǔ)存單元500的次柵極522和524沒有連接在一起。 與儲(chǔ)存器陣列400相比，儲(chǔ)存器陣列600具有更高的儲(chǔ)存密度。與本發(fā)明的實(shí)施例相對應(yīng)的儲(chǔ)存元件可利用典型的M0S制造技術(shù)而形
成。在圖7A到圖7C中將詳細(xì)地說明儲(chǔ)存單元200的制造過程。
首先，在圖7A中，當(dāng)元件絕緣區(qū)234 (圖中只標(biāo)出一個(gè))，例如為淺的溝 道絕緣區(qū)，在形成以定義元件區(qū)域后，在硅基板202上將相繼地形成第一氧 化物層210，、氮化物層212，和第二氧化物層214，。 一多晶硅層或金屬層沉 積在第二氧化物層214，上，并圖案化形成控制柵極216。
在圖7B中，利用控制柵極216作為一掩;f莫而將第一氧化物層210，、氮 化物層212，和第二氧化物層214，蝕刻成ONO結(jié)構(gòu)，其中該ONO結(jié)構(gòu)由第一氧 化物層210、氮化物層212和第二氧化物層214組成。然后， 一氧化物層沉 積而形成柵極介電層220。同時(shí)，絕緣間隙壁222也在此時(shí)形成。
在圖7C中， 一多晶硅層或金屬層將沉積和圖案化而形成次柵極218，并 隨著離子的注入和擴(kuò)散而形成擴(kuò)散區(qū)204和206。
在圖8A到圖8B中將詳細(xì)地說明儲(chǔ)存單元500的制造過程。 首先，在圖8A中，當(dāng)元件絕緣區(qū)528 (圖中只標(biāo)出一個(gè))，例如為淺的溝 道絕緣區(qū)，在形成以定義元件區(qū)域后，在硅基板502上將相繼地沉積第一氧 化物層508、氮化物層510和第二氧化物層512。藉由將一多晶硅層或金屬 層沉積并圖案化之后而形成控制柵極514。絕緣間隙壁526將形成在控制柵 才及514的側(cè)壁上。
然后，在圖8B中，一多晶硅層或金屬層將沉積和圖案化而形成次柵極 522和524，并隨著離子的注入和擴(kuò)散而形成擴(kuò)散區(qū)504和506。
由于在擴(kuò)散區(qū)使用了反型區(qū)，因此由本發(fā)明實(shí)施例所述的儲(chǔ)存單元所 形成的儲(chǔ)存元件與習(xí)知的儲(chǔ)存元件相比，本發(fā)明的儲(chǔ)存元件具有消除由于 離子的注入和硼在MOS元件中的短溝道的擴(kuò)散所引起的問題的優(yōu)點(diǎn)。由本 發(fā)明實(shí)施例所述的儲(chǔ)存單元所形成的儲(chǔ)存元件的另 一優(yōu)點(diǎn)是利用BTBTHE所 形成的p型MOS晶體管，例如該儲(chǔ)存元件與習(xí)知的儲(chǔ)存元件相比，其具有高 效率的載體注入、高速度、更好的資料保持性質(zhì)和對電漿輻射免疫性等等。
雖然本發(fā)明已以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何 熟習(xí)此技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤 飾，因此本發(fā)明的保護(hù)范圍當(dāng)視前述權(quán)利要求所界定者為準(zhǔn)。
ii
權(quán)利要求
1. 一種半導(dǎo)體元件，其特征在于包括一半導(dǎo)體基板，包括一第一反型區(qū)，一第二反型區(qū)，一溝道區(qū)，位于該第一反型區(qū)和該第二反型區(qū)之間；一第一絕緣層，位于該溝道區(qū)和該第一反型區(qū)及該第二反型區(qū)上；一俘獲層，位于該第一絕緣層上；一第二絕緣層，位于該俘獲層上；一控制柵極；一第一擴(kuò)散區(qū)；一第二擴(kuò)散區(qū)；以及至少一次柵極，其中該次柵極包括一第一次柵極與一第二次柵極，該第一次柵極位于該第一擴(kuò)散區(qū)上方，該第二次柵極位于該第二擴(kuò)散區(qū)上方，該第一次柵極、該第二次柵極和該控制柵極都位于該第二絕緣層上。
2. 根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其特征在于其中該半導(dǎo)體基板為n型。
3. 根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其特征在于其中該控制柵極的材 質(zhì)包括多晶硅、金屬或金屬硅化物或其組合。
4. 根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其特征在于其中該次柵極的材質(zhì) 包括多晶硅、金屬、金屬硅^物或其組合。
5. 根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其特征在于更包括一柵極介電 層，位于該次柵極以及該第 一擴(kuò)散區(qū)和該第二擴(kuò)散區(qū)之間。
6. 根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其特征在于其中該次4冊極位于該 第一反型區(qū)、該第二反型區(qū)和該控制柵極上方。
全文摘要
本發(fā)明的半導(dǎo)體元件包括一半導(dǎo)體基板。該半導(dǎo)體基板包括一第一反型區(qū)、一第二反型區(qū)及位于第一反型區(qū)與第二反型之間的一溝道區(qū)，位于溝道區(qū)和第一反型區(qū)及第二反型區(qū)上的一第一絕緣層，位于第一絕緣層上的一俘獲層，位于俘獲層上的一第二絕緣層。上述半導(dǎo)體元件還包括一控制柵極、一第一擴(kuò)散區(qū)、一第二擴(kuò)散區(qū)以及至少一次柵極，其中次柵極包括一第一次柵極與一第二次柵極，前述第一次柵極位于第一擴(kuò)散區(qū)上方，前述第二次柵極位于第二擴(kuò)散區(qū)上方，第一次柵極、第二次柵極和控制柵極都位于第二絕緣層上。
文檔編號H01L29/66GK101447515SQ200810188379
公開日2009年6月3日 申請日期2006年1月24日 優(yōu)先權(quán)日2005年4月7日
發(fā)明者何家驊, 呂函庭, 吳旻達(dá), 施彥豪, 謝光宇, 賴二琨 申請人:旺宏電子股份有限公司