專利名稱：芯片封裝結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種半導(dǎo)體元件及其制造方法，且特別是有關(guān)于一種芯片封裝結(jié)
構(gòu)及其制造方法。
背景技術(shù)：
在半導(dǎo)體產(chǎn)業(yè)中，集成電路(integrated circuits, IC)的生產(chǎn)主要可分為三個(gè)階 段集成電路的設(shè)計(jì)(IC design)、集成電路的制作(IC process)及集成電路的封裝(IC package)。 在集成電路的制作中，芯片(chip)是經(jīng)由晶片(wafer)制作、形成集成電路以及 切割晶片(wafer sawing)等步驟而完成。晶片具有一有源面(activesurface)，其泛指晶 片的具有有源元件(active element)的表面。當(dāng)晶片內(nèi)部的集成電路完成之后，晶片的有 源面更配置有多個(gè)焊墊(bonding pad)，以使最終由晶片切割所形成的芯片可經(jīng)由這些焊 墊而向外電性連接于一承載器(carrier)。承載器例如為一導(dǎo)線架(leadframe)、一封裝基 板(package substrate)或由一導(dǎo)線架及一封裝基板共同組成。芯片可以透過(guò)打線接合 (wire bonding)或倒裝焊(flip chip bonding)的方式連接至承載器上，使得芯片的焊墊 可電性連接于承載器的接點(diǎn)，以構(gòu)成一芯片封裝結(jié)構(gòu)。 —般而言，在芯片封裝結(jié)構(gòu)的制造過(guò)程中是使用膠帶(tape)將導(dǎo)線架固定于封 裝基板。由于必須依導(dǎo)線架的形狀在封裝基板表面的各區(qū)域分別配置膠帶，故會(huì)耗費(fèi)較多 時(shí)間而增加制造成本。此外，膠帶的高價(jià)格亦增加芯片封裝結(jié)構(gòu)的制造成本。

發(fā)明內(nèi)容
本發(fā)明提供一種芯片封裝結(jié)構(gòu)，其制造成本較為低廉。 本發(fā)明提供一種芯片封裝結(jié)構(gòu)的制造方法，其制造過(guò)程較為省時(shí)。 本發(fā)明提出一種芯片封裝結(jié)構(gòu)，其包括一線路基板、一芯片、一B階粘著層、一導(dǎo)
線架、多條第一焊線、多條第二焊線及多條第三焊線。芯片配置于線路基板上。B階粘著層
配置于線路基板上。導(dǎo)線架配置于線路基板上，其中導(dǎo)線架包括多條引腳，而引腳的部分區(qū)
域埋入(embedded)于B階粘著層內(nèi)，且各引腳的一末端系暴露于B階粘著層外。 在本發(fā)明的一實(shí)施例中，上述的B階粘著層具有一連續(xù)的環(huán)狀圖案，具有連續(xù)的
環(huán)狀圖案的B階粘著層環(huán)繞芯片，并將引腳的部分區(qū)域包覆。 在本發(fā)明的一實(shí)施例中，上述的B階粘著層具有多個(gè)非連續(xù)的塊狀圖案，具各塊
狀圖案的B階粘著層分別將其中一個(gè)引腳的部分區(qū)域包覆。 在本發(fā)明的一實(shí)施例中，上述的導(dǎo)線架為一無(wú)芯片座的導(dǎo)線架。 在本發(fā)明的一實(shí)施例中，上述的芯片封裝結(jié)構(gòu)更包括一封裝膠體，配置于線路基
板上，其中封裝膠體包覆芯片、B階粘著層、導(dǎo)線架、第一焊線、第二焊線以及第三焊線。 本發(fā)明提出一種芯片封裝結(jié)構(gòu)的制造方法。首先，于一線路基板上形成一B階粘
著層，并透過(guò)B階粘著層使一導(dǎo)線架固定于線路基板上，其中導(dǎo)線架包括多條引腳，而引腳的部分區(qū)域埋入于B階粘著層內(nèi)，且各引腳的一末端是暴露于B階粘著層外。接著，將一芯 片固定于線路基板上。之后，形成多條第一焊線，以使芯片與線路基板電性連接。形成多條 第二焊線，以使芯片與引腳的末端電性連接。形成多條第三焊線，以使引腳的末端與線路基 板電性連接。 在本發(fā)明的一實(shí)施例中，上述的透過(guò)B階粘著層將導(dǎo)線架固定于線路基板上的 方法包括于線路基板上形成一二階粘著層(two stage adhesive)、使二階粘著層B階化 (B-stagized)以形成一 B階粘著層、將導(dǎo)線架壓入B階粘著層內(nèi)，以及將B階粘著層完全固 化。 在本發(fā)明的一實(shí)施例中，上述的芯片封裝結(jié)構(gòu)的制造方法，更包括于線路基板上 形成一封裝膠體，以使封裝膠體包覆芯片、B階粘著層、導(dǎo)線架、第一焊線、第二焊線以及第
三焊線。 本發(fā)明利用B階粘著層將導(dǎo)線架固定于線路基板上，由于配置B階粘著層的過(guò)程 較為省時(shí)且B階粘著層的價(jià)格較低廉，故本發(fā)明可節(jié)省制造時(shí)間并降低制造成本。


為讓本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能更明顯易懂，以下結(jié)合附圖對(duì)本發(fā)明的具 體實(shí)施方式作詳細(xì)說(shuō)明，其中圖IA為本發(fā)明一實(shí)施例的芯片封裝結(jié)構(gòu)的剖面示意圖。圖IB為圖1A的芯片封裝結(jié)構(gòu)的俯視示意圖。圖2為本發(fā)明另一實(shí)施例的芯片封裝結(jié)構(gòu)的俯視示意圖。圖3A至圖3E為圖1A的芯片封裝結(jié)構(gòu)的制造方法的剖面示意圖。主要元件符號(hào)說(shuō)明100、 100':芯片封裝結(jié)構(gòu)110 :線路基板120 :芯片130、 130' :B階粘著層140 :導(dǎo)線架142 :引腳150 :第一焊線160 :第二焊線170 :第三焊線180 :芯片接合層190 :封裝膠體d :距離E :末端P:焊墊SI :有源表面S2 :背面X :二階粘著層
圖1A為本發(fā)明一實(shí)施例的芯片封裝結(jié)構(gòu)的剖面示意圖。請(qǐng)參考圖1A，本實(shí)施例的 芯片封裝結(jié)構(gòu)100包括一線路基板110、一芯片120、一 B階粘著層130。芯片120配置于線 路基板110上。B階粘著層130配置于線路基板110上。導(dǎo)線架140配置于線路基板110 上，其中導(dǎo)線架140包括多條引腳142，而引腳142的部分區(qū)域埋入于B階粘著層130內(nèi)，且 各引腳142的一末端E是暴露于B階粘著層130外。弓|腳142與線路基板110之間的距離d可透過(guò)控制引腳142陷入B階粘著層的高 低而調(diào)整，以配合后續(xù)的封膠制程，使其具有較佳的制程參數(shù)。此外，相較于現(xiàn)有的以膠帶 粘著于基板與引腳之間，引腳142與B階粘著層130具有較多的接觸面積，而使B階粘著層 130可借由將引腳142包覆來(lái)增加引腳142與線路基板110間的結(jié)合力。
現(xiàn)有芯片封裝結(jié)構(gòu)常利用芯片座下沉設(shè)計(jì)降低焊線高度，而使導(dǎo)線架具有焊線的 一側(cè)及不具有焊線的另一側(cè)的封裝膠體的高度能夠較為一致，以降低芯片封裝結(jié)構(gòu)因?qū)Ь€ 架兩側(cè)的封裝膠體的高度不一而發(fā)生翹曲的機(jī)率。值得注意的是，具有芯片座下沉設(shè)計(jì)的 導(dǎo)線架在被制作出后，其芯片座與引腳的高度差為固定而無(wú)法改變的。在本實(shí)施例中，引腳 142與線路基板110之間具有距離d，而可達(dá)到與上述芯片座下沉設(shè)計(jì)同樣的效果。此外， 相較于現(xiàn)有的芯片座下沉設(shè)計(jì)，引腳142與線路基板110之間的距離d可透過(guò)控制引腳142 陷入B階粘著層的高低而調(diào)整，使其在設(shè)計(jì)與配置上更具變化性。 請(qǐng)參考圖1A，在本實(shí)施例中，芯片封裝結(jié)構(gòu)100更包括多條第一焊線150、多條第 二焊線160及多條第三焊線170。第一焊線150電性連接于芯片120與線路基板110之間。 第二焊線160電性連接于芯片120與引腳142的末端E之間。第三焊線170電性連接于引 腳142的末端E與線路基板110之間。 詳細(xì)而言，芯片120具有一有源表面Sl、多個(gè)位于有源表面Sl上的焊墊P以及一 背面S2。線路基板110亦具有多個(gè)位于其上的焊墊P。芯片封裝結(jié)構(gòu)100更包括一芯片接 合層180，此芯片接合層180配置于芯片120的背面S2與線路基板110之間。第一焊線150 電性連接于芯片120的部分焊墊P與線路基板110的部分焊墊P之間，而第二焊線160電 性連接于芯片120的部分焊墊P與引腳142的末端E之間。 然本發(fā)明并不限定芯片封裝結(jié)構(gòu)100的接線方式。換言之，相較于上述接線方式， 本發(fā)明的芯片封裝結(jié)構(gòu)100更可利用其他的接線方式，達(dá)到電性連接各元件的目的。
在本實(shí)施例中，導(dǎo)線架140為一無(wú)芯片座的導(dǎo)線架。芯片封裝結(jié)構(gòu)100更包括一 封裝膠體190，且封裝膠體190配置于線路基板110上，其中封裝膠體190包覆芯片120、 B 階粘著層130、導(dǎo)線架140、第一焊線150、第二焊線160以及第三焊線170。
圖1B為圖1A的芯片封裝結(jié)構(gòu)的俯視示意圖。請(qǐng)參考圖1B，圖1A的B階粘著層 130具有一連續(xù)的環(huán)狀圖案，具有連續(xù)的環(huán)狀圖案的B階粘著層130環(huán)繞芯片120，并將引 腳142的部分區(qū)域包覆。 在本實(shí)施例中，芯片120上的焊墊P可直接透過(guò)第二焊線160電性連接于一引腳 142。值得注意的是，位于基板110上的焊墊P可透過(guò)基板110的內(nèi)部線路(未于圖中繪 示)而電性連接，而使芯片120上的焊墊P更可依序透過(guò)第一焊線150、基板110上的一焊 墊P、基板110的內(nèi)部線路、基板110上的另一焊墊P及第三焊線170，而電性連接于一引腳
5142。換言之，在芯片120上的焊墊P及引腳142的配置皆已固定而無(wú)法改變的情況下，芯 片120上的焊墊及與其距離較遠(yuǎn)的引腳142，可借由上述基板110的內(nèi)部線路的配置，而易 于相互電性連接。 圖2為本發(fā)明另一實(shí)施例的芯片封裝結(jié)構(gòu)的俯視示意圖。請(qǐng)參考圖2，相較于圖1B 的芯片封裝結(jié)構(gòu)100的B階粘著層130，本實(shí)施例的芯片封裝結(jié)構(gòu)IOO'的B階粘著層130' 具有多個(gè)非連續(xù)的塊狀圖案，具各塊狀圖案的B階粘著層130'分別將其中一個(gè)或多個(gè)引腳 142的部分區(qū)域包覆。 以下對(duì)圖1A的芯片封裝結(jié)構(gòu)100的制造方法作說(shuō)明。圖3A至圖3E為圖1A的芯 片封裝結(jié)構(gòu)的制造方法的剖面示意圖。首先，請(qǐng)參考圖3A，提供一具有多個(gè)焊墊P的線路基 板IIO，于線路基板110上形成一二階粘著層X(jué)。接著，請(qǐng)參考圖3B，對(duì)二階粘著層X(jué)進(jìn)行B 階化以形成一B階粘著層130。 特別的是，由于二階粘著層X(jué)是由具有二階(A-B階及B-C階)性質(zhì)的熱固性粘著
材料制造而成，故B階粘著層130在二階粘著層X(jué)被B階化之后形成。在本實(shí)施例中，B階粘著層130例如可為ABLESTIK的8008、8008HT、6200、6201、
6202C或HITACHI Chemical CO. ， Ltd.提供的SA-200-6、 SA-200-10或其他類似的B階膠材。 之后，請(qǐng)參考圖3C，提供一導(dǎo)線架140，將導(dǎo)線架140壓入B階粘著層130內(nèi)，并將 B階粘著層130進(jìn)一步固化。其中導(dǎo)線架140包括多條引腳142，而引腳142的部分區(qū)域埋 入于B階粘著層130內(nèi)，且各引腳142的一末端系暴露于B階粘著層130外。
接著，請(qǐng)參考圖3D，提供一具有一有源表面Sl、一背面S2及多個(gè)位于有源表面Sl 上的焊墊P的芯片120。于線路基板110上形成一芯片接合層180，并透過(guò)芯片接合層180 將芯片120的背面S2粘著于線路基板110上。在本實(shí)施例中，芯片接合層180亦可被涂布 于芯片120的背面S2，以進(jìn)行芯片120與線路基板110之間的接合。 之后，請(qǐng)參考圖3E，形成第一焊線150、第二焊線160以及第三焊線170，其中第一 焊線150是用以使芯片120透過(guò)有源表面Sl上的其中一個(gè)焊墊P與線路基板110上的其 中一個(gè)焊墊P電性連接，第二焊線160是用以使芯片120透過(guò)有源表面S1上的其中的另 一個(gè)焊墊P與引腳142的末端E電性連接，而第三焊線170是用以使引腳142的末端E與 線路基板110上的其中的另一個(gè)焊墊P電性連接。在本實(shí)施例中，第一焊線150、第二焊線 160與第三焊線170的形成順序不限。接著，請(qǐng)參考圖1A，于線路基板110上形成一封裝膠 體190，以使封裝膠體190包覆芯片120、B階粘著層130、導(dǎo)線架140、第一焊線150、第二焊 線160以及第三焊線170，可得到芯片封裝結(jié)構(gòu)100。 值得注意的是，上述實(shí)施例的第一焊線150、第二焊線160及第三焊線170的數(shù)目 可根據(jù)芯片120上的焊墊P的數(shù)量而定，本發(fā)明不限制其數(shù)量。 綜上所述，本發(fā)明利用B階粘著層將導(dǎo)線架固定于線路基板上，相較于現(xiàn)有的利 用膠帶將導(dǎo)線架固定于線路基板上，配置B階粘著層的過(guò)程較為省時(shí)，而B(niǎo)階粘著層的價(jià)格 較膠帶低廉且其厚度較膠帶小，故可節(jié)省制造時(shí)間、降低制造成本并減少芯片封裝結(jié)構(gòu)的 厚度。雖然本發(fā)明已以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何所屬技術(shù)領(lǐng)域 中具有通常知識(shí)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作一些的修改與完善，因此本發(fā) 明的保護(hù)范圍當(dāng)以所附的權(quán)利要求書(shū)所界定者為準(zhǔn)。
權(quán)利要求
一種芯片封裝結(jié)構(gòu)，包括一線路基板；一芯片，配置于該線路基板上；一B階粘著層，配置于該線路基板上；一導(dǎo)線架，配置于該線路基板上，其中該導(dǎo)線架包括多條引腳，而該些引腳的部分區(qū)域埋入于該B階粘著層內(nèi)，且各該引腳的一末端是暴露于該B階粘著層外；多條第一焊線，電性連接于該芯片與該線路基板之間；多條第二焊線，電性連接于該芯片與該些引腳的末端之間；以及多條第三焊線，電性連接于該些引腳的末端與該線路基板之間。
2. 如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，該B階粘著層具有一連續(xù)的環(huán)狀圖 案，具有該連續(xù)的環(huán)狀圖案的該B階粘著層環(huán)繞該芯片，并將該些引腳的部分區(qū)域包覆。
3. 如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，該B階粘著層具有多個(gè)非連續(xù)的塊 狀圖案，具各該塊狀圖案的該B階粘著層分別將其中一個(gè)引腳的部分區(qū)域包覆。
4. 如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，該導(dǎo)線架為一無(wú)芯片座的導(dǎo)線架。
5. 如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，更包括一封裝膠體，配置于該線路 基板上，其中該封裝膠體包覆該芯片、該B階粘著層、該導(dǎo)線架、該些第一焊線、該些第二焊 線以及該些第三焊線。
6. —種芯片封裝結(jié)構(gòu)的制造方法，包括于一線路基板上形成一 B階粘著層，并透過(guò)該B階粘著層使一導(dǎo)線架固定于該線路基 板上，其中該導(dǎo)線架包括多條引腳，而該些引腳的部分區(qū)域埋入于該B階粘著層內(nèi)，且各該 引腳的一末端是暴露于該B階粘著層外；將一芯片固定于該線路基板上；形成多條第一焊線，以使該芯片與該線路基板電性連接； 形成多條第二焊線，以使該芯片與該些引腳的末端電性連接；以及 形成多條第三焊線，以使該些引腳的末端與該線路基板電性連接。
7. 如權(quán)利要求6所述的芯片封裝結(jié)構(gòu)的制造方法，其特征在于，透過(guò)該B階粘著層將該 導(dǎo)線架固定于該線路基板上的方法包括于該線路基板上形成一二階粘著層； 使該二階粘著層B階化，以形成一 B階粘著層； 將該導(dǎo)線架壓入該B階粘著層內(nèi)；以及 將該B階粘著層完全固化。
8. 如權(quán)利要求6所述的芯片封裝結(jié)構(gòu)的制造方法，其特征在于，更包括于該線路基板 上形成一封裝膠體，以使該封裝膠體包覆該芯片、該B階粘著層、該導(dǎo)線架、該些第一焊線、 該些第二焊線以及該些第三焊線。
全文摘要
本發(fā)明提出一種芯片封裝結(jié)構(gòu)，其包括一線路基板、一芯片、一B階粘著層、一導(dǎo)線架、多條第一焊線、多條第二焊線及多條第三焊線。芯片配置于線路基板上。B階粘著層配置于線路基板上。導(dǎo)線架配置于線路基板上，其中導(dǎo)線架包括多條引腳，而引腳的部分區(qū)域埋入于B階粘著層內(nèi)，且各引腳的一末端是暴露于B階粘著層外。第一焊線電性連接于芯片與線路基板之間。第二焊線電性連接于芯片與引腳之間。第三焊線電性連接于引腳與線路基板之間。此外，一種芯片封裝結(jié)構(gòu)的制造方法亦被提出。
文檔編號(hào)H01L23/488GK101752322SQ200810186349
公開(kāi)日2010年6月23日 申請(qǐng)日期2008年12月8日 優(yōu)先權(quán)日2008年12月8日
發(fā)明者周世文 申請(qǐng)人:南茂科技股份有限公司;百慕達(dá)南茂科技股份有限公司