專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種改進(jìn)的半導(dǎo)體器件及其制造方法。
背景技術(shù)：
用于電源的半導(dǎo)體器件應(yīng)該優(yōu)選地在相對(duì)高的電壓，例如接近 理論上的擊穿電壓下操作。當(dāng)通過集成電路來控制在高電壓下操作 的外部器件時(shí)，在集成電路中可能需要高電壓控制元件，并且該高 電壓控制元件應(yīng)該^皮構(gòu)造以具有高擊穿電壓。因此，當(dāng)高電壓直4妄 施加至晶體管的漏極或源極時(shí)，漏極/源極和半導(dǎo)體襯底之間的穿通
電壓(punch through voltage )以及漏才及/源才及和阱(well)或襯底之 間的擊穿電壓可能需要大于該高電壓。
在各種高電壓半導(dǎo)體器件中，橫向擴(kuò)散(lateral diffused) MOS (LDMOS )器件可以具有適用于高電壓的結(jié)構(gòu)，其中橫向擴(kuò)散MOS 器件可以是高電壓MOS器件中的一種類型。LDMOS可以使用漂 移區(qū)來將溝道區(qū)和漏電極隔開，且LDMOS可以通過柵電極來控制。
相關(guān)才支術(shù)的LDMOS器件可以具有形成于半導(dǎo)體襯底上和/或 上方具有基本上相等高度的源區(qū)和漏區(qū)。此外，石圭的局部氧化(Local
6Oxidation of Silicon) (LOCOS)絕緣膜可以設(shè)置在源區(qū)和漏區(qū)之 間。
因?yàn)長(zhǎng)OCOS絕緣膜可以在半導(dǎo)體襯底中一定的深度形成，從 源區(qū)移動(dòng)經(jīng)由溝道區(qū)的電子可以在LOCOS絕纟彖膜下方移動(dòng)并且朝 著漏區(qū)遷移。因此，在這種相關(guān)技術(shù)的LDMOS器件中，電子需要 移動(dòng)的3巨離可能相對(duì);也長(zhǎng)，這可能增加導(dǎo)通電阻(on畫resistance )
V丄vuii 乂。

發(fā)明內(nèi)容
本發(fā)明實(shí)施例涉及一種半導(dǎo)體器件以及用于制造該半導(dǎo)體器 件的方法。本發(fā)明實(shí)施例還可以涉及一種具有最小化的導(dǎo)通電阻的 半導(dǎo)體器件及其制造方法。
才艮據(jù)本發(fā)明實(shí)施例，半導(dǎo)體器件可以包括下列元件中的至少一 個(gè)形成于半導(dǎo)體4于底上/或上方的第一導(dǎo)電型阱(conductive type well);形成于第 一導(dǎo)電型阱內(nèi)的第二導(dǎo)電型本體區(qū)(second conductive type body region );形成于本體區(qū)的表面上和/或上方的第 一導(dǎo)電型源區(qū)；形成于第一導(dǎo)電型阱的表面上和/或上方的第一導(dǎo)電 型漏區(qū)；布置在第 一 導(dǎo)電型源區(qū)和第 一 導(dǎo)電型漏區(qū)之間的場(chǎng)絕緣層 (field insulation layer );形成于場(chǎng)絕緣層上和/或上方的柵電極。可 以在比第一導(dǎo)電型漏區(qū)低的位置處形成第一導(dǎo)電型源區(qū)。
才艮據(jù)本發(fā)明實(shí)施例，用于制造半導(dǎo)體器件的方法可以包括下列 中的至少一個(gè)在半導(dǎo)體襯底上和/或上方形成第一導(dǎo)電型阱；在形 成第一導(dǎo)電型阱的半導(dǎo)體襯底上和/或上方形成場(chǎng)絕緣層；選擇性地 刻蝕場(chǎng)絕》彖層；將第 一導(dǎo)電型摻雜物離子注入至場(chǎng)絕緣層的 一側(cè)中 以形成漏區(qū)；通過^皮選擇性刻蝕的場(chǎng)絕纟彖層來注入第 一導(dǎo)電型摻雜 物離子和第二導(dǎo)電型摻雜物離子以在被選擇性刻蝕的場(chǎng)絕緣層下
7面和/或之下形成第二導(dǎo)電型本體區(qū)并且在第二導(dǎo)電型本體區(qū)的表
面上和/或上方形成第一導(dǎo)電型源區(qū)；在場(chǎng)絕緣層上和/或上方形成 柵電極，并且去除第二導(dǎo)電型本體區(qū)上和/或上方的場(chǎng)絕緣層。


圖1示出了根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件的橫截面圖。
的橫截面圖。
具體實(shí)施例方式
圖1示出了根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件的橫截面圖。參照 圖1,可以在半導(dǎo)體襯底10上和/或上方形成第一導(dǎo)電型埋層(buried layer) 11和第一導(dǎo)電型阱12?？梢栽诘谝粚?dǎo)電型阱12的上部?jī)?nèi)形 成第二導(dǎo)電型P-本體區(qū)(P-body region ) 30。
才艮據(jù)本發(fā)明實(shí)施例，可以通過注入摻雜物來形成第 一導(dǎo)電型埋 層ll。根據(jù)本發(fā)明實(shí)施例，可以填充諸如緩沖氧化膜(buffer oxide film)的絕緣材料來替代第一導(dǎo)電型埋層11。
可以在P-本體區(qū)30上和/或上方形成第一導(dǎo)電型源區(qū)31和第 二導(dǎo)電型源招〃接觸區(qū)32。
可以在第一導(dǎo)電型源區(qū)31的一側(cè)形成場(chǎng)絕纟彖層20，而在場(chǎng)絕 鄉(xiāng)彖層20的一側(cè)形成漏區(qū)33。
#4居本發(fā)明實(shí)施例，可以通過LOCOS工藝或通過淺溝槽隔離 (shallow trench isolation ) ( STI)工藝來形成場(chǎng)絕緣層20。為了舉 例和方便，將考慮通過LOCOS工藝形成的氧化膜?？梢栽趫?chǎng)絕纟彖層20上和/或上方形成4冊(cè)電才及40?？梢栽赹冊(cè)電^L 40的側(cè)壁形成隔離體(spacer) 41。才艮據(jù)本發(fā)明實(shí)施例，場(chǎng)絕緣層 20可以用作用于柵電極40的柵極絕緣膜。然而，根據(jù)本發(fā)明實(shí)施 例，可以完全消去場(chǎng)絕纟彖層20，而可以形成隔開的棚"f及絕纟彖膜。
才艮據(jù)本發(fā)明實(shí)施例，可以基本上以溝槽形狀來選^H"生地去除場(chǎng) 絕纟彖層20。可以在形成于場(chǎng)絕全彖層20中的溝沖曹下面和/或之下形成 源區(qū)31、源扨j妄觸區(qū)32和P-本體區(qū)30。
才艮據(jù)本發(fā)明實(shí)施例，可以在場(chǎng)絕纟彖層20可能已經(jīng);故選擇性地 去除的部分上和/或上方以及在場(chǎng)絕纟彖層20剩余的部分上和/或上方 形成柵電極40?？梢栽谂c場(chǎng)絕緣層20的下側(cè)基本上相同或在其之 下的位置處形成源區(qū)31。根據(jù)本發(fā)明實(shí)施例，可以在比漏區(qū)33的 位置低的位置形成源區(qū)31。從源區(qū)31發(fā)出的電子可以因此在基本 上水平的方向上和基本上向上的方向上遷移，且可以流向漏區(qū)33。
由于4艮據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件的電子移動(dòng)^各徑可以相 對(duì)地短于相關(guān)技術(shù)的LDMOS器件的電子移動(dòng)路徑，所以可以最小 化導(dǎo)通電阻。此外，場(chǎng)絕緣層20可以不需要相對(duì)地比相關(guān)技術(shù)的 LDMOS器件的場(chǎng)絕纟彖層薄。因此，擊穿電壓可以與相關(guān)4支術(shù)的 LDMOS器件的擊穿電壓類似。
法的橫截面圖。參照?qǐng)D2，根據(jù)本發(fā)明實(shí)施例，第一導(dǎo)電型摻雜物 離子可以;故注入至半導(dǎo)體^"底10上和/或上方，并且該第一導(dǎo)電型 摻雜物離子可以形成第一導(dǎo)電型埋層11和第一導(dǎo)電型阱12。根據(jù) 本發(fā)明實(shí)施例，第一導(dǎo)電型摻雜物可以是N型摻雜物或P型摻雜物。 為了舉例，將描述N型摻雜物。
9參照?qǐng)D3,可以在半導(dǎo)體襯底10上和/或上方選擇性地形成場(chǎng) 絕緣層20。根據(jù)本發(fā)明實(shí)施例，可以通過LOCOS工藝或STI工藝 來形成場(chǎng)絕緣層20。根據(jù)本發(fā)明實(shí)施例，通過LOCOS工藝形成的 氧化力莫可以用作場(chǎng)絕纟彖層20 。
參照?qǐng)D4,可以基本上以溝槽圖才羊來選4奪性i也刻蝕部分場(chǎng)絕鄉(xiāng)彖 層20。根據(jù)本發(fā)明實(shí)施例，被刻蝕的場(chǎng)絕緣層20相對(duì)于未被刻蝕 的部分可以形成具有相乂于小的厚度，并且可以在半導(dǎo)體4于底10上 和/或上方形成。
參照?qǐng)D5，第一導(dǎo)電型摻雜物離子可以被注入至場(chǎng)絕緣層20 之間，并且該第一導(dǎo)電型摻雜物離子可以形成漏區(qū)33。 4艮據(jù)本發(fā)明 實(shí)施例，可以在^皮刻蝕成溝槽圖樣的場(chǎng)絕緣層20下面和/或之下注 入第一導(dǎo)電型摻雜物離子和第二導(dǎo)電型摻雜物離子。根據(jù)本發(fā)明實(shí) 施例，這才羊可以形成P-本體區(qū)30、第一導(dǎo)電型源區(qū)31和第二導(dǎo)電 型源招j妾觸區(qū)32。
參照?qǐng)D6，可以在場(chǎng)絕》彖層20上和/或上方沉積并圖樣化多晶 硅，且該多晶硅可以形成柵電極40。才艮據(jù)本發(fā)明實(shí)施例，在刻蝕和 圖才羊4匕4冊(cè)電才及40之后，可以去除至少部分場(chǎng)絕纟彖層20,該至少部 場(chǎng)絕^彖層20可以很薄并被刻蝕成溝槽圖樣?？梢栽?冊(cè)電才及40的側(cè) 壁形成隔離體41。根據(jù)本發(fā)明實(shí)施例，可以在源區(qū)31、源極接觸 區(qū)32和漏區(qū)33中形成"l妄觸l牛(contact )。這可以-使用石圭化物工藝 (silicide process )來實(shí)現(xiàn)。
根據(jù)本發(fā)明實(shí)施例，可以最小化半導(dǎo)體器件的導(dǎo)通電阻。 領(lǐng)域的技術(shù)人員而言是清楚且顯而易見的。因此，本發(fā)明意在涵蓋在所附權(quán)利要求及其等同替換的范圍內(nèi)的對(duì)所4皮露的本發(fā)明實(shí)施 例的》務(wù)改和變形。
1權(quán)利要求
1. 一種器件，包括第一導(dǎo)電型阱，形成于半導(dǎo)體襯底上方；第二導(dǎo)電型本體區(qū)，形成于所述第一導(dǎo)電型阱內(nèi)；第一導(dǎo)電型源區(qū)，形成于所述第二導(dǎo)電型本體區(qū)的表面上方；第一導(dǎo)電型漏區(qū)，形成于所述第一導(dǎo)電型阱的表面上方；以及場(chǎng)絕緣層，形成于所述第一導(dǎo)電型源區(qū)和所述第一導(dǎo)電型漏區(qū)之間，其中，所述第一導(dǎo)電型源區(qū)形成在比所述第一導(dǎo)電型漏區(qū)的位置低的位置。
2. 根據(jù)權(quán)利要求1所述的器件，進(jìn)一步包括形成于所述場(chǎng)絕緣層 上方的4冊(cè)電才及。
3. 根據(jù)權(quán)利要求2所述的器件，其中，部分所述場(chǎng)絕緣層被選擇 性地刻蝕達(dá)到第 一厚度，而部分所述場(chǎng)絕纟彖層^皮選l奪性地刻蝕 達(dá)到第二厚度。
4. 根據(jù)權(quán)利要求3所述的器件，其中，所述第二厚度小于所述第 一厚度。
5. 根據(jù)權(quán)利要求4所述的器件，其中，在具有所述第一厚度的所 述場(chǎng)絕纟彖層上方以及在具有所述第二厚度的所述場(chǎng)絕纟彖層上 方形成所述4冊(cè)電才及。
6. 根據(jù)權(quán)利要求1所述的器件，其中，所述源區(qū)的頂部表面的高 度位置與所述場(chǎng)絕緣層的底部表面的高度位置基本上相同。
7. 根據(jù)權(quán)利要求6所述的器件，其中，所述漏區(qū)的頂部表面位于 比所述源區(qū)的頂部表面高的位置。
8. 根據(jù)權(quán)利要求1所述的器件，進(jìn)一步包括第二導(dǎo)電型源極接觸 區(qū)，相對(duì)于所述半導(dǎo)體襯底，所述第二導(dǎo)電型源極接觸區(qū)形成 于所述第 一導(dǎo)電型源區(qū)的一側(cè)。
9. 根據(jù)權(quán)利要求8所述的器件，其中，使用硅化物工藝形成所述 第二導(dǎo)電型源極接觸區(qū)。
10. 根據(jù)權(quán)利要求1所述的器件，其中，第一導(dǎo)電型埋層形成在所 述第一導(dǎo)電型阱之下。
11. 一種方法，包才舌 在半導(dǎo)體襯底上方形成第一導(dǎo)電型阱；在形成所述第一導(dǎo)電型阱的所述半導(dǎo)體襯底上方形成場(chǎng) 絕緣層；選擇性地刻蝕所述場(chǎng)絕纟彖層；將第一導(dǎo)電型摻雜物離子注入至所述場(chǎng)絕緣層的 一側(cè)中 以形成漏區(qū)；通過所述被選擇性刻蝕的場(chǎng)絕緣層來注入所述第一導(dǎo)電 型摻雜物離子和第二導(dǎo)電型摻雜物離子以在所述被選擇性刻 蝕的場(chǎng)絕緣層之下形成第二導(dǎo)電型本體區(qū)并且在所述第二導(dǎo) 電型本體區(qū)的表面上方形成第一導(dǎo)電型源區(qū)；以及在所述場(chǎng)絕纟彖層上方形成4冊(cè)電才及并且去除所述第二導(dǎo)電 型本體區(qū)上方的所述場(chǎng)絕緣層。
12. 根據(jù)權(quán)利要求11所述的方法，其中，選擇性地刻蝕所述場(chǎng)絕 緣層包括刻蝕部分所述場(chǎng)絕緣層以便所述場(chǎng)絕緣層被刻蝕的 部分具有比所述場(chǎng)絕緣層未被刻蝕的部分的厚度'j 、的厚度。
13. 根據(jù)權(quán)利要求12所述的方法，其中，在所述場(chǎng)絕緣層的所述 一皮刻蝕的部分和所述場(chǎng)絕緣層的所述未被刻燭的部分上方形 成所述4冊(cè)電才及。
14. 根據(jù)權(quán)利要求13所述的方法，其中，在形成所述柵電極之后 去除所述場(chǎng)絕緣層的所述被刻蝕的部分，而基本上保留所述場(chǎng) 絕緣層的所述未被刻蝕的部分。
15. 根據(jù)權(quán)利要求11所述的方法，其中，所述第一導(dǎo)電型源區(qū)形 成在比所述漏區(qū)的高度位置低的高度位置。
16. 才艮據(jù)權(quán)利要求15所述的方法，其中，相對(duì)于所述半導(dǎo)體襯底， 所述第 一導(dǎo)電型源區(qū)的頂部表面位于比所述漏區(qū)的底部部分 低的位置。
17. 根據(jù)權(quán)利要求11所述的方法，其中，所述第一導(dǎo)電型源區(qū)的 頂部表面的高度位置形成在基本上與所述場(chǎng)絕緣層的底部表 面相同的高度位置。
18. 根據(jù)權(quán)利要求11所述的方法，進(jìn)一步包括在所述第一導(dǎo)電型 源區(qū)的一側(cè)形成第二導(dǎo)電型源相j妄觸區(qū)。
19. 才艮據(jù)權(quán)利要求18所述的方法，其中，4吏用石圭化物工藝形成所 述第二導(dǎo)電型源才及*接觸區(qū)。
20.才艮據(jù)權(quán)利要求11所述的方法，進(jìn)一步包括在所述第一導(dǎo)電型 阱之下形成第一導(dǎo)電型埋層。
全文摘要
本發(fā)明實(shí)施例涉及一種具有最小化的導(dǎo)通電阻的半導(dǎo)體器件。根據(jù)本發(fā)明實(shí)施例，半導(dǎo)體器件可以包括下列中的至少一個(gè)形成于半導(dǎo)體襯底上/或上方的第一導(dǎo)電型阱；形成于第一導(dǎo)電型阱內(nèi)的第二導(dǎo)電型本體區(qū)；形成于本體區(qū)的表面上和/或上方的第一導(dǎo)電型源區(qū)；形成于第一導(dǎo)電型阱的表面上和/或上方的第一導(dǎo)電型漏區(qū)。此外，根據(jù)本發(fā)明實(shí)施例，半導(dǎo)體器件可以包括布置在第一導(dǎo)電型源區(qū)和第一導(dǎo)電型漏區(qū)之間的場(chǎng)絕緣層以及形成于場(chǎng)絕緣層上和/或上方的柵電極?？梢栽诒嚷﹨^(qū)低的位置處形成源區(qū)。
文檔編號(hào)H01L29/06GK101471377SQ20081017559
公開日2009年7月1日 申請(qǐng)日期2008年11月7日 優(yōu)先權(quán)日2007年12月27日
發(fā)明者高哲柱 申請(qǐng)人:東部高科股份有限公司