專利名稱：一種基于界面納米結(jié)構(gòu)的異質(zhì)外延生長工藝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及光電子領(lǐng)域中的一種異質(zhì)外延生長工藝，特別涉及晶格失配 (即晶格不匹配)的半導(dǎo)體晶體材料間的異質(zhì)外延生長方法。
背景技術(shù)：
當今世界正在演繹著一場光電子器件由分立轉(zhuǎn)向集成的重大轉(zhuǎn)折。由于 受到材料、結(jié)構(gòu)和工藝等方面的種種制約和束縛，要取得長足的進展，光電 子集成必須解決一系列重要的基礎(chǔ)科學(xué)問題。
在一種材料襯底上生長各種不同的材料體系(即材料兼容)，集各種材 料的優(yōu)異性能為一體，是實現(xiàn)光電子集成的理想途徑。例如硅(Si)晶體 是最常用、最便宜的微電子材料；但是由于Si是間接帶隙材料，無法用做
光電子材料，特別是用于發(fā)光材料。而m-v族化合物半導(dǎo)體材料，如砷化
鎵(GaAs)、磷化銦(InP)、氮化鎵(GaN)等，是最常用的光電子材料。 如果能實現(xiàn)硅材料與III-V族材料的集成，將二者結(jié)合起來；在一塊半導(dǎo)體 芯片上，既做出微電子集成電路，又做出光電子器件；可望推進光電子集成
技術(shù)的發(fā)展。
現(xiàn)有的異質(zhì)外延層狀生長法主要面臨著晶格失配問題和熱失配的問題
(D.Colombo, E.Grilli， M.Guzzi, S.Marchionna, M.Bonfanti， "Analysis of strain relaxation by microcracks in epitaxial GaAs grown on Ge/Si substrates", Journal of Applied Physics, vol.lOl， pp.103519, 2007.)。例如GaAs/Si的異質(zhì)外延生 長，由于二者間的晶格失配度高達4.1%，這導(dǎo)致了外延層中缺陷密度高達 108/cm2。為了解決這個問題，目前采用的技術(shù)有緩沖層技術(shù)
(N.Gopalakrishnan， K.Baskar, H.Kawanami, et al" Effects of the low temperature buffer layer thickness on the growth of GaAs on Si by MBE, J. Cryst. Growth, vol.250， pp.29—33, 2003),柔性襯底技術(shù)(C丄.Chua, W.Y.Hsu, C.H丄in, et al., Overcoming the pseudomorphic critical thickness limit using compliant substrates, Appl. Phys. Lett., vol.64， pp.3640—3642， 1994)禾口橫向夕卜
3延技術(shù) (J.D.Schaub， R丄i， C丄.Schow， et al., Resonant-Cavity-Enhanced High-Speed Si Photodiode Grown by Epitaxial Lateral Overgrowth, IEEE PHOTONICS TECHNOLOGYLETTERS, vol. 12， pp.1647, 1999)。其中
緩沖層(buffer)技術(shù)是通過引入緩沖層來實現(xiàn)將襯底(比如Si)的晶 格常數(shù)過渡到外延層(比如GaAs)的晶格常數(shù)。通過引入失配位錯(misfit dislocation)來弛豫晶格常數(shù)，阻止或抑制由于晶格失配所造成的穿透位錯
(threading dislocation)貫穿到外延層中，從而改善外延層的晶體質(zhì)量。但 是為了弛豫晶格常數(shù)，緩沖層的生長溫度通常遠低于正常的生長溫度，因此 緩沖層本身的缺陷密度較高，這降低了頂上生長的外延層的晶體質(zhì)量
(J.A.Carlin， S.A.Ringel, et al., Impact of GaAs buffer thickness on electronic quality of GaAs grown on graded Ge/GeSi/Si substrates, Appl. Phys. Lett., vol.14, pp.1884, 2000)。因此外延層的缺陷密度很難做到低于106/cm2，無法 用于制備高性能光電子器件，特別是用于發(fā)光器件；
柔性襯底(Compliant Substrate)技術(shù)是在襯底和外延層間引入一柔性層 材料，并通過該柔性層的彈性形變來吸收或釋放由晶格失配引起的應(yīng)變，從 而減少外延層的缺陷。目前采用的柔性層有兩種扭曲鍵合的薄層和鈦酸鍶
(SrTi03)薄層。對于扭曲鍵合的薄層，由于鍵合工藝非常復(fù)雜、很難實現(xiàn) 大面積的制備，而且殘余應(yīng)力和薄層表面起伏較大(F.E.Ejeckam, M丄.Seaford, Y.H丄o, H.Q.Hou, et al., Appl. Phys. Lett., vol.71, pp.776, 1997)。 對于鈦酸鍶(SrTi03)薄層，摩托羅拉在2001首次報道以后(K.Eisenbeiser, J.Finder, R.Emrick, et al" RF devices implemented on GaAs on Si substrates using a SrTi03 buffer layer, in Proc. GaAs IC Symp., Baltimore, MD, 2001)，由 于試驗重復(fù)性問題未見后續(xù)報道。因此柔性襯底技術(shù)還處于探索階段，還未 徹底解決晶格失配的問題；
橫向外延技術(shù)是先在Si襯底生長GaAs薄層作為種子層，接著覆蓋 一層掩膜(如Si02)，利用光刻技術(shù)在掩膜上產(chǎn)生窗口、從而露出GaAs種 子層，最后進行橫向外延生長GaAs。由于GaAs在掩膜上的凝聚形核能較 大，因此GaAs無法在掩膜上直接生長；因此，GaAs僅在窗口處生長，并 逐漸橫向擴張，最后形成覆蓋在掩膜層上方的GaAs連續(xù)層。但是窗口區(qū)域 的GaAs是直接生長在Si襯底上，仍具有較高的缺陷密度，這降低了橫向 生長的GaAs晶體質(zhì)量。同時，光刻工藝較為復(fù)雜，并會引入雜質(zhì)污染。 綜上所述，以上方法在解決晶格失配問題上，都不理想。有鑒于此，探索新工藝和新方案，解決外延層與襯底之間晶格失配所帶來的問題，提高外 延層的晶體質(zhì)量，是一個現(xiàn)有技術(shù)難以克服的問題。
目前半導(dǎo)體納米線的生長通常以金屬納米顆粒作為催化劑，利用半導(dǎo)體 外延生長工藝，在金屬顆粒的位置生長出垂直或傾斜于襯底水平面的柱狀納 米線。由于納米線與襯底的接觸面積非常小(小于1平方微米)，晶格失配 不會在這么小的區(qū)域內(nèi)產(chǎn)生缺陷。因此，納米線的晶體質(zhì)量不受襯底的影響，
納米線的異質(zhì)外延不存在晶格失配問題。目前，已經(jīng)在Si襯底上生長出了 無缺陷的高質(zhì)量GaAs納米線(Thomas Ntertensson, C.Patrik T.Svensson, et al， Epitaxial III-V Nanowires on Silicon, Nano. Lett., vol.4, pp. 1987-1990, 2004)。
但是目前半導(dǎo)體器件結(jié)構(gòu)基本都屬于平行的層狀結(jié)構(gòu)，相應(yīng)的工藝也是 針對層狀結(jié)構(gòu)；而針對垂直或傾斜的納米線結(jié)構(gòu)，要在如此纖細的納米線上 制作器件則非常困難，同時需要復(fù)雜、昂貴的電子束光刻等設(shè)備。因此如何 利用高晶體質(zhì)量的納米線，并將其轉(zhuǎn)變?yōu)槠矫鎸訝罱Y(jié)構(gòu)，也是亟待解決的一 個技術(shù)難題。

發(fā)明內(nèi)容
本發(fā)明的目的是找出一種新的外延方案，實現(xiàn)晶格失配度較大(晶格失
配度=((外延材料晶格常數(shù)一襯底晶格常數(shù))/襯底晶格常數(shù))X100%) 的兩種材料的高質(zhì)量外延。本發(fā)明的目的可以按照下述方式實現(xiàn)。
本發(fā)明提供一種基于界面納米結(jié)構(gòu)的異質(zhì)外延生長工藝，其中襯底材料 與外延層材料之間存在晶格失配，且外延層的形成包括如下四個階段
首先在襯底上形成金屬納米顆粒；
接著生長納米線；
然后沉淀掩膜層并使得納米線的上部露出； 最后以露出的納米線部分作為窗口橫向生長外延層。 其中第一階段所形成的金屬納米顆粒直徑為10~500nm。 其中優(yōu)選襯底材料與外延層材料之間晶格失配度超過0.1%。 其中第二階段中納米線生長是以金屬納米顆粒作為催化劑，在金屬顆粒
的位置生長出垂直或傾斜于襯底水平面的半導(dǎo)體柱狀納米線，其中納米線的
直徑與金屬顆粒的直徑相近。
其中第三階段沉積掩膜層使得納米線和襯底掩埋在掩膜層中，經(jīng)由刻蝕、研磨或超聲波等方法使得納米線的上部露出，而納米線的底部和襯底表 面仍然被掩膜層包覆。
其中第四階段中以納米線露出的部分作為窗口，進行橫向外延生長半導(dǎo) 體材料形成一層連續(xù)半導(dǎo)體外延層。
所述襯底材料選自如下晶體硅、砷化鎵、磷化銦或鍺。
所述外延層材料選自m-v族半導(dǎo)體材料或iv族半導(dǎo)體材料，優(yōu)選為選 自砷化鎵、磷化銦、氮化鎵、磷化鎵、砷化銦或鍺硅。
本發(fā)明的方案結(jié)合了納米線生長技術(shù)和橫向外延生長技術(shù)的優(yōu)勢。通過 先生長與襯底垂直或傾斜的納米線，此時，由于外延層材料納米線與襯底的
接觸面積很小(納米尺度)，并且納米線中的原子可以橫向伸縮；因此即使 外延層的晶格常數(shù)與襯底不匹配，在襯底上仍然能生長得到低缺陷密度、高 質(zhì)量的納米線。
本方案與橫向外延生長技術(shù)相比，采用納米線作為外延窗口，無須復(fù)雜 的光刻工藝，并減少了光刻工藝所帶來的污染。同時，由于納米線具有更高 的晶體質(zhì)量，后續(xù)的橫向外延層的晶體質(zhì)量也更高。因此，本方案具有工藝 簡單，外延層晶體質(zhì)量更高的優(yōu)點。


圖1為Si襯底上形成納米金屬顆粒示意圖2為利用金屬顆粒作為催化劑生長的半導(dǎo)體納米線示意圖3(a)為生長的掩膜層覆蓋襯底和納米線示意圖3(b)為利用刻蝕、研磨或超聲波等方法使得納米線的上部露出示意
圖4(a)為以納米線為窗口進行橫向外延生長的初始階段示意圖； 圖4(b)為以納米線為窗口進行橫向外延的最終效果示意圖。
具體實施例方式
下面結(jié)合附圖對本發(fā)明進行詳細說明以便更好了解本發(fā)明的實質(zhì)。
例l:
GaAs/Si異質(zhì)外延生長
61. 首先，在Si襯底上鍍一層約0.5nm厚的金等金屬薄膜，經(jīng)過高溫退 火，得到半徑約為10nm的金屬納米顆粒，如圖1所示；
2. 然后以金屬納米顆粒作為催化劑，利用半導(dǎo)體外延生長工藝，在有金 屬顆粒的位置，生長出垂直于襯底水平面的GaAs柱狀納米線。其中GaAs 納米線的直徑與金屬顆粒的直徑相近，高度大于10nm，如圖2所示；
3. 接著繼續(xù)沉積一層二氧化硅(Si02)材料作為掩膜層，使得納米線掩 埋在掩膜層中，如圖3(a)所示；然后利用刻蝕方法使得納米線的上部露出， 而納米線的底部和襯底表面仍然被掩膜層包覆，如圖3(b)所示；
4. 最后利用納米線露出的部分作為窗口，進行橫向外延生長GaAs半導(dǎo) 體材料，如圖4(a)所示，繼續(xù)生長最后形成一層連續(xù)半導(dǎo)體外延層，如圖 4(b)所示。
例2:
InP/Ge異質(zhì)外延生長
1. 首先，在Ge襯底上鍍一層約2nm厚的鉑金屬薄膜，經(jīng)過高溫退火， 得到半徑約為100nm的金屬納米顆粒；
2. 然后以金屬納米顆粒作為催化劑，利用半導(dǎo)體外延生長工藝，在有金 屬顆粒的位置，生長出傾斜于襯底水平面的的InP柱狀納米線。其中InP納 米線的直徑與金屬顆粒的直徑相近，高度大于10nm;
3. 接著繼續(xù)沉積一層氮化硅(Si3N4)材料作為掩膜層，使得納米線掩埋 在掩膜層中，然后利用研磨方法使得納米線的上部露出，而納米線的底部和 襯底表面仍然被掩膜層包覆；
4. 最后利用納米線露出的部分作為窗口，進行橫向外延生長InP半導(dǎo)體 材料繼續(xù)生長最后形成一層連續(xù)半導(dǎo)體外延層。
例3
GaN/Si異質(zhì)外延生長
1. 首先，在Si襯底上鍍一層約10nm厚的鈦金屬薄膜，經(jīng)過高溫退火， 得到半徑約為500nm的金屬納米顆粒；
2. 然后以金屬納米顆粒作為催化劑，利用半導(dǎo)體外延生長工藝，在有金 屬顆粒的位置，生長出垂直于襯底水平面的GaN柱狀納米線。其中GaN納 米線的直徑與金屬顆粒的直徑相近，高度大于10nm，如圖2所示。3. 接著繼續(xù)沉積一層氮氧硅(SiON)材料作為掩膜層，使得納米線掩埋 在掩膜層中，然后利用超聲波方法使得納米線的上部露出，而納米線的底部 和襯底表面仍然被掩膜層包覆；
4. 最后利用納米線露出的部分作為窗口，進行橫向外延生長GaN半導(dǎo) 體材料，繼續(xù)生長最后形成一層連續(xù)半導(dǎo)體外延層。
例4
SiGe/GaAs異質(zhì)外延生長
1. 首先，在GaAs襯底上鍍一層約8nm厚的金金屬薄膜，經(jīng)過高溫退火， 得到半徑約為300nm的金屬納米顆粒；
2. 然后以金屬納米顆粒作為催化劑，利用半導(dǎo)體外延生長工藝，在有金 屬顆粒的位置，生長出垂直于襯底水平面的SiGe柱狀納米線。其中納米線 的直徑與金屬顆粒的直徑相近，高度大于10nm;
3. 接著繼續(xù)沉積一層二氧化硅(Si02)材料作為掩膜層，使得納米線掩 埋在掩膜層中，然后利用刻蝕方法使得納米線的上部露出，而納米線的底部 和襯底表面仍然被掩膜層包覆；
4. 最后利用納米線露出的部分作為窗口，進行橫向外延生長SiGe半導(dǎo) 體材料，繼續(xù)生長最后形成一層連續(xù)半導(dǎo)體外延層。
例5
InAs/Si異質(zhì)外延生長
1. 首先，在Si襯底上鍍一層約5nm厚的鉑金屬薄膜，經(jīng)過高溫退火， 得到半徑約為400nm的金屬納米顆粒；
2. 然后以金屬納米顆粒作為催化劑，利用半導(dǎo)體外延生長工藝，在有金 屬顆粒的位置，生長出傾斜于襯底水平面的InAs柱狀納米線。其中納米線 的直徑與金屬顆粒的直徑相近，高度大于10nm;
3. 接著繼續(xù)沉積一層氮化硅(Si3N4)材料作為掩膜層，使得納米線掩埋 在掩膜層中，然后利用研磨方法使得納米線的上部露出，而納米線的底部和 襯底表面仍然被掩膜層包覆；
4. 最后利用納米線露出的部分作為窗口，進行橫向外延生長InAs半導(dǎo) 體材料，繼續(xù)生長最后形成一層連續(xù)半導(dǎo)體外延層。
以上所述是本發(fā)明應(yīng)用的技術(shù)原理和非限制性實例，依本發(fā)明的構(gòu)想所做的等效變換，只要其所運用的方案仍未超出權(quán)利要求書所涵蓋的范圍時 均應(yīng)在本發(fā)明的范圍內(nèi)。
權(quán)利要求
1、一種基于界面納米結(jié)構(gòu)的異質(zhì)外延生長工藝，其特征在于襯底材料與外延層材料之間存在晶格失配，且外延層的形成包括如下四個階段首先在襯底上形成金屬納米顆粒；接著生長納米線；然后沉淀掩膜層并使得納米線的上部露出；最后以露出的納米線部分作為窗口橫向生長外延層。
2、 根據(jù)權(quán)利要求1所述的異質(zhì)外延生長工藝，其特征在于襯底材 料與外延層材料之間晶格失配度超過0.1%。
3、 根據(jù)權(quán)利要求1所述的異質(zhì)外延生長工藝，其特征在于第一階 段所形成的金屬納米顆粒直徑為10 500nm。
4、 根據(jù)權(quán)利要求1所述的異質(zhì)外延生長工藝，其特征在于第二階 段中納米線生長是以金屬納米顆粒作為催化劑，在金屬顆粒的位置生長 出垂直或傾斜于襯底水平面的半導(dǎo)體柱狀納米線，其中納米線的直徑與 金屬顆粒的直徑相近。
5、 根據(jù)權(quán)利要求1所述的異質(zhì)外延生長工藝，其特征在于第三階 段沉積掩膜層使得納米線和襯底掩埋在掩膜層中，經(jīng)由刻蝕、研磨或超 聲波方法使得納米線的上部露出，而納米線的底部和襯底表面仍然被掩 膜層包覆。
6、 根據(jù)權(quán)利要求1所述的異質(zhì)外延生長工藝，其特征在于第四階段中以納米線露出的部分作為窗口，進行橫向外延生長半導(dǎo)體材料形成 一層連續(xù)半導(dǎo)體外延層。
7、 根據(jù)權(quán)利要求1-6中任一所述的異質(zhì)外延生長工藝，其特征在于 所述襯底材料選自如下晶體硅、砷化鎵、磷化銦或鍺。
8、 根據(jù)權(quán)利要求1-6中任一所述的異質(zhì)外延生長工藝，其特征在于:所述外延層材料選自m-v族半導(dǎo)體材料或iv族半導(dǎo)體材料。
9、 根據(jù)權(quán)利要求8所述的異質(zhì)外延生長工藝，其特征在于所述外延層材料選自砷化鎵、磷化銦、氮化鎵、磷化鎵、砷化銦或鍺硅。
全文摘要
本發(fā)明提供一種基于界面納米結(jié)構(gòu)的異質(zhì)外延生長工藝。其中襯底材料與外延層材料之間存在晶格失配，且外延層的形成包括四個階段首先在襯底上形成金屬納米顆粒；接著生長納米線；然后沉淀掩膜層并使得納米線的上部露出；最后以露出的納米線部分作為窗口橫向生長外延層。本發(fā)明利用高晶體質(zhì)量的納米線作為橫向生長的窗口，橫向生長的外延層與襯底之間間隔著掩膜層，消除了外延層材料和襯底材料之間晶格匹配的限制。本發(fā)明能成功解決晶格失配的晶體材料間異質(zhì)生長的問題，為實現(xiàn)光電子集成提供新思路。
文檔編號H01L21/02GK101685774SQ20081016183
公開日2010年3月31日 申請日期2008年9月24日 優(yōu)先權(quán)日2008年9月24日
發(fā)明者任曉敏, 顯 葉, 呂吉賀, 琦 王, 蔡世偉, 輝 黃, 黃永清 申請人:北京郵電大學(xué)