專利名稱：具有鎢化合物存儲部的存儲器裝置及其工藝方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種存儲器裝置及制造高密度存儲器裝置的方 法，且特別是有關(guān)于一種具有以鎢氧化物為一數(shù)據(jù)儲存材料的存儲器 裝置。
背景技術(shù)：
非易失性存儲器裝置包括磁性隨機存取存儲器(magnetic random access memory, MRAM)、鐵電式隨機存取存儲器(ferroelectric random access memory, FRAM)、相變化隨機存取存儲器(phase-change random access memory, PCRAM)以及其它電阻式隨機存取存儲器(resistive random access memory, RRAM)。電阻式隨機存取存儲器由于其簡單的 結(jié)構(gòu)及存儲單元尺寸小而引起了許多注意。
適當(dāng)?shù)赝ㄟ^于集成電路中施加各電平的電子脈沖來使氧化金屬襯 底的電阻式隨機存取存儲器介于二個或更多穩(wěn)定范圍內(nèi)改變其電阻 值，而且電阻值可被隨機存取的讀取及寫入來指出儲存的數(shù)據(jù)。
以氧化鎳(NiO)、 二氧化鈦(Ti02)、 二氧化鉿(Hf02)以及二 氧化鋯(Zr02)為存儲單元中的存儲器材料的電阻式隨機存取存儲器 已經(jīng)做過研究。如Baek等人發(fā)表「以非對稱單極電壓脈沖驅(qū)動二元 氧化物的高度可微縮非易失性電阻式存儲器(High Scalable Non-Volatile Resistive Memory using Simple Binary Oxide Driven by Asymmetric Unipolar Voltage Pulses, IEDM Technical Digest pp.23.6.1-23.6.4, IEEE International Electron Devices Meeting 2004)」 一文。這些 存儲單元是以一非自我對準(zhǔn)工藝形成于MIM結(jié)構(gòu)中，其中M為作為 電極的貴重金屬以及I為氧化鎳(NiO)、 二氧化鈦(Ti02)、 二氧化 鉿(Hf02)以及二氧化鋯(Zr02)其中之一。MIM結(jié)構(gòu)需要許多額 外的掩膜及圖案化工藝才能形成貴重金屬電極及存儲器材料，此外更導(dǎo)致較大尺寸的存儲單元。
以氧化銅(CuxO)作為存儲單元的存儲器材料的電阻式隨機存取
存儲器也已做過研究。如Chen等人的「作為先進存儲器應(yīng)用的非易 失性電阻開關(guān)(Non-Volatile Resistive Switching for Advanced Memory Applications, IEDM Technical Digest pp.746-749， IEEE International Electron Devices Meeting 2005)」 一文。氧化銅材料是通過將作為存儲 單元的底電極的銅熱氧化而形成，而上電極是由雙層的鈦/氮化鈦膜組 成的薄膜沉積及刻蝕而成。然而，此結(jié)構(gòu)需要許多額外的掩膜來形成 上電極及底電極，并因此會導(dǎo)致較大尺寸的存儲單元。如Chen等人 所揭露的，在擦除過程所施加的電場會將銅離子推入氧化銅中，而使 得具有銅的底電極會讓存儲單元的擦除變得復(fù)雜化。此外，氧化銅則 具有一相對IO倍小的電阻窗。
以銅-三氧化鴇(Cu-W03)作為存儲單元的存儲器材料的電阻式 隨機存取存儲器也已做過研究。如Kozicki等人所發(fā)表的「基于銅-氧 化鎢固態(tài)電解質(zhì)的低電壓非易失性開關(guān)元件(A Low-Power Nonvolatile Switching Element Based on Copper-Tungsten Oxide Solid Electrolyte, IEEE Transactions on Nanotechnology pp.535-544,Vo1. 5, September 2006)」 一文。其揭露利用鎢金屬、以氧化鎢及光擴散銅(photodiffosed c叩per)為主的固態(tài)電解質(zhì)以及銅的上電極來制造開關(guān)元件。開關(guān)元 件通過成長或沉積氧化鎢于鎢材料上形成，再形成一層銅于氧化鎢上 且銅通過光擴散至氧化鎢中以形成固態(tài)電解質(zhì)，并且將銅層形成于固 態(tài)電解質(zhì)上及圖案化以作為一上電極。開關(guān)元件通過施加偏壓來改變 電阻值，而導(dǎo)致銅離子從上電極電沉積至固態(tài)電解質(zhì)中，并且于第539 頁第一行敘述「上電極若缺乏銅會導(dǎo)致無法預(yù)測的開關(guān)動作」。此結(jié) 構(gòu)需要一銅上電極，包含幾個工藝步驟來形成固態(tài)電解質(zhì)，以及需要 相對兩極的偏壓引發(fā)銅離子注入來編程及擦除固態(tài)電解質(zhì)。
因此，希望能提供具有大電阻窗且具有小尺寸的存儲單元的自我 對準(zhǔn)金屬氧化物存儲器材料的存儲單元結(jié)構(gòu)應(yīng)用于高密度的電阻式隨 機存取存儲器中。此外，需要最少的制造步驟的高密度的電阻式隨機 存取存儲器的制造方法也希望能與現(xiàn)有的制造技術(shù)兼容，且兼容于同一集成電路中的外圍電路的制造。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的主要目的在于提供一種具鎢氧化合物存儲部 的存儲器裝置，與其制造方法及編程方法。
此處所描述的存儲器裝置包括一底電極及位于底電極上的存儲器 元件。存儲器元件包括至少一鎢氧化合物且可編程為至少二種電阻狀 態(tài)。上電極包括一阻隔材料，且位于存儲器元件上。阻隔材料是用以 避免金屬離子自上電極移動至存儲器元件中。
此處所描述的存儲器制造方法，包括提供一次元件，次元件具有 一存儲單元區(qū)以及一外圍區(qū)。存儲單元區(qū)包括一存取裝置及一第一鎢 元件，且第一鎢元件與存取裝置耦接。外圍區(qū)包括一邏輯裝置以及一 第二鎢元件，且第二鎢元件與邏輯裝置耦接。第一鎢元件及第二鎢元 件延伸至次元件的一上表面上。 一掩膜形成于次元件的上表面上。部 分第一鎢元件被氧化，以形成一存儲器元件，其中存儲器元件包括至 少一鎢氧化物且可編程為至少二種電阻狀態(tài)。形成一上電極，其中上 電極包括位于存儲器元件上的一阻隔材料，且阻隔材料是用以避免金 屬離子從上電極移動至存儲器元件中。
此處所描述的存儲單元編程方法包括選取一存儲單元，其中存儲 單元包括一存儲器元件，且存儲器元件包括至少一鎢氧化合物以及可 編程為至少二種電阻狀態(tài)。該方法包括決定存儲單元的數(shù)據(jù)值，以及 施加一脈沖波序列以儲存數(shù)據(jù)值，脈沖波序列用于設(shè)定存儲器元件的 電阻狀態(tài)為對應(yīng)數(shù)據(jù)值的一電阻值。
此處所描述的存儲單元包括，以自我對準(zhǔn)鎢氧化物為主的存儲 部，且存儲部可經(jīng)由鉤材料的氧化形成。鎢材料通常使用于后段工藝
(back-end-of-line， BEOL)中，使存儲部能以最少步驟完成。由于存 儲部的自我對準(zhǔn)，所以存儲部的形成能以非關(guān)鍵掩膜形成，且于部分 實施例中更不需要額外的掩膜。另外，存儲部的形成更可兼容于現(xiàn)有 集成電路的外圍電路工藝。
為讓本發(fā)明的上述內(nèi)容能更明顯易懂，下文特舉一較佳實施例，并配合所附圖式，作詳細(xì)說明。


圖1A繪示依照一實施例的存儲單元的剖面圖，其中存儲單元具 有一與底電極接觸且延伸通過一介電層與上電極接觸的插塞結(jié)構(gòu)。圖IB至圖ID繪示依照本實施例的圖1A中制造存儲單元的方法。圖2至圖12是繪示實施例中具有存儲部的存儲單元儲存二可切 換的數(shù)據(jù)值，包括一高電阻值關(guān)閉態(tài)(high-resistance Off state)及低 電阻值開啟態(tài)(low-resistance On state):圖2繪示測量鎢插塞距表面的不同深度的氧離子及鎢離子的X射 線光電子光譜(X-ray Phtelectron Spectroscopy, XPS)數(shù)據(jù)。圖3繪示依照圖2中鎢離子的XPS數(shù)據(jù)的反褶積(deconvolution)圖。圖4繪示存儲單元中具有開/關(guān)電流比值大于100的一線性(開啟 狀態(tài))及一非線性(關(guān)閉狀態(tài))兩種不同種類的電流-電壓特性。圖5繪示存儲單元的電阻值于開啟狀態(tài)及關(guān)閉狀態(tài)相對于循環(huán)次 數(shù)的循環(huán)耐用性測試，顯示出大于1千次循環(huán)的耐用性。圖6繪示存儲單元于開啟狀態(tài)及關(guān)閉狀態(tài)超過2000小時的150°C 烘烤測試。圖7繪示存儲單元于開啟狀態(tài)及關(guān)閉狀態(tài)超過2000小時的250°C 的烘烤測試。圖8繪示施加不同應(yīng)力讀取電壓于開啟狀態(tài)的存儲單元于受測時 間中電阻值的相對改變量。圖9繪示對應(yīng)讀取電壓及讀取循環(huán)次數(shù)的存儲單元的從關(guān)閉狀態(tài) 至開啟狀態(tài)的存儲單元的電阻比值函數(shù)。圖10繪示存儲單元于讀取電壓接近零伏特時溫度對于關(guān)閉狀態(tài) 電流密度J的影響。圖11繪示于存儲單元的開啟狀態(tài)與溫度的關(guān)系圖。圖12繪示存儲單元于關(guān)閉狀態(tài)及開啟狀態(tài)下溫度對于電阻值及導(dǎo)電度的影響。圖13至圖19是繪示本實施例中存儲單元的存儲部用以儲存四種 切換數(shù)據(jù)值(二位)的數(shù)據(jù)圖13繪示存儲部的較低區(qū)的氧含量較低。圖14繪示施加脈沖于存儲單元的編程擊發(fā)次數(shù)對于存儲部的電 阻值的影響。圖15繪示N^及N^與偏壓配置及編程脈沖時間的高度相關(guān)性。 圖16分別繪示圖14中電阻狀態(tài)"11"、 "10"、 "01"及"00"的 電流-電壓曲線。圖17繪示溫度對施加接近0伏特電壓的狀態(tài)"00"的電流密度 的影響。圖18繪示室溫下存儲單元的四種電阻狀態(tài)對時間的關(guān)系。 圖19繪示15(TC下存儲單元的四種電阻狀態(tài)對時間的關(guān)系。 圖20繪示集成電路的簡單方塊圖，且此集成電路包括使用一個 或多個鎢氧化合物組成的嵌入式電阻式存儲器所構(gòu)成的存儲單元陣圖21繪示使用在此所述的存儲單元建構(gòu)的存儲器陣列的示意圖。 圖22繪示圖21中垂直于字線的部分存儲單元陣列的剖面圖。 圖23繪示依照圖22的實施例的俯視圖。圖24繪示位于襯底上具有存儲部及外圍區(qū)的存儲器裝置的剖面圖。圖25至圖28繪示依照第一實施例的制造方法，且經(jīng)由此制造方 法則會形成如圖24中存儲器裝置。圖29至圖32繪示依照第二實施例的制造方法。 圖33至圖36繪示依照第三實施例的制造方法。 圖37繪示依照圖36的另一替代實施例。 圖38至圖41繪示依照第四實施例的制造方法。 圖42繪示依照圖41的另一替代實施例。圖43繪示圖22中可編程為四種不同電阻狀態(tài)的一的存儲單元的 讀取電流對讀取次數(shù)的關(guān)系圖。主要元件符號說明10、 2131、 2132、 2133、 2134、 2135、 2136、 2137、 2138:存儲 11:底電極12:上電極13、 2160:存儲器元件14:金屬部15、 2162、 2500、 2720、 2730、 2740:存儲部16、 2900、 3600、 3800、 4100:介電層17:厚度18、 2460:上表面20、 3620、 3630、 3640、 3700、 4120、 4130、 4140、 4200:溝道21:頂表面 22:鎢插塞2060:存儲器陣列2061:列譯碼器2062、 2112a、 2U2b、 2U2c、 2112d:字線 2063:接腳譯碼器2064、 2114a、 2114b、 3200、 3650、 4150:位線2065:總線2066:方塊2067:數(shù)據(jù)總線2068:偏壓配置供應(yīng)電壓2069:狀態(tài)機2071:數(shù)據(jù)匯入線2072:數(shù)據(jù)匯出線2074:其它電路2075:集成電路2110、 2110b、 2110c、 3310:同源線2150:設(shè)定、重設(shè)定及讀取模式的y譯碼器及字線驅(qū)動器 2152:設(shè)定、重設(shè)定及讀取模式的位線電流源 2154:源極線終端電路2161:鉤部 2170:漏極 2200:襯底 2205:隔離結(jié)構(gòu)2210:介質(zhì)2215、 2220、 2424、 2425:摻雜區(qū)2216、 2221:導(dǎo)電層 2230:第一分隔距離2232、 2233、 2234:存取晶體管2235:第二分隔距離2240:字線寬度2290:存儲部2300:位線寬度2310:位線分隔距離2350:面積2400:存儲器裝置2420:外圍區(qū)2422:邏輯裝置2423:柵極結(jié)構(gòu)2426、 2427:硅化物層2450、 2520、 2530、 2540:導(dǎo)電塞2600、 2910、 3400、 3405、 3810、 3820:光刻膠層2610、 3410、 3830:厚度2700:殘留的光刻膠3300:存儲單元區(qū)具體實施方式
以下提供有關(guān)圖1至圖43的結(jié)構(gòu)實施例及本發(fā)明的方法的描述。 本說明書所揭露的特定實施例并非用以限定本發(fā)明，且本發(fā)明亦可使 用其它特征、元件、方法及實施例來實施。于不同實施例中相同元件 是參照相同標(biāo)號。請參照圖1A，其繪示依照實施例的存儲單元10的剖面圖。存儲單元10具有一存儲器元件13，且此存儲器元件13是與底電極11接 觸且延伸通過一介電層16與上電極12接觸。存儲器元件13包括一 金屬部14及存儲部15。金屬部14例如包括鎢，且存儲部15是自我 對準(zhǔn)至金屬部14。存儲部15具有一厚度17以及一上表面18，此上 表面18是與上電極12接觸。底電極11及上電極12兩者分別耦接至 額外的元件(未繪示)，例如儲存裝置及位線。存儲部15包括一或更多鎢氧化合物(tungsten- oxygen compounds, WOx)，例如為三氧化鴿(W03)、五氧化二鉤(W205) 及二氧化鉤(W02)。存儲部15的厚度17例如小于或等于約50納米 (nm)，本實施例的厚度17大約為12納米。上電極12 (—些實施例會包含部分的位線)包括位于存儲器元件 13的一阻隔材料。阻隔材料可有效地避免金屬離子從上電極12移動 至存儲器元件13。于一些實施例中，上電極12亦可包括超過一層。 比如說，上電極12也可包括位為阻隔層上的一導(dǎo)電層。此導(dǎo)電層例 如包括一個或多個的元素，且元素是選自于鈦(Ti)、鎢(W)、鉬(Mo)、 鋁(A1)、鉭(Ta)、銅(Cu)、鉬(Pt)、銥(Ir)、鑭(La)、鎳(Ni)、 氮(N)、氧(0)、釕(Ru)及其組合。于一實施例中，上電極12包 括一多層結(jié)構(gòu)， 一第一氮化鈦層(TiN)是于存儲器元件13上， 一銅 化鋁(AlCu)層于第一氮化鈦層上，以及第二氮化鈦層是于銅化鋁層 上。在此所使用的阻隔材料是以減少或消除金屬離子移動來避免金屬 離子移動。阻隔材料例如包括氮化鈦(TiN)、氮化硅鈦(TiSiN)、氮 化鵒(WN)、鉭(Ta)、氮化鉭(TaN)、氮化硅鉭(TaSiN)、氮化硅 鴿(WSiN)。阻隔材料例如也可具有介于1納米至70納米的厚度。底電極11為一電性導(dǎo)電元件。舉例來說，底電極11也可作為存取裝置的漏極端或者為二極管的一端。于一實施例中，底電極11包 括一多層結(jié)構(gòu)。 一第一氮化鈦位于存儲器元件13上。 一銅化鋁位于 第一氮化鈦上以及第二氮化鈦位于銅化鋁上。于另外的例子中，底電 極11也可包括一或更多元素，此元素是選自于鈦(Ti)、鉤(W)、鉬(Mo)、鋁(Al)、鉭(Ta)、銅(Cu)、鉬(Pt)、銥(Ir)、鑭(La)、 鎳(Ni)、氮(N)、氧(0)、釕(Ru)及其組合。操作時，于上電極12及底電極11兩者施加電壓，而使電流經(jīng)由 存儲器元件13在底電極11及上電極12之間流動，而使存儲部15的 電阻產(chǎn)生可編程的改變。其中，電阻是用以表示存儲單元10中儲存 的數(shù)據(jù)值。于其它實施例，存儲單元10的存儲部15也可儲存二個或 更多位的數(shù)據(jù)。存儲部15的形成步驟如圖1B至圖1D所示。圖1B至圖1D繪示 依照本實施例的圖1A中制造存儲單元的方法。依照習(xí)知的標(biāo)準(zhǔn)前段 工藝(front-end-of-the陽line,FEOL)。如圖1B所示， 一溝道20形成于 介電層16內(nèi)，以暴露出底電極ll，其中此介電層16具有上表面21。接著，如圖1C所繪示的，具有一上表面18的一鎢插塞22形成 于溝道20中。鎢插塞22可經(jīng)由沉積鴇材料于溝道20內(nèi)來形成，如 化學(xué)氣相沉積法(Chemical Vapor Deposition CVD)。接著進行平坦化 步驟例如為化學(xué)機械拋光(Chemical Mechanical Polishing,CMP)。接著，氧化部分的鎢插塞22以形成自我對準(zhǔn)至鎢部14的存儲部 15，產(chǎn)生如圖ID所繪示的具有存儲器元件13的結(jié)構(gòu)。氧化可包括一 等離子體氧化步驟以及一選擇性的熱氧化步驟。等離子體氧化是用以 形成一存儲部15，且可使鎢氧化合物濃度隨著距上表面的距離變化呈 一梯度分布的氧化鎢(WxOy)形成。由于鎢插塞22的氧化而使存儲部15形成，且存儲部15形成可 以使用非關(guān)鍵掩膜(non-critical mask)定義陣列中那些鎢插塞22要 包括存儲部15，以及那些鎢插塞22要留著連接陣列中各層。故熟知 本技術(shù)領(lǐng)域者可了解，依據(jù)此陣列結(jié)構(gòu)，部分實施例不需要額外掩膜。接著，包括阻隔材料的上電極12形成于圖1D的結(jié)構(gòu)上，而形成 了如圖1A中所繪示的存儲單元10，其中上電極12于某些實施例中亦可包括部分的位線。于一實施例中，上電極12包括位于存儲器元 件13上的氮化鈦、銅化鋁及氮化鈦的多層堆棧。圖2至圖12是繪示實施例中具有存儲部15的存儲單元10儲存 包括一高電阻值關(guān)閉態(tài)(high-resistance Off state)及低電阻值開啟態(tài) (low-resistance On state)的二可切換數(shù)據(jù)值(l位)的數(shù)據(jù)。根據(jù)繪 示于圖2至圖12的試驗實施例的數(shù)據(jù)，存儲部15是以等離子體氧化 存儲器元件13的鎢材料而形成，且此存儲部15的厚度17大約為120 埃(Angstroms )。圖2是繪示存儲器元件13的X射線光電子光譜(X-Ray Photoelectron Spectroscopy, XPS)數(shù)據(jù)，顯示測量距鴿插塞的表面， 在深度為0埃(如圖2中a:O及a:W)、 15埃(如圖2中b:O及b:W)、 70埃(如圖2中c:0及c:W)以及140埃(d:O及d:W)的氧離子(左 側(cè))及鎢離子(右側(cè))。圖3繪示依照圖2中鎢離子的XPS數(shù)據(jù)的反褶積(deconvolutkm) 以及顯示出存儲器元件13的鎢離子從上表面18隨著深度的的垂直變 化。如圖3中所示，靠近上表面18是以三氧化鎢占主要成分，而較 深的區(qū)域則包含了較多化合物如三氧化鎢、五氧化二鎢、二氧化鎢等。 由等離子體氧化形成的存儲部15引起離子價數(shù)(W+6、 W+5、 W"及 WQ)單調(diào)遞減，也降低了較深區(qū)域中氧離子的含量。圖4繪示存儲單元10中具有開/關(guān)電流比值大于100的一線性(開 啟狀態(tài))及一非線性(關(guān)閉狀態(tài))兩種不同種類的電流-電壓特性。于 上電極12及底電極11間具有大約4至5伏特的電壓差及大概具有持 續(xù)時間50納秒(ns)及80納秒(ns)的脈沖可以用以切換存儲單元 10于開啟狀態(tài)及關(guān)閉狀態(tài)之間。利用較高電壓且持續(xù)時間小于10納 秒(ns)的較短脈沖也可用以切換存儲單元10的狀態(tài)。圖5繪示循環(huán)耐用測試中于存儲單元10的電阻值于開啟狀態(tài)及 關(guān)閉狀態(tài)相對于循環(huán)次數(shù)的關(guān)系，其中表示大于1千次的循環(huán)耐用性。圖6及圖7分別繪示存儲單元10于開啟狀態(tài)及關(guān)閉狀態(tài)進行超 過2000小時的15(TC及25(TC的烘烤測試，以展示出存儲單元10的 超高熱穩(wěn)定性。于烘烤測試后，存儲單元10仍然可以重新編程為開啟狀態(tài)及關(guān)閉狀態(tài)兩者任一 。圖8繪示施加不同測試讀取電壓于開啟狀態(tài)的存儲單元10中相 對改變的電阻比值相對于測試時間的關(guān)系。圖9繪示對應(yīng)讀取電壓及 讀取循環(huán)次數(shù)的存儲單元10的從關(guān)閉狀態(tài)至開啟狀態(tài)的存儲單元的電阻比值函數(shù)。由圖8及圖9展示出存儲單元10具有良好的抗讀取 干擾能力。舉例來說，于數(shù)十納秒的讀取速度下，利用施加小于200 毫伏特(mV)的讀取電壓引起的小干擾，而裝置讀取耐用性至少為1013 次。圖10繪示存儲單元于讀取電壓接近零伏特時溫度對于關(guān)閉狀態(tài)電流密度j的影響。關(guān)閉狀態(tài)電流密度j系相當(dāng)?shù)胤嫌趓1/4的虛線，假設(shè)變程跳躍(variable-range hopping,VRH)傳導(dǎo)機制(conduction mechanism)的關(guān)閉狀態(tài)的費米能量(Fermi energy)位于靠近局域態(tài) (localized state)。變程跳躍傳導(dǎo)機制的方程式描述如下/ 『exp(—Cr-'")sinh(D)^/A:r) (D此處C和D為常數(shù)，且k為波爾茲曼常數(shù)(Boltzman constant)。 如方程式(1)所示，當(dāng)電壓靠近零時，則電流密度與exp (-CT1/4) 的相關(guān)性最強。如圖10中插圖的虛線超越正弦函數(shù)符合關(guān)閉狀態(tài)的 存儲單元10的電流-電壓曲線，則進一步強化變程跳躍傳導(dǎo)機制的假 設(shè)。從圖IO嵌入的數(shù)據(jù)中推測電子從W^的氧空位(oxygen vacancy) 跳躍至W+n的氧空位的跳躍距離大約為15埃。跳躍距離較長極有可 能反應(yīng)出關(guān)閉狀態(tài)的高電阻值。圖11繪示于開啟狀態(tài)的存儲單元10的溫度關(guān)系圖。在低溫(接 近OK)時的有限殘余電阻值是假設(shè)于開啟狀態(tài)下以金屬導(dǎo)電為主， 金屬導(dǎo)電使得電流-電壓特性接近歐姆(Ohmic)(線性)。在大約40^ 'cm"(如圖11中插圖)的導(dǎo)電率下，此金屬狀態(tài)顯現(xiàn)接近最小金屬 導(dǎo)電率(minimum-metallic-conductivity, MMC)， 當(dāng)局域態(tài)沒有靠近費 米能級(Fermi level)時為最弱的金屬狀態(tài)。通過電壓脈沖使變程跳 躍(VRH)轉(zhuǎn)變?yōu)樽钚〗饘賹?dǎo)電率(MMC)(也就是從關(guān)閉狀態(tài)轉(zhuǎn)為 開啟狀態(tài))，或者相反的過程的型態(tài)，最有可能是安德森過金屬-絕緣 相變(Anderson metal-insulator transition)。也就更加支持圖12所繪示溫度對于開啟及關(guān)閉狀態(tài)的兩種導(dǎo)電模式的影響。變程跳躍機制及最小金屬導(dǎo)電率機制兩者的電子特性與純?nèi)趸?鎢(wo3)不同，三氧化鎢的電子特性主要直接受帶隙行為支配且并 似乎沒有展現(xiàn)電阻式隨機存取存儲器的特性。假設(shè)可切換狀態(tài)是由于 局域態(tài)靠近費米能級，而由存儲部15的缺陷態(tài)(氧空位)分布所引 發(fā)，例如是使用等離子體氧化形成的存儲部15?；谶@個模型，存儲 單元10的電阻值切換，為介于費米能級與局域態(tài)邊緣之間的可變能量差(AE)的結(jié)果。如果AE約大于零時，便是位于開啟狀態(tài)。反之， 則為關(guān)閉狀態(tài)?？蓮膱DIO得知關(guān)閉狀態(tài)的跳躍活化能(hopping activation energy) 大約為0.4電子伏特(eV)。由高溫烘烤所引起的電子能量 (150°C=36meV及250°C=45meV)是遠(yuǎn)小于跳躍活化能，因此便很 少有熱電子可以克服局域態(tài)的阻隔且影響關(guān)閉狀態(tài)的電子特性。因為 開啟狀態(tài)對于溫度的改變并不敏感，滯留模型(retention model)對于 開啟狀態(tài)并不明顯。圖13至圖19是繪示存儲單元10的存儲部15儲存四種切換數(shù)據(jù) 值(二位)的實施例的數(shù)據(jù)。于圖3至圖19所繪示的測試實施例數(shù) 據(jù)，其中存儲部15的形成是通過將存儲器元件13的鎢材料等離子體 氧化，且存儲部15的厚度17大約為120埃。三氧化鎢主要存在于上 表面18，同時多種化合物會存在于較深的區(qū)域中，其中多種化合物包 括三氧化鎢、五氧化二鎢、二氧化鎢等。如圖13所示，由等離子體 氧化所形成的存儲部15同時會產(chǎn)生離子價數(shù)(W+6、 W+5、 W+4、 WQ) 的單調(diào)遞減，以及較深層中氧含量的減少。圖14繪示施加程序脈沖(program shots, program pulses)的數(shù)量 對于存儲單元10中存儲部15的電阻值的影響。如圖14中所示，電 阻值范圍分別對應(yīng)至儲存于存儲單元IO的數(shù)據(jù)值("00"、 "01"、 "10" 或"11")，且圖14中所示的電阻值范圍是從數(shù)個存儲單元10上收集 而來。在讀取電壓小于100毫伏特時，存儲單元10的電阻值初始范 圍位于8xl02Q至3xl03Q之間(圖14中第1數(shù)據(jù)點就代表"01"狀 態(tài))。持續(xù)于存儲單元10上施加高于閾值的偏壓，當(dāng)電阻值改變至大于10倍至接近104Q時，如圖14所示，便表示為"00"狀態(tài)。偏壓 的閾值取決于脈沖長度，較短的脈沖需要較高的偏壓來改變電阻值。繪示于圖14中的電阻值的編程是使用脈沖時間70納秒(nsec) 的1.5伏特(V)偏壓完成。然而，也可使用另一例子如脈沖時間20 納秒(usee)的3.3伏特(V)偏壓亦可用于電阻值的編程。存儲單元10中存儲部15的"00"電阻狀態(tài)所施加的程序脈沖次 數(shù)要達到臨界數(shù)量N^才會改變其電阻值(其中圖14中的Ncl大約 為60)。在N^前，"00"電阻值停留于lxl0A至5xl0&范圍之間。 然而，在N。,后電阻值突然呈現(xiàn)出急劇的下降(約為100倍，表示為 "10"狀態(tài))。相同地，在脈沖次數(shù)到達第二臨界數(shù)量N"之后(如圖 14， N^接近120)， "10"狀態(tài)便改變?yōu)?11"狀態(tài)。在圖14中，"10" 的電阻值范圍介于IOOQ至150Q之間，且"11"的電阻值范圍介于30Q 至50Q之間。圖15繪示N^及N。與偏壓配置及編程脈沖時間的高度相關(guān)性。 于圖15中，左圖為存儲單元10的電阻值與程序脈沖的次數(shù)的關(guān)系， 每一程序脈沖的脈沖時間為70納秒(nsec)，相同地，右圖每一程序 脈沖的脈沖時間為100納秒(nsec)。由圖15可以得知，脈沖時間為 100納秒時Nd非常小。因此，假如脈沖時間大于100納秒時，在第 一次程序脈沖后，可以觀察到"00"狀態(tài)消失了并且直接就進入了"10" 狀態(tài)。圖16分別繪示圖14中電阻狀態(tài)"11"、 "10"、 "01"及"00"的 電流-電壓曲線(1)、 (2)、 (3)及(4)。圖16中的插圖(a)更詳細(xì) 地繪示狀態(tài)"01"的非線性電流-電壓曲線，其中非線性的特性是因存 儲部15于"01"狀態(tài)的半導(dǎo)體特性。圖16中的插圖(b)繪示于"00" 狀態(tài)的電流-電壓曲線，且與狀態(tài)"01"相比也更非線性。從圖16中 可以得知，存儲部15的電流-電壓的線性是隨著電阻值減少而增加， 且狀態(tài)"11"系最接近歐姆定律(線性的電流-電壓關(guān)系)。圖17繪示溫度對施加接近0伏特電壓的狀態(tài)"00"的電流密度 的影響。若假設(shè)為變程跳躍傳導(dǎo)機制，則曲線符合于T"/4。此外，如 圖17示，狀態(tài)"00"的電流-電壓曲線是符合于超越正弦曲線，也更進一步地加強變程跳躍傳導(dǎo)機制的假設(shè)?？蓮膱D17的插圖中分別計算出，跳躍活化能為0.4電子伏特(eV)，狀態(tài)局域密度為1(^eV"cm-3。 圖18及圖19分別繪示室溫下及15(TC下烘烤存儲單元10的四種 電阻狀態(tài)對時間的關(guān)系。如圖19中所示，15(TC烘烤一周后所有狀態(tài) 仍然可以保持穩(wěn)定。圖20繪示集成電路2075的簡單方塊圖，且此集成電路2075包 括一個或多個鎢氧化合物構(gòu)成的電阻式存儲器的存儲器陣列2060。 一 列譯碼器2061具有一個或多個的讀取、設(shè)定及重設(shè)模式，且列譯碼 器2061是與多條沿著存儲器陣列2060的列向排列的字線2062耦接。 一行譯碼器2063是與多條沿著存儲器陣列2060的行向排列的位線 2064耦接，且此行譯碼器2063用以讀取、設(shè)定及重設(shè)定位于存儲器 陣列2060中存儲單元的數(shù)據(jù)。總線2065提供數(shù)個地址至行譯碼器2063 及列譯碼器2061。感應(yīng)放大器及數(shù)據(jù)匯入結(jié)構(gòu)的方塊2066包括用以 讀取、設(shè)定及重設(shè)定模式的電流源，且感應(yīng)放大器及數(shù)據(jù)匯入結(jié)構(gòu)2066 是透過數(shù)據(jù)總線2067與行譯碼器2063耦接。數(shù)據(jù)通過數(shù)據(jù)匯入線2071 匯入方塊2066中的數(shù)據(jù)匯入結(jié)構(gòu)，其中數(shù)據(jù)是來自位于集成電路2075 的輸入/輸出端或者是來自集成電路2075內(nèi)部或外部的其它數(shù)據(jù)來 源。于本實施例中，其它電路2074包括在集成電路2075內(nèi)，如一般 用途處理器(general purpose processor)或特殊用途的應(yīng)用電路(special purpose application circuitry),或者存儲器陣列2060支持，提供系統(tǒng) 單芯片功能的組合模塊(combination of module)。數(shù)據(jù)系從方塊2066 中的感應(yīng)放大器透過數(shù)據(jù)出線2072提供至位于集成電路2075的輸入/ 輸出端，或者其它集成電路2075內(nèi)部或外部的數(shù)據(jù)目的地。一控制器應(yīng)用于此實施例中，利用偏壓配置狀態(tài)機2069控制偏 壓配置供應(yīng)電壓2068的施加，例如讀取、編程、擦除、擦除驗證及 編程驗證電壓?？刂破骺衫昧?xí)知的特殊用途的邏輯電路來實施。于 其它實施例中，控制器亦可包括一般用途處理器，且建構(gòu)于同一集成 電路中，其中集成電路實施一計算機程序以控制裝置的操作。再于另外實施例中，特殊邏輯電路與一般用途處理器的組合模塊亦可作為控 制器。圖21繪示使用存儲單元實施的存儲器陣列2100的示意圖。八個存儲單元2131、 2132、 2133、 2134、 2135、 2136、 2137、 2138每一個分別具有存取晶體管及存儲器元件。每一個存儲器元件包括一鴇部 及一自我對準(zhǔn)至鎢部的存儲部，而圖21繪示一小部分的存儲器陣列， 存儲器陣列可包括上百萬的存儲單元。如圖21所繪示的，同源線2110a、 2110b、 2110c及字線2112a、 2112b、 2112c、 2112d是平行y軸排列。位線2114a、 2114b則平行x 軸排列。如此，包括一個或多個的設(shè)定、重設(shè)及讀取模式的y譯碼器 及字線驅(qū)動器2150是耦接于字線2112。用以設(shè)定、重設(shè)及讀取模式 的位線電流源2152、譯碼器及感應(yīng)放大器(未繪示)與位線2114a、 2114b相互耦接。同源線2110是與源極線終端電路2154，如接地端 進行耦接。于部分實施例中，除接地外，源極線終端電路2154也可 包括偏壓電路例如電壓及電流源，以及提供偏壓配置的譯碼電路至源 極線。同源線2110a是與存儲單元2131、 2135的源極端耦接。同源線 2110b是與存儲單元2132、 2133、 2136、 2137的源極端耦接。同源線 2110c是與存儲單元2134、 2138的源極端耦接。字線2112a是與存儲 單元213K 2135的柵極端耦接。字線2112b是與存儲單元2132、 2136 的柵極端耦接。字線2112c是與存儲單元2133、 2137的柵極端耦接。 字線2112d是與存儲單元2134、 2138的柵極端耦接。以包括存儲器元件2160的存儲單元2133為代表。存儲器元件2160 系耦接存儲單元2133的存取晶體管的漏極2170至位線2114a，其中 存儲器元件2160包括鎢部2161及自我對準(zhǔn)至鎢部2161的存儲部 2162。存儲部2162包括一個或多個鎢氧化物，以及可以編程至二個 或更多的穩(wěn)定電阻值來表示儲存于存儲單元2133的數(shù)據(jù)。于另一實 施例中，也可以二極管來取代存取晶體管，或者以其它結(jié)構(gòu)控制陣列 中流至所選取裝置的電流以進行讀取及寫入數(shù)據(jù)。圖22繪示圖21中垂直于字線2212的部分存儲單元陣列，且包 括襯底2200上的存儲單元2132、2133、2134的剖面圖。存儲單元2132、 2133、 2134分別包括存取晶體管2232、 2233、 2234。具有字線寬度2240的字線2112形成為存儲單元中的存取晶體管 2233的柵極上且以平行的方向延伸進入并離開圖22繪示的剖面圖的 平面。上述的實施例中，各字線2112各包括一第二導(dǎo)電層于第一導(dǎo)電 層上，且于部分的實施例中，第二導(dǎo)電層亦可包括如鈷硅化物(CoSix) 的硅化物。在另一種實施例中，各字線2112包括一單層的導(dǎo)電層。摻雜區(qū)2215及導(dǎo)電層2216形成為存儲單元2133中存取晶體管 2233的漏極2170，導(dǎo)電層2216于部分實施例則亦可省略。淺溝道隔 離結(jié)構(gòu)2205則包括介電材料，且此隔離結(jié)構(gòu)2205延伸至襯底2200 且將漏極2170與存儲單元2134的存取晶體管2234的漏極分開。摻雜區(qū)2220及導(dǎo)電層2221形成同源線2110b，且作為存儲單元 2132中存取晶體管2232及存儲單元2133中存取晶體管2233兩者的 源極區(qū)。于部分實施例中，導(dǎo)電層2221亦可省略。同源線2110b是 平行于字線2112的方向延伸。于部分實施例中，同源線2110b也可 包括導(dǎo)電線或者耦接至摻雜區(qū)2220的接觸窗。存儲器元件2160延伸穿過介質(zhì)2210并耦接存儲單元2133中存 取晶體管2233的漏極2170及位線2114a，位線2114a則沿著字線2112 的垂直方向延伸。存儲器元件2160包括一鎢部2161及自我對準(zhǔn)至鎢 部2161的嵌入式存儲部2162。存儲部2162包括一個或多個鉤氧化物， 且可編程二個或更多穩(wěn)定的電阻值范圍來表示儲存于存儲單元2133 的數(shù)據(jù)。字線2112b、 2110之間具有一第一分隔距離2230，且字線2112c、 2112d之間具有一第二分隔距離2235。圖23繪示依照圖22的俯視圖。具有位線寬度2300的位線2114a、 2114b平行延伸并以位線分隔距離2310分隔。位線2114a、 2114b包 括一位于存儲器元件上的阻隔材料，用以避免金屬離子從位線2114a、 2114b移動至存儲器元件中。位線2114a、 2114b也可包括一層或更多 層的材料，例如，可以包括關(guān)于圖1中所討論的上電極12的材料。于本較佳實施例中，二個字線寬度2240及第一分隔距離2230的 總合大概等于三倍的特征尺寸(feature size) F，其中F較佳地是指光刻技術(shù)用以制造字線2112、位線2114a、 2114b及存儲器元件的最小 線寬。此外，第二分隔距離2235較佳地亦可大概等于三倍的特征尺 寸F，且位線寬度2300及位線分隔距離2310的總合大概等于二倍特 征尺寸F。因此，這兩個存儲單元較佳地占據(jù)了 6F乘2F的面積，也 就是每一個存儲單元的面積2350大概等于6F2。圖24繪示位于襯底2200上具有存儲部2290及外圍區(qū)2420的存 儲器裝置2400的剖面圖。外圍區(qū)2420包括具有一柵極結(jié)構(gòu)2423的 邏輯裝置2422，且柵極結(jié)構(gòu)2423覆蓋于襯底2200上，以及摻雜區(qū) 2424、 2425分別作為漏極區(qū)及源極區(qū)。柵極結(jié)構(gòu)2423包括第一導(dǎo)電 層及位于第一導(dǎo)電層上的選擇性設(shè)置的第二導(dǎo)電層，其中第二導(dǎo)電層 例如包括鈷硅化合物。選擇性設(shè)置的硅化物層2426、 2427例如包括 鈷硅化合物，且分別與摻雜區(qū)2424、 2425接觸。導(dǎo)電插塞2450包括 鉤，且導(dǎo)電塞2450是與邏輯裝置2422的漏極耦接，并延伸至介質(zhì)2210 的上表面2460。圖25至圖28繪示依照第一實施例的制造方法，且經(jīng)由此制造方 法則會形成如圖24中存儲器裝置2400。圖25繪示位于襯底2200上包括外圍區(qū)2420及存儲單元部2500的次元件的第1步驟。存儲單元部2500包括導(dǎo)電插塞2520、 2530、 2540，且各自分別 與存取晶體管2232、 2233、 2234的漏極區(qū)耦接。導(dǎo)電插塞2520、 2530、 2540包括鎢，且延伸至介質(zhì)2210的上表面2460上。在形成導(dǎo)電插塞 2450、 2520、 2530、 2540于介質(zhì)2210的溝道的步驟之后，上表面2460 例如可以化學(xué)機械拋光(CMP)的步驟來形成。接著，光刻膠層2600是形成于圖25中結(jié)構(gòu)的外圍區(qū)2420上， 而使其形成為圖26中的結(jié)構(gòu)。光刻膠層2600具有一個厚度2610，且 能使位于外圍區(qū)2420的鎢插塞2450在后續(xù)工藝步驟期間不會受到損 害。于實施例中，厚度2610大概介于400埃到100,000埃之間。光刻 膠層2600也可通過非關(guān)鍵掩膜形成，且此光刻膠層2600的配置公差 為幾微米至數(shù)十微米。接著，對圖26中的結(jié)構(gòu)執(zhí)行氧(02)等離子體剝離，而使其形成為圖27的結(jié)構(gòu)。此氧等離子體剝離工藝移除部分光刻膠層(參照圖26的標(biāo)號2600)，而留下殘留的光刻膠層2700于外圍區(qū)2420，而 使鎢導(dǎo)電插塞2450在氧等離子體剝離工藝中不會受到損害。氧等離 子體剝離工藝亦可從導(dǎo)電插塞2520、 2530、 2540的鎢材料形成存儲 部2720、 2730、 2740，其中存儲部包括一個或更多鎢氧化合物。等離子體剝離工藝的實施例包括純氧化學(xué)氣體，亦可為其它混合 化學(xué)氣體，如氧/氮(02/N2)、氧/氮/氫(02/N2/H2)。結(jié)合純氧化學(xué)氣 體與等離子體剝離技術(shù)則可直接形成等離子體，且此等離子體則直接 于反應(yīng)槽以反應(yīng)氣體產(chǎn)生，或以磁場增強的離子反應(yīng)等離子體或者是 順流式等離子體(down-stream plasma)，順流式電的等離子體來源亦 可從離開反應(yīng)槽的反應(yīng)中產(chǎn)生，且通過波導(dǎo)管(wave-guide tube)傳 送至反應(yīng)槽中。另一實施例的順流式等離子體的實施條件例如為大約 1500毫托耳(mtorr)的壓力、1000瓦(w)電壓、氧/氮氣體流量大 約為3000sccm/200sccm、 15(TC的溫度，持續(xù)時間大約400秒。接著以濕法剝離工藝去除殘留的光刻膠2700，使其形成圖28的 結(jié)構(gòu)。用于濕法剝離工藝的適合化學(xué)藥品為水溶性的有機混合物，如 EKC265、或其它相似的混合物。接著，位線的材料包括被圖案化的阻隔材料，且此阻隔材料位于 圖28繪示結(jié)構(gòu)的存儲部2500上，以形成接觸存儲部2720、 2730、 2740 的位線2114a，而使其形成圖24的存儲器裝置2400。圖29至圖32繪示依照第二實施例的制造方法。一介電層2900形成于圖25中介質(zhì)2210的上表面2460上，且光 刻膠層2910系形成于覆蓋外圍區(qū)2420的部分介電層2900上，而使 其形成圖29的結(jié)構(gòu)。接著，通過光刻膠層2910作掩膜來刻蝕介電層2900，以使暴露 出于存儲單元部2500中介質(zhì)2210的上表面2460，而使其形成為圖30 的結(jié)構(gòu)。接著，迸行氧等離子體剝離工藝，從導(dǎo)電插塞2520、 2530、 2540 的鎢材料形成存儲部2720、 2730、 2740，且以濕法剝離工藝去除任何 殘留的光刻膠層2910，而使其形成圖31的結(jié)構(gòu)。接著，選擇性地進行后爐管氧化工藝(post fbmace oxidation)于 圖31所繪示的結(jié)構(gòu)上。由于位于外圍區(qū)2420的導(dǎo)電插塞2450受到 介電層2900的保護，故此導(dǎo)電插塞2450并不會受到爐管氧化的步驟 的影響。接著，位線的材料包括被圖案化的阻隔材料，其中此阻隔材料位 于存儲單元區(qū)2500上，而使其形成圖32所繪示的存儲器裝置，且此 存儲器裝置具有與存儲部2720、 2730、 2740接觸的位線3200。圖33至圖36繪示依照第三實施例的制造方法。圖33繪示第1步驟，提供次元件，次元件包括位于襯底2200上 的外圍區(qū)2420及存儲單元部區(qū)3300。存儲單元區(qū)3300包括導(dǎo)電插塞2520、 2530、 2540，且各導(dǎo)電插 塞2520、 2530、 2540分別與存取晶體管2232、 2233、 2234的漏極區(qū) 耦接。存儲單元區(qū)3300迸一步包括一同源線3310，且此同源線3310 是耦接至存取晶體管2232、 2233的同源區(qū)，同源線3310是延伸進入 并離開圖33中的剖面圖。導(dǎo)電插塞2450、 2520、 2530、 2540及同源線3310，且同源線3310 包含鎢且延伸至介質(zhì)2210的上表面2460上。于導(dǎo)電插塞2450、 2520、 2530、 2540及同源線3310于介質(zhì)2210上形成后，上表面2460例如 可以化學(xué)機械拋光步驟形成。接著，形成一圖案化的光刻膠層于圖33的結(jié)構(gòu)上，使其形成圖34 的結(jié)構(gòu)，其中光刻膠層3400于外圍區(qū)2420上，而光刻膠層3405位 于同源線3310上。于后續(xù)的工藝步驟中，光刻膠層3400、 3405具有足夠的厚度3410 來避免導(dǎo)電插塞2450及同源線3310受到損害。接著，以氧等離子體剝離工藝后接著進行濕法剝離工藝來去除光 刻膠3400、 3405，使導(dǎo)電插塞2520、 2530、 2540形成存儲部2720、 2730、 2740。接著，介電層3600系形成于圖35繪示的結(jié)構(gòu)上，且數(shù)個溝道 3620、 3630、 3640是形成于介電層3600上且暴露出存儲部2720、 2730、 2740的上表面，位線材料是圖案化形成于存儲單元區(qū)3300上，使其形成圖36所繪示具有位線3650的存儲器裝置，其中包括阻隔材料的 位線3650與存儲部2720、 2730、 2740接觸。位線3650包括位于存 儲部的阻隔材料，以避免注入的金屬離子從位線3650進入存儲部 2720、 2730、 2740。于圖36中，上述每一個存儲部上均形成溝道。 于另一實施例中，亦可形成一溝道于相鄰的存儲部，如圖37所示的 溝道3700及存儲部2730、 2740。圖38至圖41繪示依照第四實施例的制造方法。介電層3800是形成于圖33繪示的介質(zhì)2210的上表面2460上， 且圖案化光刻膠層以形成覆蓋于外圍區(qū)2420的光刻膠層3810，以及 位于覆蓋同源線3310的部分介電層3800上的光刻膠層3820，而使其 形成圖38的結(jié)構(gòu)。接著，介電層3800是利用光刻膠3810、 3820作為掩膜刻蝕，暴 露出沒被光刻膠3820覆蓋位于存儲單元區(qū)3300的介質(zhì)2210的上表 面2460，而使其形成圖39的結(jié)構(gòu)。接著，進行氧等離子體剝離工藝從導(dǎo)電插塞2520、 2530、 2540 的鎢材料形成存儲部2720、 2730、 2740，以及以濕法剝離工藝去除任 何殘留的光刻膠3810、 3820來形成圖40的結(jié)構(gòu)。接著，選擇性地進行后爐管氧化工藝于圖40的結(jié)構(gòu)上。由于導(dǎo) 電插塞2450及同源線3310系已被介電層3800所保護，導(dǎo)電塞2450 及同源線3310是不受爐管氧化步驟損害。接著，介電層4100是形成于圖40的結(jié)構(gòu)上，形成數(shù)個溝道4120、 4130、 4140于介電層4100上以暴露出存儲部的上表面，以及位線是 圖案化地形成于存儲單元部3300上，使其形成圖41的存儲器裝置， 其中此存儲器裝置具有與存儲部接觸的位線4150。如圖41所示，溝 道形成各個存儲部上。然于另一實施例中，亦可形成一單一溝道于相 鄰的存儲部上，如圖42中所繪示的溝道4200及存儲部2730、 2740。圖43，繪示圖22中可編程為四種不同電阻狀態(tài)的一的存儲單元 2133的讀取電流對讀取次數(shù)的關(guān)系圖，其中存儲部2162是僅以順流 式等離子體氧化形成。如圖43所示，存儲部2162的四種穩(wěn)定電阻狀 態(tài)(2位/存儲單元)可以編程及讀取，編程例如可以于每一狀態(tài)以不同的脈沖次數(shù)來進行脈沖作業(yè)。熟習(xí)此技藝者可以了解，亦可達到四種以上的狀態(tài)。存儲部2162的氧化鎢(WOx)可提供足夠的操作窗 (operation window)來做多重位操作，如圖43的實施例的存儲部2162 各狀態(tài)間最小的電阻差異亦大于約500歐姆。綜上所述，雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以 限定本發(fā)明。本發(fā)明所屬技術(shù)領(lǐng)域中具有通常知識者，在不脫離本發(fā) 明的精神和范圍內(nèi)，當(dāng)可作各種的更動與潤飾。因此，本發(fā)明的保護 范圍當(dāng)視權(quán)利要求書所界定的范圍為準(zhǔn)。
權(quán)利要求
1、一種存儲器裝置，其特征在于，包括一底電極；一存儲器元件，位于該底電極上，該存儲器元件包括至少一鎢氧化合物且可編程為至少二種電阻狀態(tài)；一上電極，包括一阻隔材料，位于該存儲器元件上，且該阻隔材料是用以避免金屬離子從該上電極移動至該存儲器元件中。
2、 根據(jù)權(quán)利要求1所述的存儲器裝置，其特征在于，該存儲器 元件進一步包括一鎢部，且該至少一鎢氧化合物是自我對齊至該存儲 器的該鎢部。
3、 根據(jù)權(quán)利要求1所述的存儲器裝置，其特征在于，該存儲器 元件是可編程為多于二種以上的電阻狀態(tài)。
4、 根據(jù)權(quán)利要求1所述的存儲器裝置，其特征在于，該存儲器 元件包括三氧化鎢W03、五氧化二鎢w2o5或二氧化鎢wo2。
5、 根據(jù)權(quán)利要求1所述的存儲器裝置，其特征在于，該存儲器 元件具有一上表面，且該至少一鎢氧化物具有一濃度分配，且該濃度 分配是隨著距該上表面的距離變化。
6、 根據(jù)權(quán)利要求5所述的存儲器裝置，其特征在于，該存儲器 元件是以該上表面與該上電極的接觸。
7、 根據(jù)權(quán)利要求1所述的存儲器裝置，其特征在于，進一步包 括一偏壓電路，應(yīng)用于提供一偏壓配置至存儲器元件且用以儲存一數(shù) 據(jù)值，其中該偏壓配置是用以儲存該數(shù)據(jù)值，且該偏壓配置包括一脈 沖波序列，應(yīng)用于設(shè)定該存儲器元件的該電阻狀態(tài)為對應(yīng)該數(shù)據(jù)值的 一電阻值。
8、 根據(jù)權(quán)利要求1所述的存儲器裝置，其特征在于，該底電極 包括一存取裝置的一端，該上電極進一步包括一位線的一部分，且該 存儲器元件包括一導(dǎo)電插塞，該導(dǎo)電插塞是與該底電極接觸并延伸通 過一介電層與該上電極接觸。
9、 一種制造存儲單元的方法，其特征在于，包括 形成一底電極；形成一存儲器元件于該底電極上，其中該存儲器元件包括至少一 鎢氧化合物且可編程為至少二種電阻狀態(tài)；形成一上電極，且該上電極包括位于該存儲器元件上的一阻隔材 料，該阻隔材料是用以避免金屬離子從上電極移動至該存儲器元件 中。
10、 根據(jù)權(quán)利要求9所述的方法，其特征在于，形成該存儲器元 件的步驟包括形成一介電層于該底電極上； 形成一溝道于該介電層上，以暴露出該底電極； 形成一鎢材料于該溝道中；氧化位于該溝道中的該鎢材料的一部分以形成該存儲器元件。
11、 根據(jù)權(quán)利要求10所述的方法，其特征在于，于氧化該鎢材 料的該部分的步驟包括一等離子體氧化或一熱氧化。
12、 根據(jù)權(quán)利要求11所述的方法，其特征在于，該存儲器元件 具有一上表面，該至少一鎢氧化物具有一濃度分布，且該濃度分布是 隨著距該上表面的距離變化。
13、 根據(jù)權(quán)利要求9所述的方法，其特征在于，該存儲器元件是 可編程為二種以上的電阻狀態(tài)。
14、 根據(jù)權(quán)利要求9所述的方法，其特征在于，該存儲器元件包 括三氧化鎢W03、五氧化二鎢w2o5或二氧化鎢wo2。
15、 一種制造存儲器元件的方法，其特征在于，包括 提供一次元件，其中該次元件包括一存儲單元區(qū)以及一外圍區(qū)，該存儲單元區(qū)包括一存取裝置及一第一鎢元件，且該第一鎢元件與該 存取裝置耦接，該外圍區(qū)包括一邏輯裝置以及一第二鎢元件，且該第 二鎢元件與該邏輯裝置耦接，該第一鎢元件及該第二鎢元件延伸至該 次元件的一上表面上；形成一掩膜于該次元件的該上表面上；氧化該第一鎢元件的一部分，以形成一存儲器元件，該存儲器元件包括至少一鎢氧化物且可編程為至少二種電阻狀態(tài)；以及形成一上電極，其中該上電極包括位于該存儲器元件上的一阻隔 材料，且該阻隔材料是用以避免金屬離子從該上電極移動至該存儲器 元件中。
16、 根據(jù)權(quán)利要求15所述的方法，其特征在于，于形成該掩膜 的步驟包括圖案化覆蓋于該第二鎢元件的一光刻膠層。
17、 根據(jù)權(quán)利要求16所述的方法，其特征在于，進一步包括 一源極線耦接至該存取裝置且延伸至該次元件的該上表面上，該存取裝置包括一晶體管，且該晶體管具有一第一摻雜區(qū)及一第二摻雜 區(qū)，分別耦接至一第一鎢插塞及該源極線；其中于形成該掩膜的步驟進一步包括圖案化覆蓋于該源極線的該 光刻膠層。
18、 根據(jù)權(quán)利要求15所述的方法，其特征在于，于形成該掩膜的該步驟包括形成一介電層于該次元件的該上表面上； 圖案化覆蓋于該第二鎢元件的一光刻膠層；以及 利用該光刻膠層作為該掩膜刻蝕該介電層。
19、 根據(jù)權(quán)利要求16或18所述的方法，其特征在于，于氧化該 第一鎢元件的該部分的該步驟包括等離子體氧化。
20、 根據(jù)權(quán)利要求19所述的方法，其特征在于，進一步包括一 濕法剝離工藝，以去除任何該光刻膠層的殘留部分。
21、 根據(jù)權(quán)利要求20所述的方法，其特征在于，進一步包括執(zhí) 行一熱氧化。
22、 一種編程存儲單元的方法，其特征在于，包括 選取一存儲單元，其中該存儲單元包括一存儲器元件，且該存儲器元件包括至少一鎢氧化合物以及可編程為至少二種電阻狀態(tài)； 決定該存儲單元的一數(shù)據(jù)值；以及施加一脈沖波序列以儲存該數(shù)據(jù)值，該脈沖波序列應(yīng)用于設(shè)定該 存儲器元件的電阻狀態(tài)為對應(yīng)該數(shù)據(jù)值的一電阻值。
23、根據(jù)權(quán)利要求22所述的方法，其特征在于，于施加該脈沖波序列的步驟包括若該數(shù)據(jù)值為一第一數(shù)據(jù)值時，施加一第一脈沖波序列，且該第 一脈沖波序列包括一第一脈沖數(shù)，且該第一脈沖數(shù)是應(yīng)用于設(shè)定該存儲部為對應(yīng)該第一數(shù)據(jù)值的電阻值；以及若該數(shù)據(jù)值為一第二數(shù)據(jù)值時，施加一第二脈沖波序列，且該第 二脈沖波序列包括一第二脈沖數(shù)，且該第二脈沖數(shù)是應(yīng)用于設(shè)定該存 儲部為對應(yīng)該第二數(shù)據(jù)值的電阻值，其中該第二脈沖數(shù)大于該第一脈 沖數(shù)。
全文摘要
本發(fā)明公開了一種具有鎢化合物存儲部的存儲器裝置及其工藝方法。鎢氧化合物存儲部是使用非關(guān)鍵掩膜氧化鎢材料形成，或者在部分實施例中不需要任何掩膜亦可形成。在此揭露的存儲器裝置包括一底電極及一存儲器元件，且存儲器元件位于底電極上。存儲器元件包括至少一鎢氧化合物且至少可編程為至少二種電阻狀態(tài)。上電極包括一阻隔材料，位于存儲器元件上，且此阻隔材料是用以避免金屬離子從上電極移動到存儲器中。
文檔編號H01L21/82GK101335330SQ20081012909
公開日2008年12月31日 申請日期2008年6月11日 優(yōu)先權(quán)日2007年6月11日
發(fā)明者何家驊, 賴二琨 申請人:旺宏電子股份有限公司