專利名稱：片上變壓器布置的制作方法
片上變壓器布置技術(shù)領(lǐng)域本公幵一般涉及包括片上(on-chip)端接電阻器的集成電路。更 特別地，本公開涉及具有片上端接使得帶寬和共模抑制得到改善的變 壓器布置。
背景技術(shù)：
電子系統(tǒng)通?？梢杂玫湫偷乇环Q為IC或集成電路的微電子電路來 實(shí)現(xiàn)。這些電子系統(tǒng)典型地包括大量無源和有源電子組件，這些電子組件包括但不限于電阻器、電容器、電感器、邏輯門、線性放大器、 電壓調(diào)節(jié)器、信號處理器以及變換器，僅是舉出一些。外部信號源可以耦合到集成電路的輸入端以提供在集成電路內(nèi)使 用的必要信號。外部信號源可以來自于任何種類的信號源，這些信號 源包括例如，臺架試驗(yàn)設(shè)備、線驅(qū)動器以及其它集成電路。每個信 號源包括特征輸出阻抗，同時集成電路的每個輸入端具有特征輸入阻 抗。對于高頻電路而言，外部信號源和集成電路之間的耦合充當(dāng)這樣 的傳輸線，該傳輸線的特征阻抗理想地與外部信號源的源阻抗匹配。 當(dāng)外部信號源、傳輸線和集成電路的各種特征阻抗彼此匹配時，獲得 最佳的信號傳輸。然而，阻抗之間相對的失配可能會導(dǎo)致不希望有的 信號反射，而這些不希望有的信號反射對于接收集成電路的操作而言 會是有問題的。發(fā)明內(nèi)容根據(jù)本發(fā)明的第一方面，提供了一種布置成接收輸入信號的集成 電路布置，其中輸入信號包括共模部分和差模部分，所述集成電路包 括第一接合焊盤，其被耦合到集成電路的第一端口；第二接合焊盤， 其被耦合到集成電路的第二端口，其中第一端口和第二端口被布置成 接收輸入信號；第一端接阻抗，其被耦合在第一節(jié)點(diǎn)和公共節(jié)點(diǎn)之間；第二端接阻抗，其被耦合在第二節(jié)點(diǎn)和公共節(jié)點(diǎn)之間，其中公共節(jié)點(diǎn) 被布置為接地參考電位；片上變壓器布置，其包括耦合在第一接合焊盤和第一節(jié)點(diǎn)之間的第一電感器以及耦合在第二接合焊盤和第二節(jié)點(diǎn) 之間的第二電感器，其中第一電感器與第二電感器互感耦合，片上變 壓器被布置成使得輸入信號的共模部分通過第一和第二電感器被有效 地經(jīng)由第一和第二端接阻抗短路到接地參考電位，并且片上變壓器還 被布置成使得輸入信號的差模部分有效地與第一和第二端接電阻器阻 隔開。根據(jù)本發(fā)明的第二方面，提供了一種用于集成電路的從外部源接 收輸入信號的方法，其中輸入信號包括共模部分和差模部分，所述方法包括在集成電路的第一接合焊盤處接收輸入信號的第一部分；在 集成電路的第二接合焊盤處接收輸入信號的第二部分；經(jīng)由集成電路 內(nèi)的片上變壓器中的第一電感線圈，將輸入信號的第一共模部分從第 一接合悍盤耦合到第一端接阻抗；經(jīng)由集成電路內(nèi)的片上變壓器中的 第二電感線圈，將輸入信號的第二共模部分從第二接合焊盤耦合到第 二端接阻抗；利用片上變壓器中的第一電感線圈，將輸入信號的第一 差模部分與第一端接阻抗阻隔開；利用片上變壓器中的第二電感線圈， 將輸入信號的第二差模部分與第二端接阻抗阻隔開；將片上變壓器中 的第一電感線圈與第二電感線圈磁耦合，其中通過片上變壓器同時改 善集成電路的帶寬和共模抑制。根據(jù)本發(fā)明的第三方面，提供了一種集成電路中的裝置，用于同 時增強(qiáng)與集成電路所接收的輸入信號相關(guān)的信號帶寬和共模抑制，所 述裝置包括集成電路的第一接合焊盤，其被布置成接收輸入信號的 第一部分；集成電路的第二接合焊盤，其被布置成接收輸入信號的第 二部分；第一端接阻抗；第二端接阻抗；以及片上變壓器，其包括彼 此電感耦合以進(jìn)行互感的第一電感線圈和第二電感線圈，其中第一電 感線圈被耦合在第一接合焊盤和第一端接阻抗之間，第二電感線圈被 耦合在第二接合焊盤和第二端接阻抗之間，第一電感線圈被電感耦合 到第二電感線圈以進(jìn)行互感，片上變壓器具有與第一電感線圈和第一 接合焊盤的接合點(diǎn)相關(guān)的第一極性點(diǎn)，并且片上變壓器具有與第二電 感線圈和第二端接電阻器的接合點(diǎn)相關(guān)的第二極性點(diǎn)。


圖1A-ID是示出用于改善共模抑制和增強(qiáng)帶寬抑制的各種常規(guī)方 法的示意圖。圖2是示出根據(jù)本公開的用于改善共模抑制和增強(qiáng)帶寬抑制的片 上變壓器布置的示意圖。圖3A和3B是示出在配置成根據(jù)本公開來進(jìn)行操作的示例性片上 變壓器中獲得的帶寬改善的頻率響應(yīng)圖。圖4A-4C是詳述在配置成根據(jù)本公開來進(jìn)行操作的示例性片上變 壓器中，用于共模輸入信號的等效電路的示意圖。圖5A-5C是詳述在配置成根據(jù)本公開來進(jìn)行操作的示例性片上變 壓器中，用于差分輸入信號的等效電路的示意圖。
具體實(shí)施方式
將參考附圖來詳細(xì)描述各個實(shí)施例，在附圖中，相同的附圖標(biāo)記 在若干視圖中始終代表相同的部件和組合件。對各個實(shí)施例的參考并 不限制本發(fā)明的范圍，本發(fā)明的范圍僅由所附的權(quán)利要求書的范圍限 定。另外，本說明書中闡述的任何實(shí)例并非旨在進(jìn)行限制，而僅僅是 闡述了要求保護(hù)的本發(fā)明的許多可能的實(shí)施例中的一些。在說明書和權(quán)利要求書中，除非上下文清楚地指出，否則下面的 術(shù)語始終至少表示本文中明確相關(guān)的含義。下面指定的含義并非旨在 限制這些術(shù)語，而是僅僅提供這些術(shù)語的使用的說明性實(shí)例。"一"和 "該"的含義可以既包括對單數(shù)的指代也包括對復(fù)數(shù)的指代。"在…… 中"的含義可以包括"在……中"和"在…"'上"。術(shù)語"連接"可以 表示被連接元件之間的直接的電、電磁、機(jī)械、邏輯或其它連接，而 沒有任何電、機(jī)械、邏輯或其它中間元件。術(shù)語"耦合"可以表示元 件之間的直接連接，通過一個或多個中間媒介的間接連接，或者可以 不構(gòu)成物理連接的方式的元件之間的通信。術(shù)語"電路"可以表示耦 合在一起以提供所需功能的有源和/或無源、分立和/或集成的單個組件 或多個組件。術(shù)語"信號"可以表示包括電耦合和磁耦合信號的電流、 電壓、電荷、數(shù)據(jù)或其它這樣的可識別量中的至少一個。簡而言之，本公開一般涉及需要片上端接電阻器來最小化來自外 部信號源所供給的輸入信號的反射的集成電路。輸入信號經(jīng)由充當(dāng)所 述集成電路的輸入端子的兩個接合焊盤施加。第一接合焊盤通過第一 片上電感器耦合到第一片上端接電阻器。第二接合焊盤通過第二片上 電感器耦合到第二片上端接電阻器。這兩個片上電感器以相對于施加 的輸入信號而言的互感是負(fù)值的變壓器配置來布置。在操作過程中， 該片上變壓器布置有效地將共模信號短路到片上端接電阻器并有效地 將差模信號與片上端接電阻器阻隔開。有效帶寬和共模抑制性能利用 上述的片上變壓器布置而得到了改善。將各種外部驅(qū)動器電路和本文中描述的接收集成電路之間的連接 圖示為簡單的連接線。然而，驅(qū)動器電路和接收電路之間的實(shí)際耦合 典型地表示為如前所述的具有特征阻抗的傳輸線。傳輸線可以以任何 合理的方式實(shí)現(xiàn)，包括同軸電纜、電路板跡線、帶狀傳輸線、微波傳 輸帶等。常規(guī)方法的評估以辨認(rèn)問題圖1A-1D是示出用于改善共模抑制和增強(qiáng)帶寬抑制的各種常規(guī)方 法的示意圖。圖1A是常規(guī)系統(tǒng)(110)的示意圖，其示出與示例性常規(guī)集成電路相關(guān)的特征輸入阻抗問題。驅(qū)動器電路(111)充當(dāng)集成電路的輸入信號源。驅(qū)動器(111)通過一對接合焊盤(bond pad)耦合到集成電 路(即，接收芯片112)。第一輸入信號(VP)被驅(qū)動至具有50歐姆 的特征線路阻抗(RD)的第一接合焊盤。第二輸入信號(VN)被驅(qū)動 至具有相同的50歐姆特征線路阻抗(RD)的第二接合焊盤。來自所 有電容源的寄生電容(CL)被集總在一起位于集成電路中的接合焊盤 處。每個接合焊盤包括如圖所示的50歐姆的端接阻抗(RT)。如圖所 示，從接合焊盤接收的差分輸入信號對應(yīng)于VOUT=VPOUT-VNOUT。 由于寄生電容CL，與圖1A相關(guān)的帶寬是受限的帶寬。接收芯片 112的輸入阻抗由RT和CL的并聯(lián)組合確定，而驅(qū)動器111的輸出阻 抗由電阻器RD確定。電壓VOUT的幅度由電阻器RD與輸入阻抗 RTIICL的比率確定。該比率越大，對應(yīng)于固定VIN的VOUT的幅度就越小，反之亦然。寄生電容(CL)具有與頻率成反比的特征阻抗(ZC)(ZC = l/sC，其中5="2*^*頻率，并且C二電容器CL的電容)。當(dāng)輸 入信號(VIN)的頻率的值增加時，電容器CL的阻抗減小，電導(dǎo)率相 應(yīng)地增加，使得輸出信號(VOUT)被有效地分流到地端。整體效果是， 用于接收芯片112的可用帶寬受到寄生電容(CL)的限制。圖1B是常規(guī)系統(tǒng)(120)的示意圖，其示出用于改善示例性集成 電路中的帶寬的方法。驅(qū)動器電路(111)與前面針對圖1A描述的驅(qū) 動器電路相同。如接收芯片122所示，通過包括在每個接合焊盤和它 的相應(yīng)端接電阻器RT之間串聯(lián)的電感器(LS)來修正圖1A中的接收 芯片(112)。同樣將寄生電容圖示為與端接電阻器(RT)并聯(lián)的集總 電容(CL)。盡管與圖1B相關(guān)的帶寬由于寄生電容CL而仍是受限的帶寬，但 是布置了串聯(lián)耦合的電感器LS以增加信號帶寬。每個串聯(lián)電感器(LS) 具有與頻率成比例的特征阻抗(ZL) (ZL=sL，其中3=_]*2*^*頻率， 并且L:電感器LS的電感)。對于低頻，串聯(lián)電感器LS具有在DC條 件的限制下接近短路的非常低的阻抗，而對于高頻，串聯(lián)電感器LS接 近開路條件。串聯(lián)電感器LS的阻抗的增加抵消了電容器CL的電導(dǎo)率 中的增加，使得接收芯片(122)的輸入阻抗并不隨著頻率的增加那樣 快速地減小。作為加入串聯(lián)電感器的結(jié)果，使得電壓VPOUT和VNOUT 并且因此使得芯片上的差分電壓VOUT=VPOUT-VNOUT在幅度上并 不隨著頻率值的增加而那樣快速地減小，使得帶寬得到增加。圖1C是常規(guī)系統(tǒng)(130)的示意圖，其示出用于改善示例性集成 電路中的共模抑制的方法。接收芯片(112)與前面針對圖1A描述的 接收芯片相同。如驅(qū)動器131所示，通過包括在每個驅(qū)動器電路和集 成電路122的相應(yīng)接合焊盤之間串聯(lián)的片外變壓器(XFRM)來修正圖 1A中的驅(qū)動器電路(111)。在這種配置中，變壓器(XFRM)有時被 稱為共模扼流圈或平衡轉(zhuǎn)換器(balim)。驅(qū)動源電壓對(VP， VN)可以通過共模部分(VCM)和差分部 分(VDIFF/2)來表征，并且可以表示如下VP=VCM + VDIFF/2且VN =VCM-VDIFF/2，所述共模部分通常被作為系統(tǒng)地端來參考。片外變 壓器(XFRM)的存在充當(dāng)扼流圈，該扼流圈將信號的共模部分(VCM)與接合焊盤阻隔開，并傳遞信號的差分部分(VDIFF)到接收芯片(112)
的接合焊盤。
圖1D是常規(guī)系統(tǒng)(140)的示意圖，其示出用于改善示例性集成 電路中的共模抑制和信號帶寬的方法。驅(qū)動器電路(131)與前面針對 圖1C描述的驅(qū)動器電路相同，而接收芯片(122)與前面針對圖1B 描述的接收芯片相同。因此驅(qū)動器電路(131)包括來自片外變壓器的 共模阻隔的益處，同時接收芯片(122)包括來自片上電感器的增強(qiáng)的 信號帶寬的益處。
本公開已經(jīng)預(yù)期了常規(guī)方法的許多變型(諸如上面探究的那些) 來增加帶寬和改善共模抑制。本發(fā)明提供了一種利用片上變壓器布置 來改善共模抑制的精巧的解決方案，所述片上變壓器布置消除了對外 部片外變壓器的需要，同時在不使用任何附加組件的情況下提供了增 加的信號帶寬。本發(fā)明所述的電路布置可以應(yīng)用于模擬差分輸入信號 在其中是必需的高性能模數(shù)轉(zhuǎn)換器電路，或者可以應(yīng)用于片上端接對 于輸入信號而言是必需的任何其它高頻電路應(yīng)用。
片上變壓器布置
盡管本文中描述的示例性電路利用50歐姆的特征阻抗作為各種驅(qū) 動和端接阻抗(例如RD、 RT等)，但是更高或更低的阻抗也同樣可以 應(yīng)用，并且同樣處于本公開的范圍內(nèi)。例如，在高頻應(yīng)用中，可能需 要較低的阻抗來改善信號帶寬。與驅(qū)動阻抗(例如RD)匹配的端接阻 抗(例如RT)可以具有可能會在特定高頻應(yīng)用中被需要的任何恰當(dāng)?shù)?值(例如，25歐姆、50歐姆、75歐姆、IOO歐姆等)。
圖2是示出根據(jù)本公開的用于改善共模抑制和增強(qiáng)帶寬抑制的片 上變壓器布置的示意圖(200)。驅(qū)動器電路(111)與前面針對圖1A 描述的驅(qū)動器電路相同。接收芯片(212)類似于圖1A中的接收芯片 112，但是添加了專門配置的片上變壓器(X4)。每個接合焊盤通過片 上變壓器的相應(yīng)線圈耦合到端接阻抗(RT)。端接阻抗共享與共地參考 電壓(GND2)相對應(yīng)的公共節(jié)點(diǎn)?？梢酝ㄟ^簡單的接地端子，或者通 過布置成從任何恰當(dāng)?shù)碾妷簠⒖?例如GND1、 VDD、 VSS、 [VDD-VSS]/2、 VREF等)提供共地參考的緩沖器(X3)，來提供該共地參考電壓(GND2)。
片上變壓器(X4)的配置與現(xiàn)有的實(shí)現(xiàn)方案是有差別的和不同的。 與前述的片上電感器不同，片上變壓器X4相對于片上變壓器的輸入端 子具有負(fù)的互感特性。第一電感線圈與對應(yīng)于輸入信號VPIN的接合焊 盤耦合，而第二電感線圈與對應(yīng)于輸入信號YNIN的接合焊盤耦合。 片上變壓器(X4)中的電感線圈的互感特性由配準(zhǔn)點(diǎn)(registrations dot) 指定。第一電感線圈(Ll)具有位于接合焊盤一側(cè)上的配準(zhǔn)點(diǎn)，而第 二電感線圈(L2)具有位于端接阻抗(RT) —側(cè)上的配準(zhǔn)點(diǎn)。與現(xiàn)有 技術(shù)的實(shí)現(xiàn)方案相反，當(dāng)向該片上變壓器(X4)的輸入端施加輸入信 號時產(chǎn)生的磁場會導(dǎo)致在從輸入端到端接阻抗端的相同的總體方向上 流動的感生電流。下面將參考圖4A-4C以及5A-5C進(jìn)一步討論這種布 置。
在某些實(shí)現(xiàn)方案中，接收芯片(212)包括用于感測接合焊盤處的 差分輸入信號的模數(shù)轉(zhuǎn)換器(ADC)功能。可以將示例性ADC電路分 成兩個功能部分， 一個功能部分(XI)用于監(jiān)視信號VPIN，并且一個 功能部分(X2)用于監(jiān)視信號VNIN。每個功能部分可以包括跟蹤與 保持電路(TH)，諸如圖2中示出的跟蹤與保持電路X21所示。每個 跟蹤與保持電路的輸出被用于提供在模數(shù)轉(zhuǎn)換處理中由附加電路使用 的采樣信號。本文中描述的功能部分可以實(shí)現(xiàn)為物理上分立的電路或 者可以根據(jù)需要而被組合為單個物理電路。
任選的電容器(CT)可以耦合到端接阻抗(RT)以減小與共模信 號相關(guān)的附加帶寬。任選的電容器(CT)可以如圖2所示與端接阻抗 并聯(lián)地耦合，或者它們在GND2的公共連接可以耦合到某一其它電路 地端或參考電壓。
片上變壓器布置頻率響應(yīng)
圖3A和3B是示出在如圖2所示的配置成根據(jù)本公開進(jìn)行操作的 示例性片上變壓器中實(shí)現(xiàn)的帶寬改善的頻率響應(yīng)圖。同樣把從輸入源 驅(qū)動器(112)提供的差分輸入信號(VIN)描述為VIN(t) = VP(t)-VN(t)， 其中VP(t) =VCM(t) + VDIFF(t)/2且VN(t) = VCM(t) —VDIFF(t)/2。輸 入信號的共模部分對應(yīng)于VCM(t)，而輸入信號的差模部分對應(yīng)于VD肝(t)。
如圖3A所示，第一組圖(300)包括兩個波形(301， 302)。第一 波形(301)展示出在VPIN接合焊盤處感測到的差模信號的頻率響應(yīng) 的幅度，而第二波形(302)展示出在VPIN接合焊盤處感測到的共模 信號的頻率響應(yīng)。信號301具有3GHz的-3dB拐點(diǎn)頻率，而信號302 具有1 GHz的-3dB拐點(diǎn)頻率。差模和共模信號的頻率響應(yīng)中的差異是 由于片上變壓器的特定布置所致。所示出的拐點(diǎn)頻率僅是實(shí)例并且并 非旨在限制本公開的范圍。整體頻率響應(yīng)取決于寄生電容(CL)和與 片上變壓器相關(guān)的特定的電感值。
圖3B是包括三個波形(311， 312， 313)的第二組圖(310)，其 示出圖2中的接收芯片(212)的輸入阻抗(ZIN)。可以使用疊加原理 識別差模部分(ZINDIFF)和共模部分(ZINCM)，來估算輸入阻抗 (ZIN)。對于圖2的示例性接收芯片(212)， ZINDIFF具有如波形311 所示的2*RT或100歐姆的標(biāo)稱值，并且ZINCM具有如波形312和313 所示的1*RT或50歐姆的標(biāo)稱值。輸入阻抗(ZIN)是依賴于頻率的 量，它受寄生電容(CL)和片上變壓器的特定電感值影響。示例性寄 生電容處于0.1pf-1.5pF的范圍內(nèi)。ZINDIFF在O.lGHz至50GHz的示 例性范圍內(nèi)具有-3dB拐點(diǎn)頻率，該-3dB拐點(diǎn)頻率具有在圖3B中圖示 為3GHz的示例值。ZINCM在50MHz至20GHz的示例性范圍內(nèi)具有 -3dB拐點(diǎn)頻率，該-3dB拐點(diǎn)頻率具有在圖3B中經(jīng)由波形313圖示為 lGHz的示例值。在不使用具有互耦合的片上變壓器的情況下，如波形 312所示，ZINCM具有與波形311相同的頻率響應(yīng)。
共模抑制比(CMRR)是接收芯片的一個品質(zhì)因數(shù)。當(dāng)輸入信號 在頻率上增加時，片上變壓器布置將在比包括片上電感器的現(xiàn)有技術(shù) 實(shí)現(xiàn)方案更低的頻率處衰減共模信號。估算頻率響應(yīng)中的-3dB點(diǎn)以檢 查共模抑制。接收芯片的CMRR由差模輸入阻抗與共模輸入阻抗的比 率確定。CMRR的數(shù)學(xué)公式可以如下給出CMRR = 20*log(ZINDIFF/ZINCM)。
片上變壓器布置的等效電路
圖4A-4C是詳述在配置成根據(jù)本公開來進(jìn)行操作的示例性片上變壓器中，用于共模輸入信號的等效電路的示意圖。
圖4A是示出閣2的條件的示意圖(410)，其中信號源VP對應(yīng)于 共模信號(VCM)，并且通過設(shè)置VN=0V來消除信號源VN。信號VCM 通過第一驅(qū)動阻抗(RD)耦合到接收芯片的第一接合焊盤，而地端通 過第二驅(qū)動阻抗(RD)耦合到接收芯片的第二接合焊盤。接收芯片的 第一端接電阻(RT)通過第一電感器(Ll)耦合到第一接合焊盤，而 接收芯片的第二端接電阻(RT)通過與變壓器(X4)相關(guān)的第二電感 器(L2)耦合到第二接合焊盤。第一電感器(Ll)的接合焊盤端包括 電感器定向標(biāo)記(orientation marker)或點(diǎn)，而第二電感器(L2)的端 接電阻器端包括另 一 電感器定向標(biāo)記。
變壓器(X4)上的極性點(diǎn)表示電感器(Ll， L2)與它們的磁耦合 或互感特性之間的關(guān)系。如圖所示，電流(I)從驅(qū)動源流經(jīng)片上變壓 器(X4)的第一電感器(Ll)。當(dāng)電流流經(jīng)第一電感器(Ll)的線圈 時，由于片上變壓器(X4)的磁耦合特性或互感特性，產(chǎn)生了磁場， 該磁場感生出流入第二電感器(L2)的電流。假定片上變壓器(X4) 中的線圈具有一對一的關(guān)系，則第一電感器(Ll)在第二電感器(L2) 中感生出相等大小的電流，反之亦然。感生出的電流的方向由片上變 壓器(X4)中的電感線圈的關(guān)系確定，并且可以通過變壓器線圈上的 極性標(biāo)記或點(diǎn)識別。如圖所示，對應(yīng)于電感器L1的變壓器線圈具有耦 合到接合焊盤一端上的極性點(diǎn)，而對應(yīng)于電感器L2的變壓器線圈具有 耦合到端接電阻器(RT) —端上的極性點(diǎn)。對于從接合焊盤(在電感 器L1上具有配準(zhǔn)點(diǎn)的一端)流入電感器L1的電流，相等的電流(I) 從電感器L2流入端接電阻器TR(在電感器L2上具有配準(zhǔn)點(diǎn)的一端)。
驅(qū)動源阻抗(RD)理想地與端接電阻器(RT1， RT2)匹配，使得 反射被最小化。當(dāng)驅(qū)動和端接電阻器彼此匹配(RD=RT=R)時，相應(yīng) 的電流(I)可以如下給出I=VCM/4R，其中對于1:1的線圈比，第一 電感器(Ll)和第二電感器(L2)中的電流彼此匹配(假定變壓器具 有100%的效率)。
圖4B是示出圖2的條件的示意圖(420)，其中信號源VN對應(yīng)于 共模信號(VCM)，并且通過設(shè)置VP=0V消除了信號源VP。信號VCM 通過第二驅(qū)動阻抗(RD)耦合到接收芯片的第二接合焊盤，而地端通過第二驅(qū)動阻抗(RD)耦合到接收芯片的第一接合焊盤。當(dāng)電流流經(jīng)
第二電感器(L2)的線圈時，由于片上變壓器(X4)的磁耦合特性， 同樣產(chǎn)生了磁場，該磁場感生出流入第一電感器(Ll)的電流。流經(jīng) 線圈的電流同樣如下給出I=VCM/4R。
圖4C是示出圖4A和圖4B的組合效果的示意圖(430)。當(dāng)電流 流經(jīng)兩個線圈(Ll， L2)時，由于片上變壓器(X4)的磁耦合特性， 產(chǎn)生了磁場，該磁場感生出流入相對電感器的電流。每個端接電阻器
(RT)中的總電流如下給出ITOTAL = 21 = 2(VCM/4R) = VCM/2R。 變壓器(X4)在這種配置中相對于共模信號充當(dāng)短路。如所需的那樣， 變壓器(X4)沒有為共模信號添加任何附加帶寬。通過添加與每個端 接電阻器(RT)并聯(lián)的電容器，可以實(shí)現(xiàn)附加的衰減。
圖5A-5C是詳述在配置成根據(jù)本公開來進(jìn)行操作的示例性片上變 壓器中，用于差模輸入信號的等效電路的示意圖。
圖5A是示出圖2的條件的示意圖(510)，其中信號源VP對應(yīng)于 差模信號(VDIFF/2)，并且通過設(shè)置VN二OV消除了信號源VN。信號 VP通過第一驅(qū)動阻抗(RD)耦合到接收芯片的第一接合焊盤，而地 端通過第二驅(qū)動阻抗(RD)耦合到接收芯片的第二接合焊盤。當(dāng)電流
(I)經(jīng)過電感器L1流入端接電阻器RT時，由變壓器布置感生到電感 器L2中的相等的電流(假定100%的效率)流入端接電阻器RT，其中 電流(I)被確定為I=(VDIFF/2)/4R=VDIFF/8R。
圖5B是示出圖2的條件的示意圖(520)，其中信號源VN對應(yīng)于 差模信號(-VDIFF/2)，并且通過設(shè)置VP^OV消除了信號源VP。信號 VN通過第二驅(qū)動阻抗(RD)耦合到接收芯片的第二接合焊盤，而地 端通過第一驅(qū)動阻抗(RD)耦合到接收芯片的第一接合焊盤。當(dāng)電流
(I)經(jīng)過電感器L2流入第二源驅(qū)動阻抗(RD)時，由變壓器布置感 生到電感器L1中的相等的電流(假定100%的效率)流入源驅(qū)動阻抗 RD，其中電流(I)被確定為I=(-VDIFF/2)/4R=-VDIFF/8R。
圖5C是示出圖5A和圖5B的組合效果的示意圖(530)。當(dāng)電流 流經(jīng)這兩個線圈(Ll， L2)時，由于片上變壓器(X4)的磁耦合特性， 產(chǎn)生了磁場，該磁場感生出流入相對電感器的電流。因?yàn)椴钅Ｖ械腣P 和VN的信號通過正負(fù)變號或180度相位變化而彼此相關(guān)。每個端接電阻器(RT )中的總電流如下給出ITOTAL = VDIFF/8R + (-VDIFF/8R)= 0。變壓器(X4)在這種配置中相對于差模信號充當(dāng)開路。 如所需的那樣，變壓器(X4)為差模信號增加了附加的帶寬。
本公開提供了未在現(xiàn)有的實(shí)現(xiàn)方案中發(fā)現(xiàn)的精巧的解決方案，使 得利用單個電路布置完成了兩個功能。共模抑制利用上述片上變壓器 布置而得到了改善，使得之前需要的外部片外變壓器得以消除。同一 電路布置還提供了增加的信號帶寬而無需任何附加的組件。因此利用 使組件最少化的精巧的解決方案而完成了增加的信號帶寬和改善的共 模抑制的同時實(shí)現(xiàn)。
上述描述、實(shí)例和數(shù)據(jù)提供了本發(fā)明的組成部分的制造和使用的 完整描述。由于可以做出本發(fā)明的許多實(shí)施例而不脫離本發(fā)明的精神 和范圍，所以本發(fā)明應(yīng)歸于后附的權(quán)利要求書。
權(quán)利要求
1.一種布置成接收輸入信號的集成電路布置，其中所述輸入信號包括共模部分和差模部分，所述集成電路包括第一接合焊盤，其被耦合到所述集成電路的第一端口；第二接合焊盤，其被耦合到所述集成電路的第二端口，其中所述第一端口和所述第二端口被布置成接收所述輸入信號；第一端接阻抗，其被耦合在第一節(jié)點(diǎn)和公共節(jié)點(diǎn)之間；第二端接阻抗，其被耦合在第二節(jié)點(diǎn)和所述公共節(jié)點(diǎn)之間，其中所述公共節(jié)點(diǎn)被布置為接地參考電位；片上變壓器布置，其包括耦合在所述第一接合焊盤和所述第一節(jié)點(diǎn)之間的第一電感器以及耦合在所述第二接合焊盤和所述第二節(jié)點(diǎn)之間的第二電感器，其中所述第一電感器與所述第二電感器互感耦合，所述片上變壓器被布置成使得所述輸入信號的所述共模部分通過所述第一和第二電感器被有效地經(jīng)由所述第一和第二端接阻抗短路到所述接地參考電位，并且所述片上變壓器還被布置成使得所述輸入信號的所述差模部分有效地與所述第一和第二端接電阻器阻隔開。
2. 如權(quán)利要求1所述的集成電路，還包括緩沖器電路，該緩沖器 電路包括耦合到所述公共節(jié)點(diǎn)使得所述接地參考電位得到緩沖的輸出 端口。
3. 如權(quán)利要求2所述的集成電路，其中所述接地參考電位與以下 電壓中的一個相對應(yīng)零伏，VDD， VSS， (VDD-VSS)/2，以及參考 電壓。
4. 如權(quán)利要求1所述的集成電路，還包括跟蹤與保持放大器電路， 其中所述第一接合焊盤和所述第二接合焊盤被耦合到所述跟蹤與保持 放大器電路，使得所述輸入信號的所述差模部分被所述跟蹤與保持放 大器電路采樣。
5. 如權(quán)利要求1所述的集成電路，還包括耦合到所述第一接合焊盤以接收所述輸入信號的第一部分的第一跟蹤與保持放大器電路以及 耦合到所述第二接合焊盤以接收所述輸入信號的第二部分的第二跟蹤 與保持放大器電路。
6. 如權(quán)利要求1所述的集成電路，還包括耦合到所述第一接合焊 盤和所述第二接合焊盤的模數(shù)轉(zhuǎn)換器，其中所述模數(shù)轉(zhuǎn)換器電路被布 置成將所述輸入信號的所述差模部分轉(zhuǎn)換成數(shù)字值。
7. 如權(quán)利要求1所述的集成電路，還包括耦合到所述第一接合焊 盤的第一模數(shù)轉(zhuǎn)換器以及耦合到所述第二接合焊盤的第二模數(shù)轉(zhuǎn)換 器，其中所述第一和第二模數(shù)轉(zhuǎn)換器被布置成將所述輸入信號轉(zhuǎn)換成 數(shù)字值。
8. 如權(quán)利要求1所述的集成電路，還包括與所述第一端接阻抗并聯(lián)布置的第一電容器以及與所述第二端接阻抗并聯(lián)布置的第二電容 器。
9. 如權(quán)利要求1所述的集成電路，其中經(jīng)由基本同心的電感器布 局來布置所述第一電感器和所述第二電感器以進(jìn)行互感。
10. 如權(quán)利要求9所述的集成電路，其中所述同心的電感器布局被物理地布置為以下布置中的一種圓形布置，橢圓布置，方形布置， 五邊形布置，六邊形布置，七邊形布置，八邊形布置，或者n邊形布 置，其中用于所述第一電感器的線圈與用于所述第二電感器的另一線 圈相鄰，以進(jìn)行互感變壓器耦合。
11. 一種用于集成電路的從外部源接收輸入信號的方法，其中所述 輸入信號包括共模部分和差模部分，所述方法包括在所述集成電路的第一接合焊盤處接收所述輸入信號的第一部分；在所述集成電路的第二接合焊盤處接收所述輸入信號的第二部分；經(jīng)由所述集成電路內(nèi)的片上變壓器中的第一電感線圈，將所述輸 入信號的第一共模部分從所述第一接合焊盤耦合到第一端接阻抗；經(jīng)由所述集成電路內(nèi)的所述片上變壓器中的第二電感線圈，將所 述輸入信號的第二共模部分從所述第二接合焊盤耦合到第二端接阻 抗；利用所述片上變壓器中的所述第一電感線圈，將所述輸入信號的第一差模部分與所述第一端接阻抗阻隔開；利用所述片上變壓器中的所述第二電感線圈，將所述輸入信號的第二差模部分與所述第二端接阻抗阻隔開；將所述片上變壓器中的所述第一電感線圈與所述第二電感線圈磁 耦合，其中通過所述片上變壓器同時改善所述集成電路的帶寬和共模 抑制。
12. 如權(quán)利要求11所述的方法，還包括經(jīng)由與所述第一端接阻 抗并聯(lián)耦合的第一電容器來減小所述輸入信號的所述第一共模部分的 帶寬，以及經(jīng)由與所述第二端接阻抗并聯(lián)耦合的第二電容器來減小所 述輸入信號的所述第二共模部分的帶寬。
13. 如權(quán)利要求11所述的方法，還包括在所述第一和第二接合 焊盤處感測所述輸入信號的差模部分。
14. 如權(quán)利要求13所述的方法，還包括將感測到的輸入信號的差 模部分轉(zhuǎn)換成數(shù)字量。
15. 如權(quán)利要求11所述的方法，還包括利用緩沖器電路為所述第 一和第二端接阻抗產(chǎn)生經(jīng)緩沖的接地參考。
16. —種集成電路中的裝置，用于同時增強(qiáng)與所述集成電路所接收 的輸入信號相關(guān)的信號帶寬和共模抑制，所述裝置包括所述集成電路的第一接合焊盤，其被布置成接收所述輸入信號的第一部分；所述集成電路的第二接合焊盤，其被布置成接收所述輸入信號的第二部分；第一端接阻抗； 第二端接阻抗；以及片上變壓器，其包括彼此電感耦合以進(jìn)行互感的第一電感線圈和 第二電感線圈，其中所述第一電感線圈被耦合在所述第一接合焊盤和 所述第一端接阻抗之間，所述第二電感線圈被耦合在所述第二接合焊 盤和所述第二端接阻抗之間，所述第一電感線圈被電感耦合到所述第 二電感線圈以進(jìn)行互感，所述片上變壓器具有與所述第一電感線圈和 所述第一接合焊盤的接合點(diǎn)相關(guān)的第一極性點(diǎn)，并且所述片上變壓器 具有與所述第二電感線圈和所述第二端接電阻器的接合點(diǎn)相關(guān)的第二 極性點(diǎn)。
全文摘要
本發(fā)明公開了一種集成電路，其需要片上端接電阻器來最小化來自外部信號源所供給的輸入信號的反射。在充當(dāng)集成電路的輸入端子的兩個接合焊盤之間施加輸入信號。第一接合焊盤通過第一片上電感器耦合到第一片上端接電阻器。第二接合焊盤通過第二片上電感器耦合到第二片上端接電阻器。這兩個片上電感器以相對于施加的輸入信號而言的互感是負(fù)值的變壓器配置來布置。在操作過程中，該片上變壓器布置有效地將共模信號短路到片上端接電阻器并有效地將差模信號與片上端接電阻器阻隔開。有效帶寬和共模抑制性能利用上述的片上變壓器布置而得到了改善。
文檔編號H01F38/14GK101290932SQ20081009253
公開日2008年10月22日 申請日期2008年4月18日 優(yōu)先權(quán)日2007年4月18日
發(fā)明者O·希德里, R·C·塔夫脫 申請人:美國國家半導(dǎo)體公司