專利名稱：一種可減小等離子體損傷效應的mos管的制作方法
技術領域：
本發(fā)明涉及半導體制造領域，尤其涉及一種可減小等離子體損傷效應的MOS管。
背景技木
在半導體制造領域，刻蝕工藝、離子注入工藝和化學氣相沉積工藝等諸多 工藝中都會用到等離子體，理論上等離子體總的對外電性應該是呈現(xiàn)中性的， 也就是說正離子和負離子是等量的，但實際上進入晶圓的正負離子在局部區(qū)域 并不是等量的，如此就會產(chǎn)生大量游離的電荷。晶圓中的金屬導線或者多晶硅 (polysil icon)等導體就^象天線，其可收集該些游離的電荷，該些天線越長，收 集的電荷越多，當收集的電荷多到一定程度時，就會放電，上述現(xiàn)象就是通常 所說的等離子體損傷效應。隨著半導體器件最小特征尺寸的不斷減小，金屬氧 化物半導體場效應晶體管(簡稱M0S管)柵氧化層的厚度也不斷減小。該些游 離電荷所產(chǎn)生的放電易在M0S管柵氧化層上產(chǎn)生等離子損傷，從而增大了 M0S 管的漏電，嚴重時會造成MOS管的報廢。
參見圖l，其顯示了現(xiàn)有技術一中的MOS管的組成結構示意圖，如圖所示， MOS管制作在硅襯底1上，且其具有柵源漏極G、 S和D以及設置在金屬層M中 并分別與柵極G和硅襯底1相連的柵極金屬墊Pl和襯底金屬墊P2，金屬層M具
有第一層金屬M1、第二層金屬M2、第二層金屬M3.....頂層金屬TM,該第一
層金屬Ml通過第一接觸孔插塞層VI連接在柵極G或硅襯底1上，該第二層金 屬M2和第三層金屬M3分別通過第二和第三接觸孔插塞層V2、 V3連接在第一、 第二層金屬M1、 M2上，其他金屬層間也通過其對應的接觸孔插塞層相互連接。
該柵極金屬墊P1具有第一層導線Wll、第二層導線W12、第三層導線W13.....
頂層導線TWl,該襯底金屬墊P2具有第一層導線W21、第二層導線W22、第三層 導線W23.....頂層導線TW2，該第一層導線Wll和W21均位于金屬層M的第一
3層金屬Ml中，該頂層導線TW1和TW2均位于金屬層M的頂層金屬TM中，且該 柵極金屬墊Pl和襯底金屬墊P2所具有的導線均為一體金屬導線，另外，該柵 極金屬墊Pl和村底金屬墊P2所具有的導線層間均通過接觸孔插塞層連接。
但在制作如圖1所示的柵極金屬墊P1時，會因等離子體損傷效應而在柵氧 化層上產(chǎn)生損傷和缺陷。為減小等離子體損傷效應對M0S管的不良影響，現(xiàn)有 技術二提出了在柵極金屬墊Pl的第一層導線Wll上設置一金屬跳線的技術方 案，圖2顯示了金屬跳線的組成結構，金屬跳線具有第一層導線Wl、第二層導
線W2.....頂層導線TW，第一層導線Wl上連接有接觸孔插塞層且通過該接觸
孔插塞層將金屬跳線設置在預設置的位置，金屬跳線的各層導線間也通過接觸 孔插塞層連接。
圖3顯示了現(xiàn)有技術二中的M0S管的組成結構，參見圖3，并結合參見圖1 和圖2,柵極金屬墊P1從其第一層導線Wll處分離為上下兩部分，且該第一層 導線Wll分離為分別與該上下兩部分連接的第一和第二導線段Wlll和W112,第 一金屬跳線MJ1跨設在第一和第二導線段Wlll和W112間，該第一金屬跳線MJ1
具有第一層導線W31、第二層導線W32.....頂層導線TW3，該第一層導線W31
位于金屬層M的第二層金屬M2中，該頂層導線TW3位于金屬層M的頂層金屬TM 中，該頂層導線TW3為一一體金屬導線，其余層的導線(包括第一層導線W31 和第二層導線W32等導線)均包括分隔開且分別設置在第一導線段Wlll和第二 導線段W112上的兩分離導線，該柵極金屬墊P1、襯底金屬墊P2和第一金屬跳 線MJ1所具有的導線層間均通過接觸孔插塞層連接。
但隨著最小特征尺寸和柵氧化層厚度的不斷減小，襯底金屬墊P2上的等離 子體損傷效應在柵氧化層上產(chǎn)生損傷和缺陷的可能性越來越大，且由此產(chǎn)生的 MOS管漏電流過大和MOS管不良的情況越來越多。
因此，如何提供一種可減小等離子體損傷效應的MOS管以應對最小特征尺 寸和柵氧化層厚度不斷減小時制作襯底金屬墊時的等離子體損傷效應對柵氧化 層的破壞作用，并有效降低MOS管的漏電流和提高MOS管的可靠性，已成為業(yè) 界亟待解決的技術問題。

發(fā)明內容
4本發(fā)明的目的在于提供一種可減小等離子體損傷效應的M0S管，通過所述 MOS管可有效減小等離子體損傷效應對MOS管的漏電流和可靠性的不良影響，大 大降低MOS管的漏電流且提高MOS管的可靠性。
本發(fā)明的目的是這樣實現(xiàn)的 一種可減小等離子體損傷效應的MOS管，制 作在硅村底上，其具有柵源漏極以及設置在金屬層中且分別與柵極和硅襯底連 接的柵極金屬墊和襯底金屬墊，該柵極金屬墊從其第一層導線處分離為上下兩 部分，且其第一層導線分離為分別與該上下兩部分連接的第一和第二導線段， 第一金屬跳線跨設在該第一和第二導線段間，該襯底金屬墊從其第一層導線處 分離為上下兩部分，且其第一層導線分離為分別與該上下兩部分連接的第三和 第四導線段，第二金屬跳線跨沒在該第三和第四導線^a間。
在上述的可減小等離子體損傷效應的M0S管中，該柵極金屬墊和襯底金屬 墊的第一層導線均位于金屬層的第一層金屬中，且該柵極金屬墊和襯底金屬墊 具有相同數(shù)量的導線層。
在上述的可減小等離子體損傷效應的M0S管中，該第一、第二金屬跳線的 第一層導線均位于金屬層的第二層金屬中，且該第一、第二金屬跳線具有相同 數(shù)量的導線層。
在上述的可減小等離子體損傷效應的M0S管中，該柵極金屬墊、村底金屬 墊以及第一、第二金屬跳線的頂層導線均位于金屬層的頂層金屬層中。
在上述的可減小等離子體損傷效應的M0S管中，該第一金屬跳線的頂層導 線為一一體金屬導線，其余層導線均為分隔開且分別設置在第一導線段和第二 導線段上的上的兩分離導線。
在上述的可減小等離子體損傷效應的M0S管中，該第二金屬跳線的頂層導 線為一一體金屬導線，其余層導線均為分隔開且分別設置在第三導線段和第四 導線段上的兩分離導線。
在上述的可減小等離子體損傷效應的MOS管中，該柵極金屬墊、村底金屬 墊、第一金屬跳線和第二金屬跳線所具有的導線層間均通過接觸孔插塞層連接。
與現(xiàn)有技術中并未在與硅襯底相連的村底金屬墊中設置金屬跳線，易致使 在制作襯底金屬墊時所出現(xiàn)的等離子體損傷效應損傷柵氧化層，從而造成M0S 管漏電流過大和M0S管可靠性過低相比，本發(fā)明的可減小等離子體損傷效應的M0S管的襯底金屬墊的第一層導線被分隔為第三和第四導線段，第二金屬跳線跨 設在該第三和第四導線段間，如此可大大減小制作襯底金屬墊時等離子體損傷 效應對柵氧化層的破壞作用，大大降低了 MOS管的漏電流，并有效提高MOS管 的可靠性。


本發(fā)明的可減小等離子體損傷效應的MOS管由以下的實施例及附圖給出。
圖1為現(xiàn)有技術一的MOS管的組成結構示意圖2為金屬跳線的組成結構示意圖3為現(xiàn)有技術二的MOS管的組成結構示意圖4為本發(fā)明的可減小等離子體損傷效應的MOS管的組成結構示意圖。
具體實施例方式
以下將對本發(fā)明的可減小等離子體損傷效應的MOS管作進一步的詳細描述
參見圖4,結合參見圖1至圖3，圖4顯示了本發(fā)明的可減小等離子體損傷 效應的MOS管的組成結構示意圖，如圖所示，MOS管制作在石圭村底l上，且其具 有柵源漏極G、 S和D以及設置在金屬層M中并分別與柵極G和硅襯底1相連的 柵極金屬墊P1和襯底金屬墊P2，金屬層M具有第一層金屬M1、第二層金屬M2、
第三層金屬M3.....頂層金屬TM，所述第一層金屬M1通過第一接觸孔插塞層
VI連接在柵極G或硅襯底1上，所述第二層金屬M2和第二層金屬M3分別通過 第二和第三接觸孔插塞層V2、 V3連接在第一、第二層金屬M1、 M2上，其他金 屬層間也通過其對應的接觸孔插塞層相互連接。
所述柵極金屬墊Pl具有第一層導線Wll、第二層導線W12、第三層導線
W13.....頂層導線TW1，所述襯底金屬墊P2具有第一層導線W21、第二層導線
W22、第三層導線W23.....頂層導線TW2，所述第一層導線Wll和W21均位于
金屬層M的第一層金屬M1中，所述頂層導線TW1和TW2均位于金屬層M的頂層 金屬TM中，另外，所述柵極金屬墊P1和襯底金屬墊P2所具有的導線層間均通 過接觸孔插塞層連接。
柵極金屬墊Pl從其第一層導線Wll處分離為上下兩部分，所述第一層導線Wll相應地分離為分別與所述上下兩部分連接的第一和第二導線段Will和 W112,第一金屬跳線MJl跨設在第一和第二導線段Wlll和W112間，所述第一
金屬跳線MJ1具有第一層導線W31、第二層導線W32.....頂層導線TW3，所述
第一層導線W31位于金屬層M的第二層金屬M2中，所述頂層導線TW3位于金屬 層M的頂層金屬TM中，所述頂層導線TW3為一一體金屬導線，其余層的導線(包 括第一層導線W31和第二層導線W32等導線)均為分隔開且分別設置在第一導 線段Wlll和第二導線段W112上的兩分離導線，所述第一金屬跳線MJ1所具有 的導線層間均通過接觸孔插塞層連接。
襯底金屬墊P2從其第一層導線W21處分離為上下兩部分，所述第一層導線 W21相應地分離為分別與所述上下兩部分連接的第三和第四導線段W211和 W212,第二金屬跳線MJ2跨設在第三和第四導線段W211和W212間，所述第二
金屬跳線MJ2具有第一層導線W41、第二層導線W42.....頂層導線TW4，所述
第一層導線W41位于金屬層M的第二層金屬M2中，所述頂層導線TW4位于金屬 層M的頂層金屬TM中，所述頂層導線W4為一一體金屬導線，其余層的導線(包 括第一層導線W41和第二層導線W42等導線)均包括分隔開且分別設置在第三 導線段W211和第四導線段W212上的兩分離導線，所述第二金屬跳線MJ2所具 有的導線層間均通過接觸孔插塞層連接。
以下來通過制造如圖4所示的M0S管的過程中等離子體損傷效應對M0S管 性能的影響來闡述本發(fā)明的原理及功效，首先在硅襯底1上制造MOS管的柵源 漏極G、 S和D;然后沉積金屬前介質且在其上光刻和刻蝕出第一接觸孔插塞層 Vl的圖形；之后填充金屬插塞形成第一接觸孔插塞層V1;接著再沉積第一層金 屬且通過光刻和刻蝕工藝形成第一導線段Wlll、第二導線段W112、第三導線段 W211和第四導線段W212,此時由于第一層導線Wll和W21均分離為兩段，與先 前技術中的一段的狀況相比，制作第一層導線Wll和W21時所產(chǎn)生的等離子體 損傷效應大大減小；之后再沉積層間介質并通過光刻、刻蝕和沉積工藝形成第 二接觸孔插塞層V2;然后再沉積第二層金屬M2且通過光刻和刻蝕工藝形成柵極 金屬墊P1的第二層導線W12、第一金屬跳線MJ1的第一層導線W31、第二金屬 跳線MJ2的第一層導線W41和襯底金屬墊P2的第二層導線W22;然后依照上述 工藝繼續(xù)制造柵極金屬墊Pl、第一金屬跳線MJ1、第二金屬跳線MJ2和村底金
7屬墊P2所具有的其他接觸孔插塞層和導線層，直到加工完4冊極金屬墊P1、第一 金屬跳線MJ1、第二金屬跳線MJ2和襯底金屬墊P2的頂層導線。在制造四者的 頂層導線前，柵極金屬墊Pl除第二導線段W112外其他部分并不與柵極G電性 連接，襯底金屬墊P2除第四導線段W212外其他部分并不與硅襯底1電性連接， 于是避免了柵極金屬墊Pl制作過程中第二導線段W112外的導線收集的電荷對 柵氧化層的等離子體損傷，也避免了襯底金屬墊P2制作過程中第四導線段W212 外的導線收集的電荷對柵氧化層的等離子體損傷，如此可大大降低等離子體損 傷效應對M0S管質量和可靠性的影響。
綜上所述，本發(fā)明的可減小等離子體損傷效應的M0S管的襯底金屬墊的第 一層導線被分隔為第三和第四導線段，第二金屬跳線跨^1在所述第三和第四導 線段間，如此可大大減小制作襯底金屬墊時等離子體損傷效應對柵氧化層的破 壞作用，大大降低了 M0S管的漏電流，并有效提高MOS管的可靠性。
權利要求
1、一種可減小等離子體損傷效應的MOS管，制作在硅襯底上，其具有柵源漏極以及設置在金屬層中且分別與柵極和硅襯底連接的柵極金屬墊和襯底金屬墊，該柵極金屬墊從其第一層導線處分離為上下兩部分，且其第一層導線分離為分別與該上下兩部分連接的第一和第二導線段，第一金屬跳線跨設在該第一和第二導線段間，其特征在于，該襯底金屬墊從其第一層導線處分離為上下兩部分，且其第一層導線分離為分別與該上下兩部分連接的第三和第四導線段，第二金屬跳線跨設在該第三和第四導線段間。
2、 如權利要求1所述的可減小等離子體損傷效應的M0S管，其特征在于， 該柵極金屬墊和襯底金屬墊的第一層導線均位于金屬層的第一層金屬中，且該 柵極金屬墊和襯底金屬墊具有相同數(shù)量的導線層。
3、 如權利要求1所述的可減小等離子體損傷效應的MOS管，其特征在于， 該第一、第二金屬跳線的第一層導線均位于金屬層的第二層金屬中，且該第一、 第二金屬跳線具有相同數(shù)量的導線層。
4、 如權利要求1所述的可減小等離子體損傷效應的M0S管，其特征在于， 該柵極金屬墊、襯底金屬墊以及第一、第二金屬跳線的頂層導線均位于金屬層 的頂層金屬層中。
5、 如權利要求1所述的可減小等離子體損傷效應的MOS管，其特征在于， 該第一金屬跳線的頂層導線為一一體金屬導線，其余層導線均為分隔開且分別 設置在第一導線段和第二導線段上的兩分離導線。
6、 如權利要求1所述的可減小等離子體損傷效應的M0S管，其特征在于， 該第二金屬跳線的頂層導線為一一體金屬導線，其余層導線均為分隔開且分別 設置在第三導線段和第四導線段上的兩分離導線。
7、 如權利要求1所述的可減小等離子體損傷效應的M0S管，其特征在于， 該柵極金屬墊、襯底金屬墊、第一金屬跳線和第二金屬跳線所具有的導線層間 均通過接觸孔插塞層連接。
全文摘要
本發(fā)明提供一種可減小等離子體損傷效應的MOS管，制作在硅襯底上，具有柵源漏極及分別與柵極和硅襯底連接的柵極金屬墊和襯底金屬墊?，F(xiàn)有技術僅在柵極金屬墊中設置金屬跳線，當最小特征尺寸和柵氧厚度不斷減小時，襯底金屬墊上的等離子體損傷效應對MOS管的質量和可靠性的不良影響越來越大。本發(fā)明中的柵極金屬墊從其第一層導線處分離為上下兩部分，且其第一層導線分離為分別與上下兩部分連接的第一和第二導線段，第一金屬跳線跨設在該第一和第二導線段間，該襯底金屬墊從其第一層導線處分離為上下兩部分，且其第一層導線分離為分別與上下兩部分連接的第三和第四導線段，第二金屬跳線跨設在該第三和第四導線段間。本發(fā)明可大大提高MOS管的質量和可靠性。
文檔編號H01L29/78GK101556966SQ200810035898
公開日2009年10月14日 申請日期2008年4月10日 優(yōu)先權日2008年4月10日
發(fā)明者永 趙, 陸黎明 申請人:中芯國際集成電路制造(上海)有限公司