專利名稱：：一種減小Cu_xO電阻存儲器寫操作電流的方法
技術(shù)領(lǐng)域：
：本發(fā)明屬于微電子
技術(shù)領(lǐng)域：
，具體涉及一種減小CuxO電阻存儲器寫操作電流的方法。技術(shù)背景存儲器在半導(dǎo)體市場中占有重要的地位，由于便攜式電子設(shè)備的不斷普及，不揮發(fā)存儲器在整個存儲器市場中的份額也越來越大，其中90%以上的份額被FLASH占據(jù)。但是由于存儲電荷的要求，F(xiàn)LASH的浮柵不能隨技術(shù)代發(fā)展無限制減薄，有報道預(yù)測FLASH技術(shù)的極限在32nm左右，這就迫使人們尋找性能更為優(yōu)越的下一代不揮發(fā)存儲器。最近電阻轉(zhuǎn)換存儲器件(resistiveswitchingmemory)因為其高密度、低成本、可突破技術(shù)代發(fā)展限制的特點引起高度關(guān)注，所使用的材料有相變材料[1]、摻雜的SrZr03[2]、鐵電材料PbZrTi03[3]、鐵磁材料Pn-xCaxMn03W、二元金屬氧化物材料[5)、有機材料等。對于三元以上的材料來說，組份的精確控制、與集成電路工藝的兼容性以及成本降低都是難點，相對來說二元金屬氧化物(如Nb205，Al203,Ta205,TixO,NixO[5]，CuxO等就格外受關(guān)注。其中CuxO材料與CMOS完美兼容，優(yōu)勢更加明顯。電阻存儲器是通過電信號的作用，使存儲介質(zhì)在高電阻狀態(tài)和低電阻狀態(tài)之間可逆轉(zhuǎn)換，從而實現(xiàn)存儲作用。寫操作電流過大(mA量級)已成為當前電阻存儲器的主要問題。大電流需要寬長比大的MOS管來驅(qū)動，一般來說，MOS管需要占用襯底硅，這就使得在有限的硅襯底上，管子越大，集成度就越低，成本就越高。寫操作電流跟電阻存儲器低阻態(tài)阻值密切相關(guān)，要實現(xiàn)從低阻態(tài)到高阻態(tài)的轉(zhuǎn)變，需要有一定的能量，低阻態(tài)阻值越大，在同樣的電流下，產(chǎn)生的能量就越大，因此，提高低阻態(tài)阻值可有效降低寫操作電流。
發(fā)明內(nèi)容本發(fā)明的目的在于提供一種工藝簡便，成本低廉，可有效降低CuxO電阻存儲器寫操作電流的方法。本明提供一種降低CuxO電阻存儲器寫操作電流的方法，其步驟為在生長CwO存儲介質(zhì)前，沉積一薄層Ta或Al層(0.5nm20nm)于Cu基體之上，然后進行等離子體氧化或熱氧化，形成TaO/CuxO或A10/CuxO復(fù)合結(jié)構(gòu)，其中CuxO充當存儲介質(zhì)，TaO或AIO層等效于串聯(lián)電阻。這里，l〈x《2。本發(fā)明所述的一種降低CuxO電阻存儲器寫操作電流的方法，在Cu基體上覆蓋Ta或Al薄層后，會阻擋過量氧等離子體或氧氣與銅接觸，避免不具有存儲特性的CuO生成。本發(fā)明所述的一種降低CuxO電阻存儲器寫操作電流的方法，形成的TaO或AIO薄層可避免電極材料跟OlxO材料的反應(yīng)，擴大上電極材料的選擇范圍，提高器件穩(wěn)定性。本發(fā)明可以在銅互連工藝具體實現(xiàn)在銅互連工藝中，下層銅引線后，沉積蓋帽介質(zhì)層；在蓋帽介質(zhì)層上形成容納存儲器上電極的通孔；然后在通孔中沉積Ta或Al薄層(厚度為0.5nm20nm)，把含氧等離子體把通孔中的Ta或Al薄層和Cu引線氧化，生成TaO/Ci^O或AlO/CuxO復(fù)合結(jié)構(gòu)，或者在含氧氣體氛圍下加熱生成，或者用濕法氧化生成TaO/Q^O或A10/CuxO復(fù)合結(jié)構(gòu)；然后在通孔中沉積上電極材料，之后用化學機械拋光或干法刻蝕，實現(xiàn)存儲器上電極圖形化。在存儲器上電極形成完畢后，后續(xù)工藝即為傳統(tǒng)銅互連工藝步驟。圖l為雙大馬士革工藝形成第一層銅布線形成后的橫截面圖。圖2為在第一層銅引線上方沉積蓋帽介質(zhì)層后的橫截面圖。圖3為在蓋帽介質(zhì)層上形成容納存儲器上電極的通孔后的橫截面圖。圖4為在通孔中沉積Ta或Al薄層后的橫截面圖。圖5為把通孔中的Ta或Al薄層和Cu引線氧化，生成TaO/CuxO或A10/CuxO復(fù)合結(jié)構(gòu)后的橫截面圖。圖6為沉積存儲器上電極材料后的橫截面圖。圖7為把存儲器上電極材料圖形化后的橫截面圖。圖8為后續(xù)標準銅互連工藝步驟，依次沉積擴散阻擋層，籽晶銅，化學電鍍銅，化學機械拋光后形成第二層銅布線后的橫截面圖。圖中標號102第二層層間絕緣介質(zhì)，103第三層層間絕緣介質(zhì)，104PMD層，201第一層刻蝕終止層，202第二層刻蝕終止層，205第三層刻蝕終止層，203第一層銅引線上的蓋帽層，300上電極的通孔，401第一層銅引線周圍擴散阻擋層，402銅栓及第二層銅引線周圍擴散阻擋層，501不需要形成CuxO存儲介質(zhì)的第一層銅引線，502需要形成CuxO存儲介質(zhì)的第一層銅引線，600為銅栓塞，601第二層銅引線，701CuxO存儲介質(zhì)層，800a上電極材料，800圖形化后的存儲器上電極，900為鎢栓塞，1001為Ta或Al薄層，1002為TaO或A10層。具體實施方式在下文中結(jié)合圖示在參考實施例中更完全地描述本發(fā)明，本發(fā)明提供優(yōu)選實施例，但不應(yīng)該被認為僅限于在此闡述的實施例。在圖中，為了清楚放大了層和區(qū)域的厚度，但作為示意圖不應(yīng)該被認為嚴格反映了幾何尺寸的比例關(guān)系。在此參考圖是本發(fā)明的理想化實施例的示意圖，本發(fā)明所示的實施例不應(yīng)該被認為僅限于圖中所示的區(qū)域的特定形狀，而是包括所得到的形狀，比如制造引起的偏差。例如干法刻蝕得到的曲線通常具有彎曲或圓潤的特點，但在本發(fā)明實施例圖示中，均以矩形表示，圖中的表示是示意性的，但這不應(yīng)該被認為限制本發(fā)明的范圍。圖8為根據(jù)本發(fā)明一種降低CuxO電阻存儲器寫操作電流的方法的實施例的剖面圖的一部分。參考圖8，所示為集成于雙大馬士革銅互連工藝中形成的CuxO電阻存儲器結(jié)構(gòu)示意圖，PMD層104形成MOS器件之上，它可以是摻磷的氧化硅PSG等介質(zhì)材料，在PMD層104中形成鴇栓塞903，鉤栓塞903連接第一層銅引線和MOS管源極或者漏極。PMD層104上形成第一層刻蝕終止層201，可以為Si3N4、SiON、SiCN;刻蝕終止層上104上形成第一層層間介質(zhì)層101，它可以為Si02或摻F或C的SiCb等低k介質(zhì)材料。501和502為形成于第一層介質(zhì)層104溝槽中的銅引線，501為其上表層不需要圖形氧化形成CuxO存儲介質(zhì)的銅引線，502為其上表層需要圖形氧化形成CuxO存儲介質(zhì)的銅引線，需要形成Ci^O存儲介質(zhì)的銅引線502形成CuxO存儲器的金屬下電極；銅引線和第一層層間介質(zhì)層101之間為防止銅擴散的擴散阻擋層401，可以是TaN、Ta/TaN復(fù)合層或是Ti/TiN復(fù)合層，或是其它起到同樣作用的導(dǎo)電材料，如TiSiN、WNx、WNxCy、TiZr/TiZrN等。第一層銅引線502上部為CuxO存儲介質(zhì)層701，是通過圖形氧化銅引線形成，其中l(wèi)<x《2。CuxO上方為TaO或A10層1002，通過氧化Ta或Al薄層1001而成。第一層銅引線501、502上為蓋帽層203,CuxO存儲介質(zhì)層702上方是形成于蓋帽層203的孔洞300以及形成于孔洞300之中的上電極800，蓋帽層203可以為Si3N4、SiON等介質(zhì)材料，起銅的擴散阻擋作用和防止銅的電遷移等作用，同時在這里起形成孔洞300自對準形成上電極800的作用；CuxO電阻存儲器上電極800和CuxO存儲介質(zhì)702的尺寸及其圖案相同，并且其尺寸小于第一層銅引線502的寬度(也即形成第一層銅線溝槽的寬度)。上電極800之上為不需要氧化形成CuxO存儲介質(zhì)的銅引線501之上為銅栓塞600，銅栓塞600之上為形成于溝槽之中的第二層銅引線601在501之上的銅栓塞主要起連接第一層銅引線和第二層銅引線601的作用，在800之上的銅栓塞主要起連接電阻存儲器和第二層銅引線601的作用，形成于上電極800之上的通孔901的尺寸小于孔洞302的尺寸。102、103分別為第二層間絕緣介質(zhì)層和第三層層間絕緣層，可以為Si02或摻F或C的Si02等低k介質(zhì)材料；102和103之間為刻蝕終止層202，為刻蝕形成通孔和溝槽所用，可以為Si3N4、SiON、SiCN。包圍銅栓塞600和銅引線601的為擴撒阻擋層402，主要起防止銅擴散到層間絕緣層102、103中，同時也起導(dǎo)體的作用，可以是TaN、Ta/TaN復(fù)合層或是Ti/TiN復(fù)合層，或是其它起到同樣作用的導(dǎo)電材料，如TiSiN、WNx、WNxCy、TiZr/TiZrN等。圖1至圖8是根據(jù)本發(fā)明的一實施方式的剖面圖，圖1至圖8示CuxO電阻存儲器與雙大馬士革工藝集并形成于第一層銅引線與第二層銅引線之間的工藝方法，CuxO形成于第一次銅引線之上、銅栓塞之下。但本發(fā)明并不限于本實施例。圖l展示了經(jīng)過常規(guī)的雙大馬士革銅互連工藝，進行到第一層銅引線制作結(jié)束后的剖面圖。104為PMD層，是指第一層銅引線與MOS器件之間的介質(zhì)層，它可以是摻磷的氧化硅PSG等介質(zhì)材料；900為鴇栓，它連接第一層銅引線與MOS器件；PMD層104以下圖示為前端工藝形成的CMOS邏輯器件。501為第一層銅引線的一部分，其上方不生長存儲介質(zhì)，502為第一層銅引線的另一部分，其上方將形成存儲介質(zhì)；IOI為層間絕緣介質(zhì)層，它可以為Si02或摻F或C的Si02等低k介質(zhì)材料；201為刻蝕終止層，可以為Si3N4、SiON、SiCN;401為擴散阻擋層，可以是TaN、Ta/TaN復(fù)合層或是Ti/TiN復(fù)合層，或是其它起到同樣作用的導(dǎo)電材料，如TiSiN、WNx、WNxCy、TiZr/TiZrN等。圖2為第一層銅引線之上沉積蓋帽層203后的橫截面圖。圖3為在蓋帽介質(zhì)層上形成容納存儲器上電極的通孔后的橫截面圖，300為刻蝕蓋帽層203后形成的凹孔。圖4為在Cu基體上沉積Ta或Al薄層1001后的橫截面圖。圖5為經(jīng)過氧化形成TaO/CuxO或A10/CuxO的復(fù)合結(jié)構(gòu)，1002為TaO或AIO薄層。圖6為沉積上電極完畢剖面示意圖，800a為CiixO層的上電極材料，可以為Ta、TaN、Al、Ti、TiN、W等單層金屬材料，也可以為Ta/TaN、Ti/TiN、Cu/Ta/TaN等復(fù)合層材料。圖7為化學機械拋光上電極完畢后剖面示意圖，800a為經(jīng)過CMP后圖案自對準形成的上電極800，它可以避免其后的層間介質(zhì)層沉積、刻蝕蓋帽層203、預(yù)濺射等工藝過程直接作用于TaO/CuxO或A10/CuxO，從而起到保護層的作用。圖8為經(jīng)過后續(xù)標準銅互連雙大馬士革工藝形成第二層銅互連線后的剖面示意圖，102、103分別為第二層間絕緣介質(zhì)層和第三層層間絕緣層，202為102和103之間為刻蝕終止層，401為擴散阻擋層，600，601分別為銅栓塞和第二層銅布線。參考文獻[1]J.Maimon,E.Spall,R.Quinn,S.Schnur，"Chalcogenide-basednonvolatilememorytechnology",尸race^T^q/^emy/7aceCo—mzce,p.2289,2001.[2]A.Beck,J.G.Bednorz,Ch.Gerber，C.Rossel，andD.Widmer，"Reproducibleswitchingeffectinthinoxidefilmsformemoryapplications",々p/.尸—.Z饑Vol.77，p.139，2000;C.Y.Liu,RH.Wu,A.Wang,W.Y.Jang,J.C.Young,K.Y,Chiu，andT.YTseng,"Bistableresistiveswitchingofasputter-depositedCr-dopedSrZr03memoryfilm",￡DZvol.26,p.351，2005.[3]J.R.Contreras,H.Kohlstedt,U.Pooppe，R.Waser,C.Buchal，andN.A.Pertsev，"Resistiveswitchinginmetal-ferroelectric-metaljunctions",」pp/./Vzy&vol.83,p.4595,2003.[4]A.Asamitsu,Y.Tomioka，H.Kuwahara,andY.Tokura,"Currentswitchingofresistivestatesinmagnetoresistivemanganites"，Atowre(Zc^o"Jvol.388，p.50，1997.[5]I,G,Baek,M.S.Lee,S.Seo，M丄Lee，D,H,Seo,.S.Suh，丄C.Park,S.O,Park,H.S.Kim,I.K.Yoo，U-InChung,and丄T.Moon,"Highlyscalablenon-volatileresistivememoryusingsimplebinaryoxidedrivenbyasymmetricunipolarvoltagepulses",/EDA/Tec/z.p.587(2004).權(quán)利要求1、一種減小CuxO電阻存儲器寫操作電流的方法，其特征在于在生長CuxO存儲介質(zhì)前，沉積一層厚度為0.5nm～20nm的Ta或Al于Cu基體之上，然后進行等離子體氧化或熱氧化，形成TaO/CuxO或AlO/CuxO復(fù)合結(jié)構(gòu)，其中CuxO充當存儲介質(zhì)，TaO或AlO層等效于串聯(lián)電阻，這里，1＜x≤2。全文摘要本發(fā)明屬微電子
技術(shù)領(lǐng)域：
，具體是一種減小Cu_xO電阻存儲器寫操作電流的方法。在生長Cu_xO存儲介質(zhì)前，沉積一薄層Ta或Al層(0.5nm～20nm)于Cu基體之上，然后進行等離子體氧化或熱氧化，形成TaO/Cu_xO或AlO/Cu_xO復(fù)合結(jié)構(gòu)，其中Cu_xO充當存儲介質(zhì)，TaO或AlO層等效于串聯(lián)電阻，可以提高存儲器低阻態(tài)阻值，降低寫操作電流。在Cu基體上覆蓋Ta或Al薄層后，在氧化過程中會阻擋過量氧等離子體或氧氣與銅接觸，避免不具有存儲特性的CuO生成。另外，在Cu_xO層上覆蓋一惰性介質(zhì)層，可擴大上電極材料的選擇范圍，消除活潑電極材料跟Cu_xO材料的反應(yīng)，提高器件穩(wěn)定性。本發(fā)明工藝簡便，成本低，可顯著提高Cu_xO性能。文檔編號H01L45/00GK101226988SQ20081003276公開日2008年7月23日申請日期2008年1月17日優(yōu)先權(quán)日2008年1月17日發(fā)明者呂杭炳,林殷茵,陳邦明申請人:復(fù)旦大學