專利名稱：：薄膜積層體和使用其的薄膜磁傳感器及其制造方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及薄膜積層體和使用其的薄膜磁傳感器及其制造方法，更詳細(xì)地，涉及用于半導(dǎo)體薄膜的磁傳感器等半導(dǎo)體設(shè)備的薄膜積層體和使用其的薄膜磁傳感器及其制造方法。
背景技術(shù)：
：用以往的MBE法成長的InSb單結(jié)晶薄膜電子遷移率大、作為霍爾元件或磁阻元件的材料較適宜。例如，有報(bào)道稱，厚度1.0ym、摻雜適量Sn的、在半絕緣性GaAs基板上制作的InSb薄膜，其阻抗值的溫度依賴性也小，電子遷移率也顯示出非常大的值，是能夠?qū)崿F(xiàn)在廣泛的溫度范圍內(nèi)工作的磁阻元件或霍爾元件等高靈敏度磁傳感器的材料(參考非專利文獻(xiàn)1)。又，InAs薄膜也和InSb薄膜一樣是適宜的霍爾元件等的磁傳感器材料(參考專利文獻(xiàn))。但是，在將來的霍爾元件等磁傳感器的應(yīng)用中，作為磁傳感器，要求高靈敏度、低耗電、進(jìn)而，溫度依賴性小等，對(duì)薄膜磁傳感器材料要求高電子遷移率和高薄板阻抗值、溫度依賴性小等。又，為了能夠?qū)?yīng)將來的磁傳感器制作，阻抗值、電子遷移率的溫度依賴性小、且具有高電子遷移率的薄膜的磁傳感器材料是必要的。從這樣的觀點(diǎn)考慮的話，厚度非常薄且溫度依賴性小的InSb薄膜的制作成為必須。但實(shí)際上，以厚度薄的InSb薄膜單晶為例，嘗試著在GaAs基板上制作的話，由于與基板之間的大的晶格常數(shù)的偏差，InSb的厚度為0.5um以下時(shí)，可見到膜厚減小的同時(shí)，電子遷移率急劇下降，結(jié)果，高靈敏度的磁傳感器的制作非常困難。又，存在實(shí)用的磁傳感器制作工程中的特性劣化顯著等問題。根據(jù)非專利文獻(xiàn)l可知，一般，在有晶格失配的GaAs基板上外延成長InSb時(shí)，具有三層結(jié)構(gòu)，在InSb薄膜與GaAs基板的異質(zhì)界面附近和InSb薄膜的表面附近存在電子遷移率小的層，在中央部具有電子遷移率大的層。所述低電子遷移率層的形成是晶格失配的原因。將InSb薄膜的表面也考慮成其與真空之間的異質(zhì)界面(從沒有構(gòu)成對(duì)象晶格的意義上可看做是異質(zhì)界面)的話，在InSb表面附近的低電子遷移率7層的形成則可以理解成真空(大氣)和InSb的失配就是原因了。失配的影響波及的范圍(厚度)大致是一定的，因此，InSb薄膜與GaAs基板的異質(zhì)界面附近和InSb薄膜的表面附近存在的電子遷移率小的層，其厚度與InSb全體的厚度沒關(guān)系、分別具有一定的厚度。因此，伴隨InSb厚度減少的電子遷移率的下降，其原因是伴隨膜厚減少的中央部的電子遷移率好的(不受失配影響)部分減少。因此，可以預(yù)想通過將受到失配影響的部分減到最小，即使薄膜化電子遷移率的下降也能夠非常小。即，可以預(yù)想，通過使在工作層的上下形成的異質(zhì)界面的晶格失配消失，與異質(zhì)界面相連接形成的低電子遷移率層的厚度有能夠降低或者能夠消失的可能性。圖5是為了說明InSb量子井結(jié)構(gòu)中晶格失配的狀況而表示化合物半導(dǎo)體的晶格常數(shù)(mn)和能帶隙(eV)之間關(guān)系的圖。由圖5可知，InSb中沒有晶格整合且能帶隙大、絕緣性的基板材料。進(jìn)而，InSb等狹能帶隙材料，雖然電子遷移率大，但是存在阻抗值或電子遷移率的溫度依賴性大這樣的本質(zhì)的且非常重大的問題。因此，制作磁傳感器等元件時(shí)，在高溫和低溫下有大的驅(qū)動(dòng)端子間的阻抗值(稱為輸入阻抗)差。因此，雖然在室溫周圍元件的驅(qū)動(dòng)比較容易，但是在-20。C以下或IOO'C以上的高溫下使用的最近的應(yīng)用中，由于阻抗與溫度同時(shí)下降，溫度的上升的同時(shí)，驅(qū)動(dòng)電流增大，有必要保護(hù)元件避免過電流引起的破壞，因此，驅(qū)動(dòng)條件受到很大限制，元件的驅(qū)動(dòng)變得非常困難，這是自古就熟知的問題。進(jìn)而，大的電子遷移率可以使工作層的薄板阻抗值降低。出于抑制薄板阻抗值下降的目的，減小工作層的膜厚的話，如上所述，由于基板和表面的晶格失配引起的低電子遷移率層的形成，電子遷移率急劇下降。即使工作層的膜厚變薄，所述低電子遷移率層的厚度也不會(huì)變化，因此，必然地，只有電子遷移率高的層的厚度變薄，膜厚減少的同時(shí)，電子遷移率下降，用于制作高靈敏度磁傳感器的工作層的制作變得不可能。進(jìn)而，根據(jù)發(fā)明人的試驗(yàn)，工作層的厚度單層為0.5um以下的話，制作磁傳感器的制造工序中形成于工作層上的無機(jī)質(zhì)的絕緣性的保護(hù)膜、例如、3102或31^4等形成的話，產(chǎn)生被稱為工序變動(dòng)的保護(hù)膜引起的工作層的損害，這是人們熟知的。在工作層是InSb時(shí)，所述損害在l.Oum處是10%左右，在0.5ym處導(dǎo)致波及50%以上的電子遷移率的降低。進(jìn)而，在0.2um的膜厚處導(dǎo)致70。/。以上的電子遷移率降低。這是產(chǎn)生比單純的工作層表面與真空或空氣接觸而生成低電子遷移率的層更嚴(yán)重的8問題、造成阻礙制作實(shí)用的高靈敏度磁傳感器的原因。這樣的在保護(hù)膜形成時(shí)產(chǎn)生的工作層的表面損害，是由于保護(hù)膜與工作層之間的晶格失配或保護(hù)膜與工作層的結(jié)晶結(jié)構(gòu)的不同，加上在保護(hù)膜形成時(shí)飛來的構(gòu)成保護(hù)膜的原子或分子具有動(dòng)能而在工作層的表面進(jìn)行沖撞而產(chǎn)生，這是非常嚴(yán)重的未解決的問題。又，所述損害使元件的信賴性顯著降低，制作的元件的特性的參差不齊也變大，進(jìn)而，工作層薄的薄膜不能用作為制作實(shí)用的高靈敏度磁傳感器這樣的非常深刻的問題，是想要制作信賴性好、實(shí)用的高靈敏度磁傳感器時(shí)最先遇到的困難課題。以往，利用InSb系薄膜的電子遷移率，不能制作實(shí)用的高靈敏度磁傳感器的理由就是這個(gè)。以下的薄膜積層體正是人們所需求的，但是以目前為止的技術(shù)還不能實(shí)現(xiàn)，該薄膜積層體能夠在無需介意處理過程中的損害的情況下，制造高靈敏度、溫度依賴性小、在廣溫度范圍內(nèi)能夠驅(qū)動(dòng)的、且高驅(qū)動(dòng)穩(wěn)定性等信賴性優(yōu)異的磁傳感器，即，該薄膜積層體具有高薄板阻抗、電子遷移率高、進(jìn)而不受制作元件工序的損害、且、薄板阻抗值或電子遷移率的溫度依賴性非常小的、適宜于高靈敏度磁傳感器制作的工作層。尤其是，具有厚度在0.2ixm以下的工作層、具有含有In或Sb的窄能帶隙的薄膜工作層的高靈敏度、低耗電、溫度依賴性很小的霍爾元件等薄膜磁傳感器到目前為止制作非常困難還沒有實(shí)現(xiàn)。尤其是，應(yīng)該把目標(biāo)放在，制作霍爾元件或磁阻元件等時(shí)，把耗電力抑制得較小，同時(shí)，使磁場(chǎng)檢測(cè)靈敏度高進(jìn)而在磁傳感器的工作層上下形成的低電子遷移率層的厚度為O，或者止于與O同等的非常薄的厚度，同時(shí)，使含有In和Sb的工作層的溫度依賴性非常小。本發(fā)明鑒于這樣的狀況而產(chǎn)生，目的在于，提供以InAsSb系為工作層的薄膜積層體以及使用其的薄膜磁傳感器及其制造方法。艮P，本發(fā)明是，由于這樣的晶格失配的影響，在工作層的上下形成的由晶格失配的影響引起的低電子遷移率的層極端地降低，由此，即使是lum以下的膜厚，也可以得到具有適合制作磁傳感器等設(shè)備的薄的工作層的薄膜積層材料，該薄的工作層為具有高電子遷移率的InAsSb系。進(jìn)而，使非專利文獻(xiàn)1中記載的、存在于與基板相接的界面附近或表面附近的工作層的低電子遷移率層非常薄，或者通過使其為O，從而確保中央部的電子遷移率大的部分，能夠得到電子遷移率大的薄膜。又，想要制作以高電子遷移率和高薄板阻抗的薄膜為工作層的磁傳感器。進(jìn)而，實(shí)現(xiàn)，實(shí)用的工作層的保護(hù)結(jié)構(gòu)以及溫度依賴性小的工作層，所述工作層的保護(hù)結(jié)構(gòu)在磁傳感器制作工序中的保護(hù)膜形成時(shí)不產(chǎn)生損害。專利文獻(xiàn)l日本專利特開平6-77556號(hào)公報(bào)非專禾廿文獻(xiàn)1《transportpropertiesofSn-dopedInSbthinfilmsonGaAssubstrates》(JournalofCrystalGrowth,Vol.278(2005)pp604~609)
發(fā)明內(nèi)容發(fā)明人對(duì)用分子線外延法將AllnSb薄膜、進(jìn)而、InAsSb的單晶薄膜在GaAs基板上積層的條件、各成分元素的組成比、絕緣性、得到的InAsSb層的電子輸送特性等進(jìn)行了綜合的且徹底的實(shí)驗(yàn)性研究。結(jié)果得知，Al組成大約為9%以上時(shí)，AllnSb層的厚度為0.7um，薄板阻抗值為10kQ(歐姆)以上。發(fā)現(xiàn)，只要顯示絕緣性的AllnSb和lnAsSb導(dǎo)電層的晶格失配為+1.3。/。-0.6。/。以下(更好的是±0.5%以內(nèi)，更好的是±0.2%以內(nèi)，最好是0%)就能夠得到高電子遷移率的薄膜，從而完成了本發(fā)明。艮P，本發(fā)明的薄膜積層體，其特征在于，具有設(shè)置在基板上的AlxIni.xSb混晶層(0.08《x《l)和與該AlxIn^Sb層上直接接觸設(shè)置的InASxSb^(0<x《l)薄膜導(dǎo)電層，上述AlxIni_xSb混晶層是與上述InAs,Sb^薄膜導(dǎo)電層相比顯示高阻抗或絕緣性、或p型傳導(dǎo)性的層，且，能帶隙比上述InA、Sb^薄膜導(dǎo)電層大、晶格失配為+1.3%—0.8%。又，其特征在于，上述Alxlni.xSb混晶層中Al原子的含率(x)是8%~30%(0.08《x《0.3)。又，本發(fā)明的薄膜積層體，其特征在于，具有設(shè)置在基板上的AlxGOylllk.ySb混晶層(0<x+y《l、x^O)和與該AlxGayln^.ySb混晶層上直接接觸設(shè)置的InASxSb,.x(0<x《l)薄膜導(dǎo)電層，上述AU3ayln^.ySb混晶層是與上述InASxSbk薄膜導(dǎo)電層相比顯示高阻抗或絕緣性、或p型傳導(dǎo)性的層，且，是能帶隙比上述InA、Sb^薄膜導(dǎo)電層大的層，與該InASxSb,.x薄膜導(dǎo)電層的晶格失配為+1.3。/。-0.8。/0。又，其特征在于，上述AlxGayIn,.,.ySb混晶層中Al和Ga原子的含率(x+y)是8.0%~30%(0.08《x+y《0.3)。又，其特征在于，作為施主雜質(zhì)，VI族原子或IV族原子的Te、S、Se、Sn、Si、Ge等至少一種摻雜在上述InAs,Sb"薄膜導(dǎo)電層中。又，其特征在于，上述AlxIn^Sb混晶層或上述AlxGaylnkySb混晶層的X線衍射半幅值為50秒1000秒。又，其特征在于，上述AlxIni.xSb混晶層或上述AlxGayln^.ySb混晶層與上述InAs^b^薄膜導(dǎo)電層的晶格失配為+1.3Q/q~-0.8%。又，其特征在于，上述AlJn"Sb混晶層或上述A、G、In^ySb混晶層與上述InAs,Sb^薄膜導(dǎo)電層的晶格失配為士0.2。/。以下。又，其特征在于，上述InA、Sb^(0<x《l)薄膜導(dǎo)電層的膜厚為100nm以下、10nm以上，電子遷移率為30000cmVVs以上。又，其特征在于，上述基板是GaAs基板，上述AlxIni.xSb混晶層是Al。.,In。力Sb混晶層，上述InASxSb^薄膜導(dǎo)電層是InAs。.。9Sb。.91薄膜導(dǎo)電層。又，其特征在于，上述InAs^b^(0<x《l)薄膜導(dǎo)電層上，作為蓋層，直接形成有AlxIni.xSb混晶層C0.08《x《1)或AlxGOyln^ySb混晶層(0<x+y《l、x#0)，上述AlxIn^Sb混晶層蓋層或AlxGayIni.x.ySb混晶層蓋層是與上述InAs^b^薄膜導(dǎo)電層相比顯示高阻抗或絕緣性、或者p型傳導(dǎo)性的層，且，是能帶隙比上述InA、Sb^薄膜導(dǎo)電層大的層，與該InAs^b^薄膜導(dǎo)電層的晶格失配為+1.3。/。-0.8。/。。又，其特征在于，上述基板是GaAs基板，上述AIxIni.xSb混晶層是A^In。^b混晶層，上述InASxSb,.x薄膜導(dǎo)電層是InAs,Sb,薄膜導(dǎo)電層，上述蓋層的AlxIni.xSb混晶層是Al。.Jn。.9Sb混晶層，進(jìn)而，該A^In。.9Sb混晶層的蓋層上具有GaAs保護(hù)層作為蓋層。又，其特征在于，基板上形成有GaAs絕緣層，其上形成有AlInSb混晶層，然后，形成有InAsSb導(dǎo)電層，進(jìn)而，在該InAsSb導(dǎo)電層上形成有AlInSb層作為蓋層，然后，該AlInSb蓋層上形成有絕緣性的薄GaAs蓋層。又，本發(fā)明的薄膜磁傳感器，以上述任一項(xiàng)記載的薄膜積層體的InA、Sb,.,薄膜導(dǎo)電層作為工作層。又，其特征在于，上述任一項(xiàng)記載的薄膜積層體中的薄膜導(dǎo)電層是利用霍爾效應(yīng)的元件或利用磁阻效應(yīng)的元件中的任何一個(gè)的工作層。又，其特征在于，上述薄膜磁傳感器與該薄膜磁傳感器的傳感器信號(hào)放大用Si集成電路芯片電連接收納在一個(gè)包裝物內(nèi)。又，本發(fā)明的薄膜積層體的制造方法使用分子射線外延裝置，其具有具有能夠保持超高真空的結(jié)晶成長槽、在該結(jié)晶成長槽內(nèi)分別獨(dú)立控制蒸氣壓使A1、In、Sb、As、Ga加熱蒸發(fā)的裝置；分別獨(dú)立控制蒸氣壓使施主雜質(zhì)源Sn、Si、Te加熱蒸發(fā)的裝置；保持基板的結(jié)晶成長面略呈水平的裝置；將上述基板搬入，搬出上述結(jié)晶成長槽中的裝置，其特征在于，所述方法至少具有以下工序通過在保持背景的真空度為lxlO-1Q~lxl(r6Pa(帕斯卡)的狀態(tài)下，在加熱到30050(TC的基板面上照射所要的成分元素的蒸氣，使絕緣性的AlInSb混晶層在基板上成長的工序；與AlInSb混晶層的晶格失配為+1.3%~-0.8%的InAsSb在上述AlInSb混晶層上外延成長，由此，制作InAsSb薄膜導(dǎo)電層的工序。又，其特征在于，至少具有通過使與上述AlInSb混晶層的晶格失配為+1.3%~-0.8%的InAsSb在上述AlInSb混晶層上外延成長而制造的工序，然后，在上述InAsSb上積層與上述InAsSb混晶層的晶格失配為+1.3%~-0.8°/。的AlInSb混晶層而制造的工序。又，其特征在于，所具有的工序是上述基板是GaAs基板，A^In。力Sb混晶層在該GaAs基板上成長0.7ym，在其上，InAsQ.。9SbQ.91薄膜導(dǎo)電層成長0.15nm，接著，形成Al。.,In。.9Sb混晶層成長0.05um的蓋層，進(jìn)而形成0.0065um的GaAs蓋層作為最上層的保護(hù)膜。又，本發(fā)明的薄膜磁傳感器的制造方法使用分子射線外延裝置，其具有具有能夠保持超高真空的結(jié)晶成長槽、在該結(jié)晶成長槽內(nèi)分別獨(dú)立控制蒸氣壓使Al、In、Sb、As、Ga加熱蒸發(fā)的裝置；分別獨(dú)立控制蒸氣壓使施主雜質(zhì)源Sn、Si、Te加熱蒸發(fā)的裝置；保持基板的結(jié)晶成長面略呈水平的裝置；將上述基板搬入，搬出上述結(jié)晶成長槽中的裝置，其特征在于，所述方法具有以下工序通過在保持背景的真空度為lxlO"。lxlO，a(帕斯卡)的狀態(tài)下，在加熱到300500。C的基板面上照射所要的成分元素的蒸氣，使絕緣性的AlInSb層在基板上成長的工序；與AlInSb混晶層的晶格失配為+1.3%~-0.8%的InAsSb在上述AlInSb混晶層上外延成長，由此，制作InAsSb薄膜導(dǎo)電層的工序；將制作的InAsSb薄膜導(dǎo)電層加工成所要的磁傳感器圖案的工序；通過在圖案化的InAsSb薄膜導(dǎo)電層形成歐姆電極金屬，在晶片上同時(shí)制作多個(gè)磁傳感器芯片的工序；然后，還具有用切割鋸切開、制作單獨(dú)的磁傳感器芯片的工序。又，本發(fā)明的薄膜磁傳感器的制造方法，所述方法使用分子射線外延裝置，其具有具有能夠保持超高真空的結(jié)晶成長槽、在該結(jié)晶成長槽內(nèi)分別獨(dú)立控制蒸氣壓使Al、In、Sb、As、Ga加熱蒸發(fā)的裝置；分別獨(dú)立控制蒸氣壓使施主雜質(zhì)源Sn、Si、Te加熱蒸發(fā)的裝置；保持基板的結(jié)晶成長面略呈水平的裝置；將上述基板搬入，搬出上述結(jié)晶成長槽中的裝置，其特征在于，所述方法具有以下工序通過在保持背景的真空度為lxlO"Q~lxlO-6Pa(帕斯卡)的狀態(tài)下，在加熱到30050(TC的基板面上照射所要的成分元素的蒸氣，使絕緣性的AlInSb層在基板上成長的工序；與AlInSb混晶層的晶格失配為+1.3%~-0.8%的InAsSb在上述AlInSb混晶層上外延成長，由此，制作InAsSb薄膜導(dǎo)電層的工序；在InAsSb薄膜導(dǎo)電層上形成與該InAsSb導(dǎo)電層的晶格失配為+1.3%~-0.8%的蓋層AlInSb混晶層，接著，形成GaAs絕緣層的工序；將制作的InAsSb薄膜導(dǎo)電層加工成所要的磁傳感器圖案的工序；通過將歐姆電極金屬與圖案化的InAsSb薄膜導(dǎo)電層歐姆接觸地形成而在晶片上同時(shí)制作多個(gè)磁傳感器芯片的工序；然后，還具有用切割鋸切開、制作單獨(dú)的磁傳感器芯片的工序。根據(jù)本發(fā)明，本發(fā)明的薄膜積層體，能夠得到即使厚度非常薄也具有高電子遷移率和大薄板阻抗的工作層，能夠制作提供以往的技術(shù)所不能做到的高靈敏度、實(shí)用的InAsSb薄膜磁傳感器。又，通過摻雜施主雜質(zhì)溫度依賴性變小，在磁傳感器的制作中顯示出非常優(yōu)異的溫度穩(wěn)定性。這樣的本發(fā)明的效用是不可估量的。圖1A:圖lA是表示本發(fā)明的InAsSb薄膜積層體的結(jié)構(gòu)圖的剖面圖。圖1B:圖1B是表示本發(fā)明的InAsSb薄膜積層體的結(jié)構(gòu)圖的上表面圖。圖2A:圖2A是具有用AlInSb混晶層從上下將工作層InAsSb薄膜導(dǎo)電層夾在中間的結(jié)構(gòu)的薄膜積層體的結(jié)構(gòu)圖的剖面圖。圖2B:圖2B是具有用AlInSb混晶層從上下將工作層InAsSb薄膜導(dǎo)電層夾在中間的結(jié)構(gòu)的薄膜積層體的結(jié)構(gòu)圖的上表面圖。圖2C:圖2C是具有在基板上制作的工作層InAsSb薄膜導(dǎo)電展上形成AlInSb混晶層的結(jié)構(gòu)的薄膜積層體的結(jié)構(gòu)圖的剖面圖。圖2D:圖2D是具有以下結(jié)構(gòu)的薄膜積層體的構(gòu)成圖的剖面圖，用AlInSb混晶層從上下將工作層InAsSb薄膜導(dǎo)電層夾在中間，且，最上面形成有GaAs蓋層。圖3A:圖3A是表示使用本發(fā)明的薄膜積層體的磁阻元件的例子的剖面圖。圖3B:圖3B是表示使用本發(fā)明的薄膜積層體的磁阻元件的例子的上表面圖。圖4A:圖4A是表示使用用AlInSb混晶層和蓋層AlInSb混晶層從上下將工作層InAsSb薄膜導(dǎo)電層夾在中間的結(jié)構(gòu)的本發(fā)明的薄膜積層體的霍爾元件的例子的剖面圖。圖4B:圖4B是表示使用用AlInSb混晶層和蓋層AlInSb混晶層從上下將工作層InAsSb薄膜導(dǎo)電層夾在中間的結(jié)構(gòu)的本發(fā)明的薄膜積層體的霍爾元件的例子的上表面圖。圖5:圖5是表示化合物半導(dǎo)體的晶格常數(shù)(nm)和能帶隙能量(eV)的關(guān)系的圖。圖6:圖6是表示本發(fā)明的薄膜積層體中，積層有AlInSb混晶層的InAsSb薄膜導(dǎo)電層和InSb薄膜導(dǎo)電層的電子遷移率的膜厚依賴性的圖。圖7:圖7是表示InAsSb薄膜導(dǎo)電層與AlInSb混晶層的晶格失配和電子遷移率之間的關(guān)系的圖。圖8:圖8是表示在本發(fā)明的薄膜積層體的AlInSb混晶層上積層的厚度30nm的InAsSb工作層，艮卩，不摻雜以及摻雜有Sn的InAsSb的電子遷移率的溫度特性的圖。圖9:圖9是表示在本發(fā)明的薄膜積層體的AlInSb混晶層上積層的厚度100nm的InAsSb工作層，g卩，不摻雜以及摻雜有Sn的InAsSb的電子遷移率的溫度特性的圖。圖10:圖10是表示在本發(fā)明的薄膜積層體的AlInSb混晶層上積層的厚度30nm的InAsSb工作層，即，不摻雜以及摻雜有Sn的InAsSb的薄板阻抗值的溫度特性的圖。圖11:圖11是表示在本發(fā)明的薄膜積層體的AlInSb混晶層上積層的厚度lOOrnn的InAsSb工作層，即，不摻雜以及摻雜有Sn的InAsSb的薄板阻抗值的溫度特性的圖。圖12A:圖12A是表示用薄膜積層體制作的3端子磁阻元件芯片的剖面結(jié)構(gòu)的剖面圖。圖12B:圖12B是表示用薄膜積層體制作的3端子磁阻元件芯;片的剖面結(jié)構(gòu)的上表面圖。具體實(shí)施例方式以下，參考附圖對(duì)本發(fā)明的實(shí)施方式進(jìn)行說明。<實(shí)施例1>圖1A和圖1B是表示本發(fā)明的薄膜積層體的剖面結(jié)構(gòu)的圖。在表示本發(fā)明的InAsSb薄膜積層體的結(jié)構(gòu)圖中，圖1A是剖面圖、圖1B是其上表面圖。圖中符號(hào)l是基板、2是絕緣層AlxGOyln^ySb混晶層(緩沖層)(0<x+y《l、x#0)，3是工作層InASxSb"(0<x《l)薄膜導(dǎo)電層。圖1(b)是在最表面可以看到工作層InASxSb,.x(0<x《l)薄膜導(dǎo)電層的狀態(tài)。本發(fā)明的薄膜積層體，在基板1上，形成有晶格常數(shù)與InAs,Sb^薄膜導(dǎo)電層一致或接近的AlxGOylriLx.ySb混晶層(0<x+y《l、x#0)2，在該AlxGOyln^ySb混晶層上直接接觸形成有InA、Sb^薄膜導(dǎo)電層3作為工作層。通過這樣的絕緣性AlxGIiiLx.ySb混晶層(0<x+y《l、x#0)2在基板1和工作層3中間與工作層3相接形成，晶格失配變小，對(duì)電子遷移率等的影響變小。本發(fā)明的薄膜積層體通過這樣的結(jié)構(gòu)被應(yīng)用于磁傳感器等設(shè)備，但是還在追求特性或信賴性的進(jìn)一步提高。<實(shí)施例2>圖2A至圖2D是具有用AlInSb混晶層2和蓋層AlInSb混晶層4從上下將工作層InAsSb薄膜導(dǎo)電層夾在中間的結(jié)構(gòu)的本發(fā)明的薄膜積層體的結(jié)構(gòu)圖，圖2A是剖面圖、圖2B是其上表面圖、圖2C表示在基板1上，直接形成有工作層InAsSb層2、形成有作為蓋層的絕緣層的AlInSb混晶層4時(shí)的薄膜積層體的剖面圖，圖2D表示形成有GaAs的絕緣性保護(hù)層5時(shí)的剖面圖。圖2A中的符號(hào)4表示最表面上出現(xiàn)的AlInSb混晶層。采取這樣的積層結(jié)構(gòu)的理由是，在異質(zhì)界面即InASxSb^薄膜導(dǎo)電層的表面，與該導(dǎo)電層與基板的異質(zhì)界面同樣存在低電子遷移率的層，有使工作層的電子遷移率降低的可能性，因此，出于降低其與該真空的界面的電子遷移率小的層的影響的目的或防止在工序中工作層的特性劣化的目的，作為蓋層的絕緣性AlInSb混晶層4與工作層直接相接而積層，這也是本發(fā)明的薄膜積層體的技術(shù)范圍。進(jìn)而，更詳細(xì)地，所述蓋層絕緣性AlInSb混晶層4也是出于以下的目的而形成，是重要的。艮P，將本發(fā)明的薄膜積層體作為磁傳感器的工作層應(yīng)用時(shí)，出于賦予信賴性或耐久性的目的，制作的霍爾元件或磁阻元件等磁傳感器有時(shí)形成表面保護(hù)膜。這個(gè)通常都會(huì)經(jīng)常進(jìn)行的為了保護(hù)元件的表面而形成的絕緣層有時(shí)是&3&或SiC^等的無機(jī)質(zhì)膜，有時(shí)是聚酰胺或聚硅氧烷樹脂等有機(jī)膜，有時(shí)是兩者的積層。但是，AlInSb層薄為l.Oum庫倫以下，或0.5ym以下，進(jìn)而0.2um以下時(shí)，與保護(hù)層的晶格失配或形成保護(hù)層時(shí)使用的等離子CVD的工序中，等離子顆粒沖擊InAsSb薄膜面，使工作層的電子遷移率等特性極端降低。例如，在0.5ym的厚度時(shí)該值有時(shí)會(huì)達(dá)到50%，0.2nm時(shí)會(huì)超過70。/。。由此，在薄的膜厚中特性劣化會(huì)更大。因此，產(chǎn)生不能制作希望特性的磁傳感器的情況，這就成為比較大的問題。從防止這樣的情況的意義上，III-V族半導(dǎo)體中，在InAsSb層上形成晶格常數(shù)與InAsSb一致或接近的半導(dǎo)體絕緣層AlInSb混晶層4作為蓋層。即，蓋層的絕緣層從降低與Si02等保護(hù)層的晶格失配或形成保護(hù)層時(shí)的等離子沖擊等影響這樣的目的上講也是必須形成的。圖2C是表示在基板1上形成直接工作層InAsSb層2、形成AlInSb混晶層4作為蓋層的絕緣層時(shí)的薄膜積層體的剖面圖。此時(shí)，只有在工作層上面的低電子遷移率層的厚度被降低。又，圖2D表示GaAs絕緣性保護(hù)膜5作為蓋層形成于最上面時(shí)的剖面圖。接著，本發(fā)明的薄膜積層體的基板常常使用GaAs單晶，但是,也常常使用Si單晶基板或?qū)Ρ砻娼^緣處理的Si單晶基板、在表面形成絕緣性GaAs層的Si單晶基板等。本發(fā)明中，如上所述，通過形成于基板1上的AlInSb混晶層2和蓋層AlInSb混晶層4，成為將InAsSb薄膜導(dǎo)電層3夾在中間的結(jié)構(gòu)。進(jìn)而，有時(shí)也會(huì)在其上再形成化學(xué)、物理均穩(wěn)定的絕緣性GaAs保護(hù)層5。制作磁傳感器時(shí)，出于鈍化("*《'〉3的目的，有時(shí)在這樣的積層結(jié)構(gòu)上形成無機(jī)質(zhì)絕緣層Si3N4或Si02等薄膜或有機(jī)質(zhì)的聚酰亞胺等薄膜，或，根據(jù)需要作為鈍化層6而形成。這樣，由于蓋層4或作為第二蓋層形成的GaAs保護(hù)層5為電惰性，在磁傳感器制作工序中，即使產(chǎn)生等離子顆粒等的沖擊或與鈍化薄膜的晶格失配，即使受到損害，也不會(huì)影響磁傳感器元件的特性。結(jié)果，即使In，.AsSb的厚度為lu以下，使用本發(fā)明的積層體制作磁傳感器時(shí)，具有由于工序引起的特性下降幾乎為0這樣的效果。即，本發(fā)明的薄膜積層體中，上述AlInSb混晶層(也叫緩沖層)2的形成得到的高電子遷移率的InAsSb工作層，由于是在其上有上述AilnSb或GaAs的化合物半導(dǎo)體保護(hù)層16作為蓋層形成，在制作磁傳感器的工序中，工作層的電子遷移率等特性幾乎沒有下降，因此，能夠制造高靈敏度的磁傳感器。本發(fā)明的薄膜積層體基本上是上述InAsSb工作層3和緩沖層的絕緣層2，或者InAsSb工作層3和蓋層的絕緣層4的組合，以及緩沖層的絕緣層2、工作層3以及蓋層的絕緣層4組合這樣的積層結(jié)構(gòu)形成在基板上即可。也有像表面上形成的GaAs層5這樣，上述以外的薄層關(guān)聯(lián)積層的情況。本發(fā)明的薄膜積層體中，InASxSbn薄膜導(dǎo)電層3和其下部的AlInSb混晶層2的晶格失配，+1.3%~-0.8%從實(shí)用上來講是允許的，但是從制作高靈敏度的元件這一點(diǎn)上，較好的是±0.5%以內(nèi)，更好的是±0.2%以內(nèi)，±0%以內(nèi)最好。又，AlInSb混晶層的薄板阻抗值有必要在10kQ(歐姆)以上。該混晶層的厚度雖沒有特別限制，但是由于其目的是制作磁傳感器，因此絕緣性較重要，薄板阻抗值通常規(guī)定上限。決定該混晶層的絕緣性的x+y值通常為0.09以上。又，工作層InAsSb和蓋層AlInSb混晶層的晶格失配為+1.3%~-0.8%,+側(cè)約在0.5%以下較好。蓋層的Al組成x為0.09以上的話絕緣性好，較為理想。<實(shí)施例3>圖3A和圖3B是表示使用本發(fā)明的薄膜積層體的磁阻元件的例子的剖面圖。圖3A中，符號(hào)6是磁阻元件的外部連接用的端子電極，是通過與工作層的InAsSb層3歐姆接觸形成3層的金屬薄膜電極的例子。又，符號(hào)7是插入端子電極間、與InAsSb的薄膜工作層歐姆接觸形成的2層的金屬電極。所述電極7也被稱為短路電極或短路棒電極，在端子電極間形成多個(gè)，用于提高磁阻效應(yīng)的靈敏度。圖3B是從上面看到的磁阻元件的圖。符號(hào)8表示的部位是檢測(cè)磁阻元件的磁的傳感器部。<實(shí)施例4>圖4A和圖4B是使用具有用AlInSb混晶層2和蓋層AlInSb混晶層4從上下將工作層InAsSb薄膜導(dǎo)電層3夾在中間的結(jié)構(gòu)的本發(fā)明的薄膜積層體的霍爾元件的例子的圖。圖4A中，符號(hào)9表示通過霍爾元件的外部連接用(通常形成為3層)電極與工作層InAsSb歐姆接觸。絕緣性的GaAs薄膜保護(hù)層5作為蓋層形成在最上面。圖4B是從上面看霍爾元件的圖，符號(hào)9(91、92、93、94)表示3層端子電極，符號(hào)5表示GaAs絕緣層(保護(hù)層)。3(30)的部分表示形成霍爾元件的圖案的工作層的InAsSb。處于最上部的絕緣性GaAs層5是根據(jù)需要形成的半導(dǎo)體絕緣層，形成的絕緣層(保護(hù)膜)5是出于防止含有下部的InAsSb的傳感器部l的薄膜在制作工序中的劣化而形成的。絕緣性的GaAs等絕緣性高、能帶隙與AlGalnSb同程度，雖然也能使用大材料等，但是GaAs是最常使用的例子。上述例子中，InAs,Sb"薄膜導(dǎo)電層3和其下部AlInSb混晶層的絕緣層2的晶格失配，以及與上部的AlInSb混晶層的絕緣層4的晶格失配，+1.3%~-0.8%從實(shí)用上來講是允許的，但是從制作高靈敏度的元件這一點(diǎn)上，較好的是±0.5%以內(nèi)，更好的是±0.2%以內(nèi)，±0%最好。上下AlInSb混晶層的組成可以一樣也可以不一樣。又，在InAs,Sb^薄膜導(dǎo)電層的上下形成的AlInSb混晶層2和4的薄板阻抗分別為10kQ(歐姆)以上是必要的。這層的厚度雖沒有特別限定，但是由于其目的是制作磁傳感器，因此絕緣性較重要，薄板阻抗值通常規(guī)定上限。決定該混晶層的絕緣性的x+y值通常為0.09以上。以下，結(jié)合實(shí)施例對(duì)本發(fā)明的半導(dǎo)體薄膜的工作層或構(gòu)成磁傳感器部的InA^Sb^(0<x《l)薄膜導(dǎo)電層的制作進(jìn)行說明。<薄膜積層體的制作例>作為例子，對(duì)嘗試了AlInSb混晶層(緩沖層)、與InAsSb晶格常數(shù)接近的AlInSb薄膜的成長、然后嘗試了InAsSb層的成長的結(jié)果進(jìn)行描述。試著制作了AlInSb/InAsSb/AlInSb的三層結(jié)構(gòu)，考察其特性。使用的分子線外延裝置是VG制V100裝置，是具有一次能夠安裝12片2英寸基板的基板支架的裝置。背景真空度是lxl0-8Torr(lxl0"Mxl0，a(帕斯卡))以下。成長基板溫度，AlInSb、InSb、GaAs層均是440°C，是固定的。成長速度設(shè)為1um/hr。關(guān)于AlInSb層的Al組成(晶格常數(shù)、AIInSb層和InAsSb層的晶格失配)、AlInSb層的結(jié)晶性，用X線衍射進(jìn)行評(píng)價(jià)。AlInSb層或InAsSb層的電特性用霍爾測(cè)定進(jìn)行評(píng)價(jià)。(a)AlInSb混晶層的成長基板溫度44(TC,以lum/hr的成長速度，最初，在GaAs基板上直接MBE成長了0.7ym的各種Al組成的AlInSb層。改變A1組成，測(cè)定AlInSb的晶格常數(shù)、薄板阻抗、AlInSb的X線衍射的半幅值(FWHM)。AlInSb的晶格常數(shù)與FWHM的測(cè)定采用使用了4結(jié)晶單色器的X線衍射裝置。隨著A1組成增大，薄板阻抗單調(diào)增加。AlInSb的絕緣性非常好，Al為10%時(shí)薄板阻抗約為10kQ(歐姆)。又，在這樣的成長條件下，X線衍射的半幅值隨Al的增加成比例地增大。X線衍射的半幅值FWHM小對(duì)于以后的InAsSb薄膜的結(jié)晶成長較好。FWHM盡可能在1，OOO秒以下較好，500秒以下非常好。在AlInSb上成長電子遷移率大的InAsSb時(shí)，除了晶格常數(shù)非常接近(晶格匹配)夕卜，AlInSb層的結(jié)晶性優(yōu)異是必要的。雖然結(jié)晶性的定義非常困難，但是也可以考慮為各種結(jié)晶缺陷少或表面凹凸少等。又，表面平坦性也要好，這是必要的。因此，為了成長InAsSb的較好的AlInSb成長后的表面粗糙度小好。尤其是，5nm以下好，lnm以下更好。允許的允許值，InAsSb膜厚越小越嚴(yán)格，較好的是InAsSb膜厚的1/50以下。所述混晶層中Al原子的含率(x)為8%以上(0.08《x+y《l)，且，結(jié)晶性優(yōu)異的Al原子的含率(x)為30%以下，較好的是20%以下，與InAsSb導(dǎo)電層的晶格失配較好的是+1.3%~-0.6%以下，更好的是±0.5%以下，更好的是±0.2%以下，±0%最好。(b)AlGalnSb混晶層的成長A^Gayln^ySb混晶層與InAsSb薄膜導(dǎo)電層相比必須是高阻抗或絕緣性、或者顯示p型傳導(dǎo)性的層。因此，必須是能帶隙比InAsSb大的層。該混晶層中，Al和Ga原子的含率(x+y=)為8%以上(0.08《x+y《l)，且Al和Ga原子的含率(x+y=)為30%以下，較好的是20%以下，與InAsSb導(dǎo)電層的晶格失配為+1.3%~-0.6%以下較好，更好的是±0.5%以下。根據(jù)發(fā)明人的測(cè)試，較好的區(qū)域是，(x+y)為8%以上，13%的范圍。例如，3元的AHSb(0〈x《l)時(shí)，Al的組成為10%，艮口，x-O,l、厚度為0.7ym時(shí)，薄板阻抗約為10kQ。這個(gè)值對(duì)于磁傳感器的制作是充分的高阻抗值。將工作層的lnAsSb組成設(shè)為x-0.09即9。/。的話，晶格常數(shù)大致一致，晶格匹配。由于在以下的試驗(yàn)中得到實(shí)用上視為絕緣層的10kQ(歐姆)左右的薄板阻抗值，因此，將AlInSb的厚度固定為0.7ym、Al的組成固定為x-O.l，進(jìn)而，關(guān)于工作層InAsSb"(0<x《l)，將As組成固定為x=0.09，對(duì)這樣的實(shí)施例進(jìn)行描述。艮P，對(duì)緩沖層和蓋層為AUi^Sb混晶層、夾在中間的工作層為InAs譜Sb睛層的實(shí)施例進(jìn)行說明。形成GaAs層作為最上部的蓋層。(c)InAsSb的MBE成長如上述圖2D表示的剖面結(jié)構(gòu)所示，在GaAs基板1上成長Al。.,In。"Sb混晶層2，使其成長0.7um，其上成長0.15nm的InAs。.Q9Sb。.91薄膜導(dǎo)電層3，接著，成長0.05um的Al。.Jn。.9Sb混晶層4作為蓋層、進(jìn)而成長0.0065pm的GaAs絕緣層作為保護(hù)層5即蓋層。AlInSb蓋層具有降低InAsSb表面的失配、降低或除去低電子遷移率層的效19果，進(jìn)而，和與之相同的蓋層GaAs保護(hù)層5—起制作霍爾元件等元件時(shí)，由于通過在元件的表面作為鈍化層形成的Si;N4絕緣層產(chǎn)生，因此還兼具防止特性降低、即所謂的防止工序變動(dòng)的作用。為了比較，舉例的話，在晶格失配為14。/。的GaAs(100)基板上直接成長的厚度為0.15nm的InSb單晶薄膜的電子遷移率為7500cmVVs。接著，例舉降低晶格失配的、或者使其為O的本發(fā)明的實(shí)施例。艮卩，在GaAs基板上形成0.7um的Al。.,In。.sSb混晶層后形成InAs。.Q9Sb。.91薄膜導(dǎo)電層，此時(shí)，下部的AlaiIn。.9Sb混晶層和工作層InAs。.。9Sb。.w的晶格失配為0，因此，能夠獲得電子遷移率為38，OOOcmVVs這樣非常大的值。相差大約5倍。此時(shí)的InAsSb工作層的薄板阻抗值是170Q(歐姆)，對(duì)于霍爾元件等磁傳感器制作而言是非常大的值。我們認(rèn)為，由于降低晶格失配的效果，大的InAsSb工作層的電子遷移率成為最大。這樣，除了由于消除失配引起電子遷移率提高，進(jìn)而再對(duì)元件制作工序中的工序變動(dòng)、即用上述實(shí)施例測(cè)試的結(jié)果對(duì)蓋層的效果進(jìn)行說明。形成厚度0.15ym的InAs。.。9Sb。.w薄膜導(dǎo)電層，進(jìn)而，在其上，形成0.05um的Al。.,In。.9Sb混晶層作為蓋層，最后，形成0.006um的GaAs蓋層作為保護(hù)層，在上述的這樣的本發(fā)明的實(shí)施例中，標(biāo)準(zhǔn)元件制作工序中的工序變動(dòng)為5%以下。這是非常有效的工序變動(dòng)防止效果。雖然已經(jīng)說明過，但是作為工序變動(dòng)的比較例，以本發(fā)明的構(gòu)成，沒有蓋層時(shí)的工序變動(dòng)從試驗(yàn)中可以確認(rèn)，由于0.15ym的工作層較薄，在元件制作工序中產(chǎn)生70%以上的電子遷移率下降。此時(shí)可以看出，沒有蓋層時(shí)，為了制作高靈敏度的磁傳感器，而制作電子遷移率大、薄板阻抗值大的薄InAsSb工作層這是不可能的。本發(fā)明解決了這個(gè)非常重大的問題。尤其是，AlInSb蓋層能夠很好地維持工作層表面的晶格匹配，防止工作層的損害。又，GaAs保護(hù)層保護(hù)AlInSb表面層免受等離子的沖擊或與作為鈍化層形成的無機(jī)絕緣層的晶格失配的影響等，具有保持高電子遷移率的工作層的特性的作用。5%以內(nèi)的工序變動(dòng)是與工作層的特性劣化不同的情況，即，與元件圖案的形成精度的問題等完全不同的工序所引起?？梢栽O(shè)想通過將施主雜質(zhì)原子Sn摻雜在工作層InAsSb中從而降低電子遷移率或薄板阻抗值的溫度依賴性。因此，嘗試向AlInSb/InAsSb/AlInSb積層結(jié)構(gòu)的InAsSb中摻雜Sn。該方法采用MBE法、在InAsSb的結(jié)晶成長中向基板上照射Sn射線(beam)從而摻雜的方法。這些測(cè)試結(jié)果表示如下。表1表示用幾個(gè)膜厚制作的無摻雜InAs。^Sb。^薄膜導(dǎo)電層的特性。[表l]表1:制作的無摻雜InAs,Sbw薄膜導(dǎo)電層的特性<table>tableseeoriginaldocumentpage21</column></row><table>進(jìn)而，表2表示摻雜了Sn時(shí)的InAs。.。9Sb。.9,薄膜導(dǎo)電層的特性。[表2]表2:制作的Sn摻雜InAs,Sb。.9,薄膜導(dǎo)電層的特性<table>tableseeoriginaldocumentpage21</column></row><table>圖6是表示本發(fā)明的薄膜積層體中，被AlInSb混晶層夾在中間的InAsSb薄膜導(dǎo)電層和InSb薄膜導(dǎo)電層的電子遷移率的膜厚依賴性的圖。將被晶格匹配的絕緣層一厚度0.7ym的AlaiIn。.9Sb混晶層夾在中間的InAsQ.。9Sb。.w薄膜導(dǎo)電層的膜厚依賴性以及被ALIn^Sb混晶層夾在中間的晶格失配為0.5%的InSb的膜厚依賴性的實(shí)施例，與在GaAs基板上直接制作InSb時(shí)對(duì)比表示?？芍?，在比0.6um小的膜厚中，本發(fā)明的用AlaiIn。.9Sb混晶層夾持的效果顯著，伴隨膜厚減小的電子遷移率下降變得非常少。InAsSb的情況下，在20nm可見20倍以上的電子遷移率的提高效果，即使電子遷移率在500nm以下也幾乎沒有下降?？梢姺浅４蟮南Ц袷涞男Ч＿@些結(jié)果是本發(fā)明所使用的、將緩沖層2和蓋層4的AlInSb與工作層的晶格失配降低至0.5%以下、以及使晶格失配為±0.2%以下、或者使其為O而產(chǎn)生的效果。圖7是表示InAsSb薄膜導(dǎo)電層和AlInSb混晶層的晶格失配與電子遷移率之間關(guān)系的圖。這里，晶格失配是通過X線衍射求得的晶格常數(shù)來評(píng)價(jià)的。顯示了通過使InAsSb的晶格常數(shù)接近Al。Jn。.9Sb混晶層的緩沖層、蓋層，從而InAsSb的電子遷移率變大的樣子。此時(shí)，緩沖層的Al組成是10%，晶格匹配的點(diǎn)是Al組成為9%、InAsQ.。9Sb。.91薄膜導(dǎo)電層為工作層。如這些實(shí)施例所示，本發(fā)明的工作層InA、Sb^薄膜導(dǎo)電層的電子遷移率大、且薄板阻抗值也大，因此，能夠制作高靈敏度的霍爾元件或磁阻元件。且，如表2所示，即使在InAsSb工作層中摻雜Sn也沒有見到大的電子遷移率降低。尤其是，在0.03ixm(30nm)的膜厚下，電子遷移率顯示34，OOOcmVVs，顯示本發(fā)明的有效性。這樣的高電子遷移率在厚度為30nm這樣薄的膜厚中尚屬首次。進(jìn)而，圖8和圖9分別是厚度為30nm、100nm的例子，通過摻雜Sn能夠降低工作層InAso.MStvw薄膜導(dǎo)電層的電子遷移率的溫度依賴性的圖。又，圖10和圖11是表示，在厚度為30nm、100nm的例子中，通過摻雜Sn，工作層InAs。.。9Sb。.91的薄板阻抗值的溫度依賴性被降低的圖。圖中表示了沒有摻雜Sn時(shí)和在溫度780'C、793°C、806"使Sn蒸發(fā)摻雜時(shí)的數(shù)據(jù)。使Sn蒸發(fā)時(shí)的溫度越高則摻雜量越會(huì)增加。如該例所示，通過在本發(fā)明的工作層中摻雜Sn、Si、Te、S等施主原子，工作層的電子密度增大，薄板阻抗值的溫度依賴性或電子遷移率的溫度依賴性能夠降低。尤其會(huì)是，如上所述，摻雜Sn較好。可以看出，這個(gè)效果隨著摻雜量的增加而變得顯著。這意味著能夠制作溫度依賴性小的磁傳感器，而這正是本發(fā)明的實(shí)用的、重要的效果。以上，關(guān)于緩沖層2雖然只是圍繞著AlInSb進(jìn)行了說明，但是沒有必要局限于這個(gè)組成，加入Ga的AlGalnSb緩沖層2也挺好，也是本發(fā)明的技術(shù)范圍。艮卩，雖然AlInSb薄膜導(dǎo)電層的As組成大時(shí)，緩沖層的Al組成也變大，但是也可以使用在有絕緣層的范圍內(nèi)加入Ga以使其與InAsSb的晶格匹配的緩沖層。加入Ga的優(yōu)點(diǎn)在于能夠期待A1的成分變少、緩沖層的耐腐蝕性提高等。接著，關(guān)于本發(fā)明中使用的基板，對(duì)GaAs以外的一些進(jìn)行說明。本發(fā)明使用的基板1只要具有耐熱性是絕緣性的即可。并不一定局限于GaAs單結(jié)晶基板。又，只要是絕緣性或高阻抗的Al,Gayln^ySb混晶層能夠在上面成長，也不一定局限于是絕緣性的。本發(fā)明中，基板l通常是由高溫下穩(wěn)定的物質(zhì)構(gòu)成，使用絕緣性或高阻抗、表面平坦的基板。因此，可以較好地使用能夠獲得表面平滑的結(jié)晶面的絕緣性單晶板，尤其是可以較好地使用GaAs或InP等絕緣性基板。又，在表面形成絕緣性或高阻抗的薄層，實(shí)質(zhì)上與以絕緣性或高阻抗形成的薄層的表面平坦的基板同等即可。又，在表面形成薄的絕緣層的Si單晶基板，通過在其表面再設(shè)置GaAs絕緣性化合物半導(dǎo)體層，可以得到與GaAs基板結(jié)晶結(jié)構(gòu)相同的絕緣性的平滑表面，因此可以用于基板l。絕緣性好的藍(lán)寶石也同樣是理想的基板。然后，基板的表面必須是平坦的。這里所說的平坦，是指表面凹凸在5nm以下，進(jìn)而，較好的是在lnm以下，最合適的情況是在基板的表面上，由構(gòu)成基板的原子所構(gòu)成的結(jié)晶的晶格面為一原子層的平坦度、與晶格面平行并列的狀態(tài)，即，基板是單晶基板、由結(jié)晶的晶格面構(gòu)成的原子一層以下的平坦性較好?；蛘?，一晶格面的間隔以下的平坦性是最好的平坦性?；?，只要是絕緣性或高阻抗，則無論單晶、多晶、非晶質(zhì)狀態(tài)等都沒有關(guān)系，但是較好的是與InAsSb同樣的結(jié)晶結(jié)構(gòu)的單晶，更好的是III-V族的化合物半導(dǎo)體的單晶，較好的是GaAs或InP、GaN等絕緣或半絕緣基板。較好的是這些單晶基板的表面沿結(jié)晶晶格面形成，進(jìn)而，為了結(jié)晶在其上容易成長較好的是與結(jié)晶面保持一定的角度(0~10度左右)形成。例如，GaAs基板的例子中，有形成以010度左右的范圍的角度從(100)、(111)、(110)等基板面傾斜的表面的情況，這樣較好。在基板的表面，不拘泥于上述指標(biāo)面。夕^面)使用。近年來，嘗試結(jié)晶成長的高指標(biāo)面也較好。使用單晶藍(lán)寶石基板或Si、玻璃、石英玻璃Si02、含有A1203的氧化鋁基板等與III-V族的化合物半導(dǎo)體不同材質(zhì)的基板時(shí)，可以依原樣使用，但較好的是在其表面形成含有III-V族化合物半導(dǎo)體的絕緣層或高阻抗層。使用本發(fā)明的上述薄膜積層體的話，能夠制作高靈敏度的霍爾元件等磁傳感器。通過使用本發(fā)明的薄膜積層體，通過將厚度非常薄的InAsSb薄膜用作工作層，能夠制作高靈敏度的磁傳感器，以下舉例說明。<霍爾元件磁傳感器制作例1>對(duì)用厚度為0.15nm的InAs。^Sb。.9,薄膜導(dǎo)電層作為磁傳感器部而制作的霍爾元件的特性進(jìn)行說明。用本發(fā)明的薄膜積層體制作的霍爾元件芯片的剖面結(jié)構(gòu)示于圖4A。圖4B中，符號(hào)9(91、92、93、94)是4個(gè)端子電極，電極9通常是由與工作層3歐姆接觸的層、其上的中間層和最上部的含有金等金屬的粘結(jié)層>夕'層)的3層積層結(jié)構(gòu)做成的。符號(hào)3表示霍爾元件的工作層(薄膜導(dǎo)電層)的圖案部分。制作順序是在厚度0.35mm的GaAs基板1上成長0.7ym的緩沖層Al。.Jn。.9Sb混晶層2，在其上成長0.15ym(150nm)的InAsafl9Sb。.91薄膜導(dǎo)電層3，接著，成長0.05nm蓋層AlaiIn。.9Sb混晶層4)，然后再成長0.0065um的GaAs保護(hù)層10。其特性如表l所示，電子遷移率為38，000cmVVs、薄板阻抗值是170Q(歐姆)/□。23霍爾元件的制作中，使用光刻法，對(duì)保護(hù)層、蓋層、進(jìn)而工作層InAsSb層進(jìn)行蝕刻，接著，蝕刻除去端子電極部的保護(hù)膜和蓋層，利用光刻法，通過剝離(liftoff)法經(jīng)過Ti/Ni/Au3層端子電極的形成而制作。芯片的尺寸是0.36mm2，元件的圖案做成十字形。這樣制作的霍爾元件的霍爾電壓的大小，在驅(qū)動(dòng)電壓IV、磁束密度0.1T時(shí)為153mV。顯示了非常大的霍爾電壓且磁場(chǎng)靈敏度大。又，元件的輸入阻抗值是380Q(歐姆)。沒有磁場(chǎng)時(shí)的霍爾端子間的電壓即偏壓Vu也小，在驅(qū)動(dòng)電壓為IV的情況下為0.3mV。這樣，通過使用本發(fā)明的薄膜積層體能夠制作高靈敏度的磁傳感器。<霍爾元件磁傳感器制作例2>接著，對(duì)用厚度為0.10um的InAs。^Sb。.M薄膜導(dǎo)電層作為磁傳感器部而制作的霍爾元件的特性進(jìn)行說明。其剖面結(jié)構(gòu)示于圖4A。制作順序是在厚度0.35mm的GaAs基板1上成長0.7ym的緩沖層AlaiIn。.9Sb混晶層2，在其上成長0.10um(100nm)的InAs。.。9Sb。.91薄膜導(dǎo)電層3，接著，成長0.05um蓋層Al。.,In。.9Sb混晶層4，然后再成長0.0065um的GaAs保護(hù)層10。這樣制作的薄膜積層體的特性如表1所示，電子遷移率為38，000cm2/Vs、薄板阻抗值是300Q(歐姆)/□?；魻栐闹谱髦?，使用光刻法，對(duì)保護(hù)層、蓋層、進(jìn)而工作層InAsSb層進(jìn)行蝕刻，接著，蝕刻除去端子電極部的保護(hù)膜和蓋層，利用光刻法，通過剝離(liftoff)法經(jīng)過Ti/Ni/Au3層端子電極的形成而制作。芯片的尺寸是0.36mm2,元件的圖案做成十字形。這樣制作的霍爾元件的霍爾電壓的大小，在驅(qū)動(dòng)電壓IV、磁束密度0.1T時(shí)為190mV。顯示了非常大的霍爾電壓且磁場(chǎng)靈敏度大。又，元件的輸入阻抗值是620Q(歐姆)。沒有磁場(chǎng)時(shí)的霍爾端子間的電壓即偏壓Vu也小，在驅(qū)動(dòng)電壓為IV的情況下為0.12mV。該元件靈敏度非常高，且高輸出。<霍爾元件磁傳感器制作例3>接著，對(duì)用厚度為0.03um的InAs。.。9Sb。力,薄膜導(dǎo)電層作為磁傳感器部而制作的霍爾元件的特性進(jìn)行說明。其剖面結(jié)構(gòu)示于圖4A。制作順序是在厚度0.35mm的GaAs基板1上成長0.7ym的緩沖層Al。.Jn。.9Sb混晶層2，在其上成長0.03um(30nm)的摻雜了Sn的InAs。.Q9Sba91薄膜導(dǎo)電層3，接著，成長0.05um蓋層Al。.,In。.9Sb混晶層4)，然后再成長0.0065nm的GaAs保護(hù)層10。其特性如表2所示，電子遷移率為34，000cm2/Vs、薄板阻抗值是500Q(歐姆)/□。霍爾元件的制作中，使用光刻法，對(duì)保護(hù)層、蓋層、進(jìn)而工作層InAsSb層進(jìn)行蝕刻，接著，蝕刻除去端子電極部的保護(hù)膜和蓋層，利用光刻法，通過剝離法經(jīng)過Ti/Ni/Au3層端子電極的形成而制作。芯片的尺寸是0.36mm、元件的圖案做成十字形。這樣制作的霍爾元件的霍爾電壓的大小，在驅(qū)動(dòng)電壓IV、磁束密度0.1T時(shí)為170mV。顯示了非常大的霍爾電壓且磁場(chǎng)靈敏度大。又，元件的輸入阻抗值是980Q(歐姆)。沒有磁場(chǎng)時(shí)的霍爾端子間的電壓即偏壓Vu也小，在驅(qū)動(dòng)電壓為lV的情況下為O.lmV。該元件溫度依賴性小、輸入阻抗值小，因此在3V的驅(qū)動(dòng)電壓下就能夠驅(qū)動(dòng)。此時(shí)的作為磁傳感器輸出的霍爾電壓變?yōu)樯鲜龅?倍、可以得到510mV大的值，靈敏度非常高，且高輸出。<磁阻元件磁傳感器制作例1(MR)>接著，對(duì)將在霍爾元件制作例1中的使用的薄膜積層體，即厚度0.15um的InAS(^Sb。.w薄膜導(dǎo)電層用作為磁傳感器而制作的磁阻元件的制作及其特性進(jìn)行說明。磁阻元件的基本結(jié)構(gòu)如圖3所示，基本是2端子的元件。但是，實(shí)用中多用3端子的橋結(jié)構(gòu)制作，因此這里以3端子的磁阻元件為例進(jìn)行說明。圖12A和12B是用本發(fā)明的薄膜積層體制作的3端子磁阻元件芯片的剖面結(jié)構(gòu)圖。圖12A中，符號(hào)6是3層的用于外部連接的端子電極。這個(gè)例子中有3個(gè)端子電極。符號(hào)7(71、72)是用于增大磁阻效應(yīng)而形成的短路棒電極。作為2層的積層電極形成的例子。圖12B是從上面看用本發(fā)明的薄膜積層體制作的3端子磁阻元件芯片的圖。虛線的剖面是圖12A所示的部分。符號(hào)8表示磁阻元件的傳感器部分。符號(hào)301部分表示用工作層InAsSb層的短路棒區(qū)分開的磁場(chǎng)表示阻抗變化的圖案部分。所述元件中，有取出磁阻變化的中間電極602以及端子電極601、603。在各自的電極中連接有外部連接用的端子電極61、62、63。這個(gè)圖案的磁阻元件，用于外部連接的電極通過配線部11與磁阻元件的端子電極、中間電極連接。制作順序是，在厚度0.35mm的GaAs基板1上成長0.7pm的緩沖層Al。.,In。.9Sb混晶層2，在其上成長0.15ym(150nm)的InAs。.Q9Sba91薄膜導(dǎo)電層3，接著，成長0.05um蓋層AlaiIno.9Sb混晶層4，然后再成長0.0065ym的GaAs保護(hù)層10。其特性如表1所示，電子遷移率為38,000cm2/Vs、薄板阻抗值是170Q(歐姆)/□。該薄膜積層體的積層結(jié)構(gòu)是如圖2D所示的剖面結(jié)構(gòu)。磁阻元件的制作中，使用光刻法，對(duì)保護(hù)層、蓋層、進(jìn)而工作層InAsSb層進(jìn)行蝕刻，接著，蝕刻除去端子電極部的保護(hù)膜和蓋層，利用光刻法，通過剝離法進(jìn)行Ti/Ni/Au3層電極的端子電極形成。接著，為了形成短路棒電極部，蝕刻除去InAsSb工作層表面的AlInSb蓋層4和作為薄的保護(hù)層10的GaAs層。這樣，通過短路棒電極的Ti與InAsSb直接接觸的結(jié)構(gòu)來形成短路棒電極。進(jìn)而，通過剝離法(liftoff)形成Ti/Ni的2層結(jié)構(gòu)的短路棒電極。這樣制作的3端子的磁阻元件的芯片尺寸為3.1mmxl.5mm，短路棒電極的間隔L與磁阻元件電流流路的寬度W之比W/L是0.2(W/L稱為產(chǎn)生磁阻效應(yīng)的圖案的形狀比)。關(guān)于這樣制作的磁阻元件的阻抗變化，作為3端子磁阻元件制作的、以中間的電極為界分開的磁阻元件的阻抗值以同樣的值設(shè)計(jì)，因此，測(cè)定結(jié)果分別為350Q(歐姆)。磁阻元件的輸入阻抗值是700Q(歐姆)。沒有磁場(chǎng)時(shí)的霍爾端子間的電壓即偏壓Vu也小，在驅(qū)動(dòng)電壓5V下從中間電極電位的2.5V的偏離為1.2mV。磁束密度0.5丁時(shí)磁阻元件的阻抗變化顯示250%，在這個(gè)附近，相對(duì)于微小的磁束變化產(chǎn)生直線的阻抗變化。可知,其靈敏度非常高，相對(duì)于luT的磁場(chǎng)變化也能由靈敏度。<磁阻元件磁傳感器制作例2(MR)>接著，對(duì)將表2記載的薄膜積層體，即厚度0.03um的InAs。.。9Sb。.9,薄膜導(dǎo)電層用作為磁傳感器而制作的磁阻元件的制作及其特性進(jìn)行說明。磁阻元件的基本結(jié)構(gòu)如表3所示，基本是2端子的元件。但是，實(shí)用中多用3端子的橋結(jié)構(gòu)制作，因此這里以3端子的磁阻元件為例進(jìn)行說明。圖12A和圖12B是用本發(fā)明的薄膜積層體制作的3端子磁阻元件芯片的剖面結(jié)構(gòu)圖。圖12A中，符號(hào)6是3層的用于外部連接的端子電極。這個(gè)例子中有3個(gè)端子電極。符號(hào)7(71、72)是用于增大磁阻效應(yīng)而形成的短路棒電極。作為2層的積層電極形成的例子。圖12B是從上面看用本發(fā)明的薄膜積層體制作的3端子磁阻元件芯片的圖。虛線的剖面是圖12A所示的部分。符號(hào)8表示磁阻元件的傳感器部分。符號(hào)301部分表示用工作層InAsSb層的短路棒區(qū)分開的磁場(chǎng)表示阻抗變化的圖案部分。所述元件中，有取出磁阻變化的中間電極602以及端子電極601、603。在各自的電極中連接有外部連接用的端子電極61、62、63。這個(gè)圖案的磁阻元件，用于外部連接的電極通過配線部11與磁阻元件的端子電極、中間電極連接。制作順序是，在厚度0.35mm的GaAs基板1上成長0.7pm的緩沖層Al。.,In。.9Sb混晶層2，在其上成長0.03um(30nm)的摻雜有Sn的InAs。.。9Sb。.91薄膜導(dǎo)電層3，接著，成長0.05!im蓋層AlalIn。.9Sb混晶層4，然后再成長0.0065um的GaAs保護(hù)26層10。其特性如表2所示，電子遷移率為34，000cm2/Vs、薄板阻抗值是500Q(歐姆)/□。該薄膜積層體的積層結(jié)構(gòu)是如圖2D所示的剖面結(jié)構(gòu)。磁阻元件的制作中，使用光刻法，對(duì)保護(hù)層、蓋層、進(jìn)而工作層InAsSb層進(jìn)行蝕刻，接著，蝕刻除去端子電極部的保護(hù)膜和蓋層，利用光刻法，通過剝離法進(jìn)行Ti/Ni/Au3層電極的端子電極形成。接著，為了形成短路棒電極部，蝕刻除去InAsSb工作層表面的AlInSb蓋層4和作為薄的保護(hù)層10的GaAs層。這樣，通過短路棒電極的Ti與InAsSb直接接觸的結(jié)構(gòu)來形成短路棒電極。進(jìn)而，通過剝離法(liftoff)形成Ti/Ni的2層結(jié)構(gòu)的短路棒電極。這樣制作的3端子電極的磁阻元件的芯片尺寸為3.1mmxl.5mm，短路棒電極的間隔L與磁阻元件電流流路的寬度W之比W/L是0.2(W/L稱為產(chǎn)生磁阻效應(yīng)的圖案的形狀比)。關(guān)于這樣制作的磁阻元件的阻抗變化，作為3端子磁阻元件制作的、以中間的電極為界分開的磁阻元件的阻抗值以同樣的值設(shè)計(jì)。因此，以中間電極為界分開的磁阻元件的阻抗值的測(cè)定結(jié)果分別為930Q(歐姆)。因此，磁阻元件的輸入阻抗值兩者合計(jì)為1860Q(歐姆)。沒有磁場(chǎng)時(shí)的霍爾端子間的電壓即偏壓Vu也小，在驅(qū)動(dòng)電壓5V下從中間電極電位的2.5V的偏離為1.0mV。磁束密度0.5T時(shí)磁阻元件的阻抗變化顯示230%，在這個(gè)附近，相對(duì)于微小的磁束變化產(chǎn)生直線的阻抗變化。即使與磁阻元件磁傳感器制作例l相比，由磁場(chǎng)引起的阻抗變化高幾乎沒有變化，磁場(chǎng)檢測(cè)靈敏度非常高。又，這種情況下，由于摻雜了Sn，由磁阻效應(yīng)引起的阻抗變化率的溫度依賴性變得非常小。又，不加磁場(chǎng)時(shí)的輸入阻抗值的溫度依賴性也小，進(jìn)而，偏壓的溫度變化非常小。結(jié)果，能夠非常穩(wěn)定地檢測(cè)lyT的磁場(chǎng)變化。這正是為了阻抗值的溫度變化不影響磁阻變化而使用Sn摻雜的薄膜積層體的優(yōu)點(diǎn)。<磁阻元件磁傳感器制作例3(MR)>接著，對(duì)將表2記載的薄膜積層體，即厚度0.10ym的InAs。^Sb。^薄膜導(dǎo)電層用作為磁傳感器而制作的磁阻元件的制作及其特性進(jìn)行說明。磁阻元件的基本結(jié)構(gòu)如表3所示，基本是2端子的元件。但是，實(shí)用中多用3端子的橋結(jié)構(gòu)制作，因此這里以3端子的磁阻元件為例進(jìn)行說明。圖12A和圖12B是用本發(fā)明的薄膜積層體制作的3端子磁阻元件芯片的剖面結(jié)構(gòu)圖。圖12A中，符號(hào)6是3層的用于外部連接的端子電極。這個(gè)例子中有3個(gè)端子電極。符號(hào)7(71、72)是用于增大磁阻效應(yīng)而形成的短路棒電極。作為2層的積層電極形成的例子。圖12B是從上面看用本發(fā)明的薄膜積層體制作的3端子磁阻元件芯片的圖。虛線的剖面是圖12A所示的部分。符號(hào)8表示磁阻元件的傳感器部分。符號(hào)301部分表示用工作層InAsSb層的短路棒區(qū)分開的磁場(chǎng)表示阻抗變化的圖案部分。所述元件中，有取出磁阻變化的中間電極602以及端子電極601、603。在各自的電極中連接有外部連接用的端子電極61、62、63。這個(gè)圖案的磁阻元件，用于外部連接的電極通過配線部11與磁阻元件的端子電極、中間電極連接。制作順序是，在厚度0.35mm的GaAs基板1上成長0.7pm的緩沖層AlQ1In。.9Sb混晶層2，在其上成長O.lOnm(107nm)的摻雜有Sn的InAs。.。9Sb。.91薄膜導(dǎo)電層3，接著，成長0.05ym蓋層Al。.,In。.9Sb混晶層4，然后再成長0.0065um的GaAs保護(hù)層10。其特性如表2所示，電子遷移率為34，OOOcmVVs、薄板阻抗值是180Q(歐姆)/□。該薄膜積層體的積層結(jié)構(gòu)是如圖2D所示的剖面結(jié)構(gòu)。磁阻元件的制作中，使用光刻法，對(duì)保護(hù)層、蓋層、進(jìn)而工作層InAsSb層進(jìn)行蝕刻，接著，蝕刻除去端子電極部的保護(hù)膜和蓋層，利用光刻法，通過剝離法進(jìn)行Ti/Ni/Au3層電極的端子電極形成。接著，為了形成短路棒電極部，蝕刻除去InAsSb工作層表面的AlInSb蓋層4和作為薄的保護(hù)層10的GaAs層。這樣，通過短路棒電極的Ti與InAsSb直接接觸的結(jié)構(gòu)來形成短路棒電極。進(jìn)而，通過剝離法(liftoff)形成Ti/Ni的2層結(jié)構(gòu)的短路棒電極。這樣制作的3端子的磁阻元件的芯片尺寸為3.1mmxl.5mm,短路棒電極的間隔L與磁阻元件電流流路的寬度W之比W/L是0.2(W/L稱為產(chǎn)生磁阻效應(yīng)的圖案的形狀比)。關(guān)于這樣制作的磁阻元件的阻抗變化，作為3端子磁阻元件制作的、以中間的電極為界分開的磁阻元件的阻抗值以同樣的值設(shè)計(jì)。因此，以中間電極為界分開的磁阻元件的阻抗值的測(cè)定結(jié)果分別為370Q(歐姆)。因此，磁阻元件的輸入阻抗值為740Q(歐姆)。沒有磁場(chǎng)時(shí)的霍爾端子間的電壓即偏壓Vu也小，在驅(qū)動(dòng)電壓5V下從中間電極電位的2.5V的偏離為0.8mV。磁束密度0.5T時(shí)磁阻元件的阻抗變化顯示230%，在這個(gè)附近，相對(duì)于微小的磁束變化產(chǎn)生直線的阻抗變化。即使與磁阻元件磁傳感器制作例l相比，由磁場(chǎng)引起的阻抗變化高幾乎沒有變化，磁場(chǎng)檢測(cè)靈敏度非常高。又，這種情況下，由于摻雜了Sn，由磁阻效應(yīng)引起的阻抗變化率的溫度依賴性變得非常小。又，不加磁場(chǎng)時(shí)的輸入阻抗值的溫度依賴性也小，進(jìn)而，偏壓的溫度變化非常小。結(jié)果，能夠非常穩(wěn)定地檢測(cè)luT的磁場(chǎng)變化。這正是為了阻抗值的溫度變化不影響磁阻變化而使用Sn摻雜的薄膜積層體的優(yōu)點(diǎn)。如這些例子所示，本發(fā)明顯示能夠用厚度1ixm以下的InAsSb薄膜制作高靈敏度的霍爾元件或磁阻元件。尤其是，能夠檢測(cè)出微弱磁場(chǎng)變化的磁阻元件，期待能夠在面向磁墨印刷圖案的檢測(cè)或微小間距的鐵齒輪旋轉(zhuǎn)檢測(cè)等以往的薄膜很難做到的領(lǐng)域內(nèi)獲得廣泛的應(yīng)用。本發(fā)明的磁阻元件能夠制作2端子元件、3端子元件、4端子的全橋元件等。這些都是本發(fā)明的技術(shù)范圍。在上述例子中，關(guān)于本發(fā)明的磁傳感器雖然沒有提及包裝物，但是上述本發(fā)明的磁傳感器可以使用各種包裝，即使被包裝也仍然屬于本發(fā)明的技術(shù)范圍。接著，對(duì)本發(fā)明的其他的例子進(jìn)行說明。只有本發(fā)明的霍爾元件磁傳感器制作例1中制作的霍爾元件通常直接用樹脂包裝。包裝是為了使本發(fā)明的磁傳感器使用方便而釆用的手段，即使這樣包裝后本發(fā)明的霍爾元件或磁阻元件還是本發(fā)明的技術(shù)范圍。進(jìn)行其他包裝也一樣。進(jìn)而還有其他的例子?；魻栐峭ㄟ^放大回路對(duì)磁檢測(cè)信號(hào)即霍爾電壓放大而使用。因此，預(yù)先通過Si集成回路制作放大霍爾元件信號(hào)的電子回路，將所述Si集成回路芯片與霍爾元件芯片電線連接，將兩者收入一個(gè)包裝物中。這樣的霍爾元件雖然別名也被稱為混合霍爾IC，但是本質(zhì)上還是通過放大回路對(duì)霍爾元件的功能單純放大，因此還是本發(fā)明的技術(shù)范圍。即，是特征在于與磁傳感器信號(hào)放大用Si集成回路芯片電連接、收入一個(gè)包裝物中的本發(fā)明的InAsSb薄膜磁傳感器。在這個(gè)例子中，這樣的放太回路大致分為2種。一種是將與磁場(chǎng)成比例的霍爾元件依原樣模擬放大的放大回路。本發(fā)明的InAsSb薄膜磁傳感器也有與該模擬放大回路組合、電連接、收入一個(gè)包裝物中的情況。這種情況下，通過放大回路的霍爾電壓與磁場(chǎng)成比例。雖然有時(shí)被稱為模擬混合霍爾IC，但也是本發(fā)明的技術(shù)范圍。另外一個(gè)是，對(duì)應(yīng)于磁場(chǎng)的檢測(cè)、非檢測(cè)，或者，一定大小的磁場(chǎng)的閾值被設(shè)定在放大回路中，與該閾值以上的磁場(chǎng)檢測(cè)、非檢測(cè)相對(duì)應(yīng)，通過輸出端子開關(guān)式地輸出一定的電壓。例如，輸出端子的電壓在接地水平(7—》k《'》)(低水平)-電源電壓水平(高水平)之間變動(dòng)的數(shù)字放大回路。也有與這樣的數(shù)字放大回路組合且電連接、InAsSb薄膜磁傳感器被收入一個(gè)包裝物中使用的情況，被稱為數(shù)字混合霍爾IC，這也是本發(fā)明的技術(shù)范圍。被放大的霍爾電壓作為開關(guān)式變化的數(shù)字信號(hào)輸出而被得到。這樣的本發(fā)明的InAsSb薄膜磁傳感器與含有Si集成回路芯片的放大器一起裝入一個(gè)包裝物中使用的情況是很頻繁的，這也是本發(fā)明的技術(shù)范圍。也有將霍爾元件用作為磁傳感器的情況，也可以是磁阻元件。這種情況下，有時(shí)被稱為磁阻元件IC，也有時(shí)只是簡(jiǎn)單地被稱為磁阻元件。權(quán)利要求1.一種薄膜積層體，其特征在于，具有設(shè)置在基板上的AlxIn1-xSb混晶層(0.08≤x≤1)和與該AlxIn1-xSb層上直接接觸設(shè)置的InAsxSb1-x(0＜x≤1)薄膜導(dǎo)電層，上述AlxIn1-xSb混晶層是與上述InAsxSb1-x薄膜導(dǎo)電層相比顯示高阻抗或絕緣性、或p型傳導(dǎo)性的層，且，能帶隙比上述InAsxSb1-x薄膜導(dǎo)電層大、晶格失配(mismatch)為+1.3％～-0.8％。2.權(quán)利要求1記載的薄膜積層體，其特征在于，上述AlxIivxSb混晶層中Al原子的含率(x)是8%~30%(0.08《x《0.3)。3.—種薄膜積層體，其特征在于，具有設(shè)置在基板上的AlxGa^n"—ySb混晶層(0<x+y《1、x-0)和與該AlxGayln^.ySb混晶層上直接接觸設(shè)置的InASxSb"(0<x《1)薄膜導(dǎo)電層，上述AlxGayIn".ySb混晶層是與上述InAs,Sbk薄膜導(dǎo)電層相比顯示高阻抗或絕緣性、或p型傳導(dǎo)性的層，且，是能帶隙比上述InA、Sb^薄膜導(dǎo)電層大的層，與該InASxSbk薄膜導(dǎo)電層的晶格失配為+1.3。/。一0.8。/0。4.權(quán)利要求3記載的薄膜積層體，其特征在于，上述AM3ayln^ySb混晶層中Al和Ga原子的含率(x+y)是8.0%~30%(O.O8《x+y《0.3)。5.權(quán)利要求14中任一項(xiàng)記載的薄膜積層體，其特征在于，作為施主雜質(zhì)，VI族原子或IV族原子的Te、S、Se、Sn、Si、Ge等至少一種摻雜在上述InAs^b^薄膜導(dǎo)電層中。6.權(quán)利要求1~5中任一項(xiàng)記載的薄膜積層體，其特征在于，上述AlJn^Sb混晶層或上述AlxGayln^ySb混晶層的X線衍射半幅值為50秒~1000秒。7.權(quán)利要求1~6中任一項(xiàng)記載的薄膜積層體，其特征在于，上述AlJn^Sb混晶層或上述AlxGa^n^wSb混晶層與上述InASxSbk薄膜導(dǎo)電層的晶格失配為+1.3。/。-0.80/0。8.權(quán)利要求1~7中任一項(xiàng)記載的薄膜積層體，其特征在于，上述AlxIni.xSb混晶層或上述Al,Gayln^ySb混晶層與上述InAs,Sb,.,薄膜導(dǎo)電層的晶格失配為土0.2。/。以下。9.權(quán)利要求1~8中任一項(xiàng)記載的薄膜積層體，其特征在于，上述InA^Sb^(0<x《l)薄膜導(dǎo)電層的膜厚為100nm以下、10nm以上，電子遷移率為30000cm2/Vs以上。10.權(quán)利要求19中任一項(xiàng)記載的薄膜積層體，其特征在于，上述基板是GaAs基板，上述AlxIni.xSb混晶層是AlaiInQ.9Sb混晶層，上述InAs,Sb^薄膜導(dǎo)電層是InAsQ.。9Sb固薄膜導(dǎo)電層。11.權(quán)利要求1~8中任一項(xiàng)記載的薄膜積層體，其特征在于，上述InAs,Sb^(0<x《l)薄膜導(dǎo)電層上，作為蓋層，直接形成有AynLxSb混晶層(0.08《x《l)或AlxGayln^.ySb混晶層(0<x+y《l、x#0)，上述AlxIni.xSb混晶層蓋層或AlxGOyln^ySb混晶層蓋層是與上述InA^Sb^薄膜導(dǎo)電層相比顯示高阻抗或絕緣性、或者p型傳導(dǎo)性的層，且，是能帶隙比上述InASxSb^薄膜導(dǎo)電層大的層，與該InASxSb"薄膜導(dǎo)電層的晶格失配為+1.3%~-0.8%。12.權(quán)利要求11記載的薄膜積層體，其特征在于，上述基板是GaAs基板，上述AlxIni.xSb混晶層是AlaiIn。.9Sb混晶層，上述InASxSb^薄膜導(dǎo)電層是InAs。.。9Sb。.91薄膜導(dǎo)電層，上述蓋層的AlxIni.xSb混晶層是Al。.,In。"Sb混晶層，進(jìn)而，該Al。jIn。.9Sb混晶層的蓋層上具有GaAs保護(hù)層作為蓋層。13.權(quán)利要求1~12記載的薄膜積層體，其特征在于，基板上形成有GaAs絕緣層，其上形成有AIInSb混晶層，然后，形成有InAsSb導(dǎo)電層，進(jìn)而，在該InAsSb導(dǎo)電層上形成有AlInSb層作為蓋層，然后，該AlInSb蓋層上形成有絕緣性的薄GaAs蓋層。14.一種薄膜磁傳感器，其特征在于，以權(quán)利要求1~13中任一項(xiàng)記載的薄膜積層體的InASxSbb薄膜導(dǎo)電層作為工作層。15.—種薄膜磁傳感器，其特征在于，權(quán)利要求1~13中任一項(xiàng)記載的薄膜積層體中的薄膜導(dǎo)電層是利用霍爾效應(yīng)的元件或利用磁阻效應(yīng)的元件中的任何一個(gè)的工作層。16.權(quán)利要求14或15記載的薄膜磁傳感器，其特征在于，上述薄膜磁傳感器與該薄膜磁傳感器的傳感器信號(hào)放大用Si集成電路芯片電連接收納在一個(gè)包裝物內(nèi)。17.—種薄膜積層體的制造方法，所述方法使用分子射線外延裝置，其具有具有能夠保持超高真空的結(jié)晶成長槽、在該結(jié)晶成長槽內(nèi)分別獨(dú)立控制蒸氣壓使A1、In、Sb、As、Ga加熱蒸發(fā)的裝置；分別獨(dú)立控制蒸氣壓使施主雜質(zhì)源Sn、Si、Te加熱蒸發(fā)的裝置；保持基板的結(jié)晶成長面略呈水平的裝置；將上述基板搬入，搬出上述結(jié)晶成長槽中的裝置，其特征在于，所述方法至少具有以下工序通過在保持背景的真空度為lX10"Q~lX10-6Pa(帕斯卡)的狀態(tài)下，在加熱到300500'C的基板面上照射所要的成分元素的蒸氣，使絕緣性的AlInSb混晶層在基板上成長的工序；與AlInSb混晶層的晶格失配為+1.3%~-0.8%的InAsSb在上述AlInSb混晶層上外延成長，由此，制作InAsSb薄膜導(dǎo)電層的工序。18.權(quán)利要求17記載的薄膜積層體的制造方法，其特征在于，至少具有通過使與上述AlInSb混晶層的晶格失配為+1.3%~-0.8%的InAsSb在上述AlInSb混晶層上外延成長而制造的工序，然后，在上述InAsSb上積層與上述InAsSb混晶層的晶格失配為+1.3%~-0.8%的AlInSb混晶層而制造的工序。19.權(quán)利要求17或18記載的薄膜積層體的制造方法，其特征在于，所述工序是上述基板是GaAs基板，AlaiIn。.9Sb混晶層在該GaAs基板上成長0.7ym，在其上，InAs,Sb。.w薄膜導(dǎo)電層成長0.15ym，接著，形成AlMIn。.9Sb混晶層成長0.05um的蓋層，進(jìn)而形成0.0065um的GaAs蓋層作為最上層的保護(hù)膜。20.—種使用薄膜積層體的薄膜磁傳感器的制造方法，所述方法使用分子射線外延裝置，其具有具有能夠保持超高真空的結(jié)晶成長槽、在該結(jié)晶成長槽內(nèi)分別獨(dú)立控制蒸氣壓使A1、In、Sb、As、Ga加熱蒸發(fā)的裝置；分別獨(dú)立控制蒸氣壓使施主雜質(zhì)源Sn、Si、Te加熱蒸發(fā)的裝置；保持基板的結(jié)晶成長面略呈水平的裝置；將上述基板搬入*搬出上述結(jié)晶成長槽中的裝置，其特征在于，所述方法具有以下工序通過在保持背景的真空度為1X1O"0~1XlO，a(帕斯卡)的狀態(tài)下，在加熱到30050(TC的基板面上照射所要的成分元素的蒸氣，使絕緣性的AlInSb層在基板上成長的工序；與AlInSb混晶層的晶格失配為+1.3%~-0.8%的InAsSb在上述AlInSb混晶層上外延成長，由此，制作InAsSb薄膜導(dǎo)電層的工序；將制作的InAsSb薄膜導(dǎo)電層加工成所要的磁傳感器圖案的工序；通過在圖案化的InAsSb薄膜導(dǎo)電層形成歐姆電極金屬，在晶片上同時(shí)制作多個(gè)磁傳感器芯片的工序；然后，還具有用切割鋸切開、制作單獨(dú)的磁傳感器芯片的工序。21.—種使用薄膜積層體的薄膜磁傳感器的制造方法，所述方法使用分子射線外延裝置，其具有具有能夠保持超高真空的結(jié)晶成長槽、在該結(jié)晶成長槽內(nèi)分別獨(dú)立控制蒸氣壓使A1、In、Sb、As、Ga加熱蒸發(fā)的裝置；分別獨(dú)立控制蒸氣壓使施主雜質(zhì)源Sn、Si、Te加熱蒸發(fā)的裝置；保持基板的結(jié)晶成長面略呈水平的裝置；將上述基板搬入*搬出上述結(jié)晶成長槽中的裝置，其特征在于，所述方法具有以下工序通過在保持背景的真空度為lX10-1Q~lX10-6Pa(帕斯卡)的狀態(tài)下，在加熱到300500'C的基板面上照射所要的成分元素的蒸氣，使絕緣性的AlInSb層在基板上成長的工序；與AlInSb混晶層的晶格失配為+1.3%—0.8%的InAsSb在上述AlInSb混晶層上外延成長，由此，制作InAsSb薄膜導(dǎo)電層的工序；在InAsSb薄膜導(dǎo)電層上形成與該InAsSb導(dǎo)電層的晶格失配為+1.3%~-0.8%的蓋層AIInSb混晶層，接著，形成GaAs絕緣層的工序；將制作的InAsSb薄膜導(dǎo)電層加工成所要的磁傳感器圖案的工序；通過將歐姆電極金屬與圖案化的InAsSb薄膜導(dǎo)電層歐姆接觸地形成而在晶片上同時(shí)制作多個(gè)磁傳感器芯片的工序；然后，還具有用切割鋸切開、制作單獨(dú)的磁傳感器芯片的工序。全文摘要涉及實(shí)現(xiàn)具有作為InAsSb工作層的高電子遷移率和薄板阻抗的薄膜導(dǎo)電層的薄膜積層體和使用其的薄膜磁傳感器及其制造方法。提供一種薄膜積層體，其特征在于，具有設(shè)置在基板上的Al_xIn_1-xSb混晶層和與該Al_xIn_1-xSb層上直接接觸設(shè)置的InAs_xSb_1-x(0＜x≤1)薄膜導(dǎo)電層，上述Al_xIn_1-xSb混晶層是與上述InAs_xSb_1-x薄膜導(dǎo)電層相比顯示高阻抗或絕緣性、或p型傳導(dǎo)性的層，且，能帶隙比上述InAs_xSb_1-x薄膜導(dǎo)電層大、晶格失配(mismatch)為+1.3％～-0.8％。文檔編號(hào)H01L43/14GK101601148SQ200780043980公開日2009年12月9日申請(qǐng)日期2007年11月29日優(yōu)先權(quán)日2006年11月30日發(fā)明者岡本敦,外賀寬崇,柴崎一郎申請(qǐng)人:旭化成株式會(huì)社