專利名稱：芯片組裝體與芯片封裝體的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型是有關(guān)于一種半導(dǎo)體元件，且特別是有關(guān)于一種 芯片組裝體與芯片封裝體。
背景技術(shù)：
在半導(dǎo)體產(chǎn)業(yè)中，集成電路(integrated circuits, IC )的生 產(chǎn)主要可分為三個(gè)階段集成電路的設(shè)計(jì)、集成電路的制作及集 成電路的封裝。在集成電路的制作中，芯片(chip)是經(jīng)由晶圓(wafer)制 作、形成集成電路以及切割晶圓(wafer sawing )等步驟而完成。 晶圓具有一主動(dòng)面(active surface),其泛指晶圓的具有主動(dòng)元 件(active element)的表面。當(dāng)晶圓內(nèi)部的集成電路完成之后， 晶圓的主動(dòng)面更配置有多個(gè)焊墊(bonding pad),以使最終由晶 圓切割所形成的芯片可經(jīng)由這些焊墊而向外電性連接于 一 承載器 (carrier )。 承載器例如為 一 導(dǎo)線架(leadframe )或 一 電3各板 (circuit board )。 芯片可通過(guò)引線4妻合4支術(shù)(wire — bonding technology )或覆晶接合技術(shù)(flip - chip bonding technology ) 配置于承載器上且電性連接至承栽器，使得芯片的這些焊墊可電 性連接至承載器的多個(gè)接點(diǎn)，以構(gòu)成一芯片封裝體。就覆晶接合技術(shù)而言，通常在晶圓的主動(dòng)面上形成這些焊墊 之后，會(huì)于各個(gè)焊墊上制作一導(dǎo)電凸塊(conductive bump )，以 作為芯片電性連接至承載器的中介。由于這些導(dǎo)電凸塊通常以面 陣列的方式排列于芯片的主動(dòng)面上，使得覆晶接合技術(shù)適于運(yùn)用 在高接點(diǎn)數(shù)及高接點(diǎn)密度的芯片封裝體，例如已普遍地應(yīng)用于半 導(dǎo)體封裝產(chǎn)業(yè)中的覆晶/球格陣列式封裝(flip chip/ball gridarray package )。 it匕夕卜，才目4交于引線4妄合^支術(shù)，由于這些導(dǎo)電凸 塊可提供芯片與承載器之間較短的傳輸路徑，使得覆晶接合技術(shù) 可提升芯片封裝體的電性效能(electrical performance )。已知的芯片封裝體的芯片在進(jìn)行高速啟動(dòng)(turn on)與關(guān)閉 (turn off)的切換時(shí)，芯片內(nèi)部的電流回路會(huì)產(chǎn)生切換噪聲 (switching noise )，而配置于芯片封裝體內(nèi)的去耦合電容 (decoupling capacitor )將適時(shí)地穩(wěn)定電源與過(guò)濾高頻噪聲。在 已知的芯片封裝體中，去耦合電容依照設(shè)計(jì)需求而配置于承載器 內(nèi)或承載器上，然而這些配置去耦合電容的位置皆有其缺點(diǎn)。進(jìn) 言之，配置于承載器內(nèi)的去耦合電容其制作不易且制造成本較高。 此外，配置于承載器上的去耦合電容雖然其電容值可較大，但是 配置于承載器上的去耦合電容與芯片相距較遠(yuǎn)而無(wú)法達(dá)到預(yù)期的 效果。實(shí)用新型內(nèi)容本實(shí)用新型提供一種芯片組裝體及芯片封裝體，其電性效能 較佳。本實(shí)用新型提出一種芯片組裝體，其包括一芯片與至少一被 動(dòng)元件(passive element )。 芯片包括一基材(substrate)、 一線 路單元(circuit unit )、多個(gè)第一焊墊與多個(gè)導(dǎo)電孔道(conductive via)。基材具有彼此相對(duì)的一第一表面與一第二表面。線路單元 配置于第一表面上，且這些第一焊墊配置于第二表面上。這些導(dǎo) 電孔道貫穿基材，其中這些導(dǎo)電孔道電性連接這些第一焊墊與線 路單元。此外，被動(dòng)元件配置于第二表面上且電性連接至這些第 一焊墊。本實(shí)用新型提出一種芯片封裝體，其包括一承載器與一芯片 組裝體。芯片組裝體配置于承載器上且電性連接至承栽器，芯片 組裝體包括一芯片與至少一被動(dòng)元件。芯片包括一基材、 一線路 單元、多個(gè)第一焊墊與多個(gè)導(dǎo)電孔道。基材具有彼此相對(duì)的一第 一表面與一第二表面，其中第一表面面向承載器。線路單元配置 于第一表面上，且這些第一焊墊配置于第二表面上。這些導(dǎo)電孔 道貫穿基材，其中這些導(dǎo)電孔道電性連接這些第一焊墊與線路單 元。此外，被動(dòng)元件配置于第二表面上且電性連接至這些第一焊 墊。由于本實(shí)用新型的被動(dòng)元件是配置于芯片的背面，所以與已 知技術(shù)的將被動(dòng)元件配置于承載器上的作法相較，本實(shí)用新型的 芯片組裝體的被動(dòng)元件與芯片相距較近。因此，當(dāng)芯片運(yùn)作時(shí)， 被動(dòng)元件所能達(dá)到的效能較佳，使得本實(shí)用新型的芯片組裝體與 應(yīng)用其的芯片封裝體的電性效能有所提升。所提升，被動(dòng)元件亦可作為散熱片而將芯片所產(chǎn)生的熱傳遞至外 界環(huán)境中。


圖l繪示本實(shí)用新型第 一 實(shí)施例的 一 種芯片封裝體的剖面示意圖。圖2繪示本實(shí)用新型第二實(shí)施例的 一種芯片封裝體的剖面示意圖。
具體實(shí)施方式
為讓本實(shí)用新型的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉 較佳實(shí)施例，并配合所附圖式，作詳細(xì)說(shuō)明如下。請(qǐng)參考圖1，其繪示本實(shí)用新型第一 實(shí)施例的 一種芯片封裝體 的剖面示意圖。第 一 實(shí)施例的芯片封裝體200包括一承載器210與 一芯片組裝體220。芯片組裝體220配置于承載器210上且電性連 接至承載器210,而芯片組裝體220包括一芯片222與至少一被動(dòng) 元件224 (圖l僅示意地繪示一個(gè))。芯片222包括一基材222a、 一線路單元222b、多個(gè)焊墊222c 與多個(gè)導(dǎo)電孔道222d?；?22a具有彼此相對(duì)的兩表面S1、 S2, 其中基材222a的表面Sl面向承載器210。線路單元222b配置于基 材222a的表面Sl上。這些焊墊222c配置于基材222a的表面S2(即 芯片222的背面)上。這些導(dǎo)電孔道222d貫穿基材222a,其中這 些導(dǎo)電孔道222d電性連接這些焊墊222c與線路單元222b。此外， 被動(dòng)元件224配置于基材222a的表面S2上且電性連接至這些焊墊 222c。由于被動(dòng)元件224配置于芯片222的基材222a的表面S2上，所 以與已知技術(shù)的將被動(dòng)元件配置于承載器上的作法相較，芯片封 裝體200的被動(dòng)元件224與芯片222相距較近。因此，當(dāng)芯片222運(yùn) 作時(shí)，被動(dòng)元件224所能達(dá)到的效能為較佳，使得芯片封裝體200 的電性效能有所提升。在第一實(shí)施例中，被動(dòng)元件224可為電容，其包括兩導(dǎo)電層 224a與 一介電層224b。這些導(dǎo)電層224a可通過(guò)表面粘著技術(shù) (surface mounting technology)而分另寸電'l"生連4妻至這些焊墊 222c，且介電層224b配置于這些導(dǎo)電層224a之間。此外，這些導(dǎo) 電層224a可分別為接地層(ground layer)與電源層(power layer )。第一實(shí)施例的線路單元222b包括至少一晶體管100 (圖l僅示 意地繪示一個(gè))與多條線路102、 104、 106。晶體管100可配置在 基材222a的表面Sl上，且晶體管100電性連接至線路102，進(jìn)而電 性連接至承栽器210。此外，線路104可做為電源線路，而線路106 可作為接地線路。當(dāng)然，線路單元222b亦可包括其他集成電路元
件(未繪示)與其他集成電路(未繪示)，在此第一實(shí)施例只是用 以舉例而非限定本實(shí)用新型。
詳言之，第一實(shí)施例的芯片222的線路單元222b中的電源線 路104可經(jīng)由部分的導(dǎo)電孔道222d (亦即電源導(dǎo)電孔道)與部分 的焊墊222c (亦即電源焊墊)，而電性連接至被動(dòng)元件224的其中 一導(dǎo)電層224a (亦即電源層)。此外，芯片222的線路單元222b中 的接地線路106可經(jīng)由另 一部分的導(dǎo)電孔道222d (亦即接地導(dǎo)電 孔道)與另一部分的焊墊222c (亦即接地焊墊)，而電性連接至被 動(dòng)元件224的另 一導(dǎo)電層224a (亦即接地層)。
當(dāng)?shù)?一 實(shí)施例的芯片封裝體200的芯片222在進(jìn)行高速啟動(dòng)與 關(guān)閉的切換時(shí)，傳輸于芯片222的線路單元222b內(nèi)的電流會(huì)引起 切換噪聲。配置于基材222a的表面S2上的被動(dòng)元件224可作為去 耦合電容而適時(shí)地穩(wěn)定電源與過(guò)濾高頻噪聲。與已知技術(shù)相較， 由于被動(dòng)元件224與芯片222相距較近，因此例如為電容的被動(dòng)元 件224其穩(wěn)定電源與過(guò)濾高頻噪聲的效果較佳。
值得說(shuō)明的是，第一實(shí)施例中，承載器210可為電路板，且芯 片組裝體220更包括多個(gè)導(dǎo)電凸塊226。這些導(dǎo)電凸塊226配置于 線路單元222b的一表面S3 (即芯片222的主動(dòng)面)與承載器210 之間，其中表面S3為線路單元222b的遠(yuǎn)離基材222a的表面，表面 S4為線路單元222b的靠近基材222a的表面。芯片222通過(guò)這些導(dǎo) 電凸塊226而電性連接至承載器210。綜言之，第一實(shí)施例的芯片 222是通過(guò)覆晶接合技術(shù)而電性連接至承載器210。
請(qǐng)參考圖2，其繪示本實(shí)用新型第二實(shí)施例的一種芯片封裝體 的剖面示意圖。第二實(shí)施例的芯片封裝體300與第 一 實(shí)施例的芯片 封裝體200的主要不同之處在于，被動(dòng)元件324的外型與配置方式。 在第二實(shí)施例中，被動(dòng)元件324包括兩導(dǎo)電層324a、 一介電層324b 與多個(gè)導(dǎo)電貫孑L ( conductive through hole ) 324c。介電層324b
配置于這些導(dǎo)電層324a之間，且這些導(dǎo)電貫孔324c貫穿介電層 324b。此外，就圖2所繪示的相對(duì)位置而言，位于介電層下方的導(dǎo) 電層324a具有多個(gè)焊墊324d與 一導(dǎo)電部(conductive portion) 324e,且這些焊墊324d與導(dǎo)電部324e電性絕緣。這些導(dǎo)電貫孔324c電性連接位于介電層324b上方的導(dǎo)電層 324a與這些焊墊324d。此外，這些焊墊324d電性連接至部分的焊 墊322c,且導(dǎo)電部324e電性連接至另 一部分的焊墊322c。詳言之，第二實(shí)施例的芯片322的線路單元322b中的電源線 路104可經(jīng)由部分的導(dǎo)電孔道322d (亦即電源導(dǎo)電孔道)、部分的 焊墊322c (亦即電源焊墊)、焊墊324d與導(dǎo)電貫孔324c，而電性 連接至被動(dòng)元件324的位于介電層324b上方的導(dǎo)電層324a (亦即 電源層)。此外，芯片322的線路單元322b的接地線路106可經(jīng)由 另 一部分的導(dǎo)電孔道322d (亦即接地導(dǎo)電孔道)與另一部分的焊 墊322c (亦即接地焊墊)，而電性連接至被動(dòng)元件324的位于介電 層324b下方的導(dǎo)電部324e (亦即接地層)。必須說(shuō)明的是，位于 介電層324b上方的導(dǎo)電層324a與位于介電層324b下方的導(dǎo)電部 324e可依照設(shè)計(jì)需求而分別為接地層與電源層，據(jù)此上述實(shí)施例 只是用以舉例而非限定本實(shí)用新型。值得注意的是，由于被動(dòng)元件324的兩導(dǎo)電層324a可以平行 于基材322a的表面S2'(即芯片322的背面)的方式配置于芯片322 上，所以兩導(dǎo)電層324a的面積可較大。因此，當(dāng)芯片322運(yùn)作時(shí)， 被動(dòng)元件324亦可作為散熱片而將芯片322所產(chǎn)生的熱傳遞至外界 環(huán)境中。以下的優(yōu)點(diǎn)一、由于本實(shí)用新型的被動(dòng)元件是配置于芯片的背面，所以 與已知技術(shù)的將被動(dòng)元件配置于承載器上的作法相較，本實(shí)用新
型的芯片組裝體的被動(dòng)元件與芯片相距較近。因此，當(dāng)芯片運(yùn)作 時(shí)，被動(dòng)元件所能達(dá)到的效能為較佳，使得本實(shí)用新型的芯片組 裝體與應(yīng)用其的芯片封裝體的電性效能有所提升。片的背面的方式配置于芯片上，所以這些導(dǎo)電層的面積可較大。 因此，當(dāng)芯片運(yùn)作時(shí)，被動(dòng)元件亦可作為散熱片而將芯片所產(chǎn)生 的熱傳遞至外界環(huán)境中。以上所述僅為本實(shí)用新型較佳實(shí)施例，然其并非用以限定本 實(shí)用新型的范圍，任何熟悉本項(xiàng)技術(shù)的人員，在不脫離本實(shí)用新 型的精神和范圍內(nèi)，可在此基礎(chǔ)上做進(jìn)一步的改進(jìn)和變化，因此 本實(shí)用新型的保護(hù)范圍當(dāng)以本申請(qǐng)的權(quán)利要求書所界定的范圍為 準(zhǔn)。附圖中符號(hào)的簡(jiǎn)單說(shuō)明如下100:晶體管 102、 104、 106:線路200、 300:芯片封裝體210:承載器220:芯片組裝體 222、 322:芯片222a、 322a:基材222b、 322b:線路單元222c、 322c、 324d:焊墊222d、 322d:導(dǎo)電孑L道224、 324:被動(dòng)元件224a、 324a:導(dǎo)電層224b、 324b:介電層226:導(dǎo)電凸塊324c:導(dǎo)電貫孔324e:導(dǎo)電部Sl、 S2、 S2，、 S3、 S4:表面
權(quán)利要求1.一種芯片組裝體，其特征在于，所述芯片組裝體包括一芯片，該芯片包括一基材，具有彼此相對(duì)的一第一表面與一第二表面；一線路單元，配置于該第一表面上；多個(gè)第一焊墊，配置于該第二表面上；以及多個(gè)導(dǎo)電孔道，貫穿該基材，其中所述導(dǎo)電孔道電性連接所述第一焊墊與該線路單元；以及至少一被動(dòng)元件，配置于該第二表面上且電性連接至所述第一焊墊。
2. 根據(jù)權(quán)利要求l所述的芯片組裝體，其特征在于，該線路 單元包括至少一晶體管與多條線路，且該晶體管電性連接至所述 線路的至少其中之一。
3. 根據(jù)權(quán)利要求1或2所述的芯片組裝體，其特征在于，該被 動(dòng)元件為電容。
4. 根據(jù)權(quán)利要求3所述的芯片組裝體，其特征在于，該被動(dòng) 元件包括兩導(dǎo)電層，分別電性連接至所述第一焊墊；以及 一介電層，配置于所述導(dǎo)電層之間。
5. 根據(jù)權(quán)利要求4所述的芯片組裝體，其特征在于，所述導(dǎo) 電層之一為接地層，且另一所述導(dǎo)電層為電源層。
6. 根據(jù)權(quán)利要求3所述的芯片組裝體，其特征在于，該被動(dòng) 元件包括一第一導(dǎo)電層；一第二導(dǎo)電層，具有多個(gè)第二焊墊與一導(dǎo)電部，其中所述第 二焊墊與該導(dǎo)電部電性絕緣；一介電層，配置于該第一導(dǎo)電層與該第二導(dǎo)電層之間；以及 多個(gè)導(dǎo)電貫孔，貫穿該介電層且電性連接該第一導(dǎo)電層與所 述第二焊墊，其中所述第二焊墊電性連接至部分所述第一焊墊， 且該導(dǎo)電部電性連接至另一部分所述第一焊墊。
7. 根據(jù)權(quán)利要求6所述的芯片組裝體，其特征在于，該第一 導(dǎo)電層為接地層，且該導(dǎo)電部為電源層。
8. 根據(jù)權(quán)利要求6所述的芯片組裝體，其特征在于，該第一 導(dǎo)電層為電源層，且該導(dǎo)電部為接地層。
9. 根據(jù)權(quán)利要求1或2所述的芯片組裝體，其特征在于，更包 括多個(gè)導(dǎo)電凸塊，其配置于該線路單元的一第三表面上，該第三 表面較該線路單元的 一 第四表面更遠(yuǎn)離該基材。
10. —種芯片封裝體，其特征在于，所述芯片封裝體包括 一承載器；以及一根據(jù)權(quán)利要求l所述的芯片組裝體，配置于該承載器上且電 性連接至該承載器。
專利摘要本實(shí)用新型提供一種芯片組裝體與芯片封裝體，特別涉及一種芯片組裝體，其包括一芯片與至少一被動(dòng)元件。芯片包括一基材、一線路單元、多個(gè)第一焊墊與多個(gè)導(dǎo)電孔道。基材具有彼此相對(duì)的一第一表面與一第二表面。線路單元配置于第一表面上，且這些第一焊墊配置于第二表面上。這些導(dǎo)電孔道貫穿基材，其中這些導(dǎo)電孔道電性連接這些第一焊墊與線路單元。此外，被動(dòng)元件配置于第二表面上且電性連接至這些第一焊墊。此外，亦提出一種應(yīng)用上述的芯片組裝體的芯片封裝體。本實(shí)用新型所述的芯片組裝體與芯片封裝體，其電性效能有所提升，被動(dòng)元件亦可作為散熱片而將芯片所產(chǎn)生的熱傳遞至外界環(huán)境中。
文檔編號(hào)H01L23/34GK201017879SQ20072000573
公開日2008年2月6日 申請(qǐng)日期2007年2月15日 優(yōu)先權(quán)日2007年2月15日
發(fā)明者徐鑫洲 申請(qǐng)人:威盛電子股份有限公司