專利名稱：半導(dǎo)體器件制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件制造方法。
背景技術(shù)：
公知的是，當(dāng)把ASIC芯片和用于此ASIC芯片的存儲(chǔ)芯片安裝 在電路基板上時(shí)，通過把此ASIC芯片安裝在將要與其連接的電路基 板上并且隨后在此ASIC芯片上堆疊存儲(chǔ)芯片來構(gòu)成的半導(dǎo)體器件 (見，例如日本未經(jīng)審查的專利文獻(xiàn)2005-251953)。
順便提及，把多個(gè)不同的存儲(chǔ)芯片提供給一種類型的ASIC芯片。 在這種情況下，存儲(chǔ)芯片也必須通過導(dǎo)線電連接到電路基板上的預(yù)定 端子。在存儲(chǔ)芯片不同的情況下，在電路基板上它們端子的位置通常 是不同的。因此，在現(xiàn)有技術(shù)中，必須為每個(gè)不同的存儲(chǔ)芯片分別設(shè) 計(jì)電路基板。結(jié)果出現(xiàn)這樣的問題這種結(jié)構(gòu)的制造既麻煩又使生產(chǎn) 成本增加。
例如，如圖15A、圖16A、圖17A所示，在存儲(chǔ)芯片1、 2和3 中，端子布置稍微不同。在這種情況下，如圖15B、圖16B、圖17B 所示，對(duì)于基板4、 5和6，必須分別設(shè)計(jì)和制造具有與存儲(chǔ)芯片1、 2和3的端子布置適合的端子布置的專用電路基板4、5和6。在這里， 圖15C、圖16C、圖17C是分別示出存儲(chǔ)芯片被安裝在基板上的俯視 圖，圖15D、圖16D、圖17D是分別示出存儲(chǔ)芯片被安裝在基板上的 前視圖，其中8表示ASIC芯片。
而且，在圖18A到圖18D中，示出了一個(gè)例子具有相同容量的存儲(chǔ)芯片IO被堆疊成兩層并且被安裝在ASIC芯片8上。當(dāng)在電路基板12上堆疊而且提供多個(gè)存儲(chǔ)芯片10時(shí)，必須設(shè)計(jì)和制備在其上 分別為每個(gè)堆疊號(hào)碼的存儲(chǔ)芯片10特別設(shè)計(jì)專門端子的電路基板 12。在這里，9表示由絕緣體形成的隔離物。
而且，設(shè)計(jì)如圖18B所示的電路基板12,這樣一個(gè)存儲(chǔ)芯片就可以被安裝在這個(gè)電路基板上。在這種情況下，為了應(yīng)對(duì)安裝多個(gè)存 儲(chǔ)芯片的這樣一個(gè)情形，必須預(yù)先制備具有能夠處理大量存儲(chǔ)芯片的 端子布置的電路基板。然而，這樣的電路基板通常地具有多層的復(fù)雜結(jié)構(gòu)。結(jié)果會(huì)出現(xiàn)這樣的問題這種電路基板不易于設(shè)計(jì)和制造，而 且增加成本。

發(fā)明內(nèi)容
實(shí)現(xiàn)本發(fā)明用以解決以上的問題，并且本發(fā)明的一個(gè)目標(biāo)是提供一種能夠使用共用的電路基板實(shí)現(xiàn)成本降低的半導(dǎo)體器件制造方 法。
依據(jù)本發(fā)明的第一方面，在制造半導(dǎo)體器件的一種方法中，此方法包含
a) 制備一種類型的ASIC芯片；
b) 制備彼此不同的存儲(chǔ)芯片；
c) 制備共用的電路基板；
d) 制備包括布線圖的底座端子芯片，所述布線圖具有存儲(chǔ)芯片端子和外部連接端子；
e) 通過倒裝片結(jié)合的方式把所述ASIC芯片安裝到共用的電路基板上；
f) 把底座端子芯片固定在所述ASIC芯片上；
g) 把存儲(chǔ)芯片之一安裝在底座端子芯片上；
h) 使用第一導(dǎo)線把所述存儲(chǔ)芯片之一上的端子電連接到存儲(chǔ)芯片端子；以及
i) 使用第二導(dǎo)線把外部連接端子電連接到共用的電路基板上的端子。
依據(jù)本發(fā)明的第二方面，在制造半導(dǎo)體器件的一種方法中，此 方法包含步驟
a) 制備一種類型的ASIC芯片；
b) 制備多個(gè)存儲(chǔ)芯片； C)制備共用的電路基板；
d) 制備包括布線圖的底座端子芯片，所述布線圖具有存儲(chǔ)芯片 端子和外部連接端子；
e) 通過倒裝片結(jié)合的方式把所述ASIC芯片安裝到共用的電路 基板上；
f) 把底座端子芯片固定在所述ASIC芯片上；
g) 把所述多個(gè)存儲(chǔ)芯片安裝在底座端子芯片上；
h) 使用第一導(dǎo)線把所述多個(gè)存儲(chǔ)芯片上的端子電連接到存儲(chǔ)芯
片端子；以及
i) 使用第二導(dǎo)線把外部連接端子電連接到共用的電路基板上的端子。
依據(jù)本發(fā)明的第三方面，其中步驟g)可以包含經(jīng)由隔離物堆
疊存儲(chǔ)芯片。
依據(jù)本發(fā)明的第四方面，步驟g)可以包含以組合方式提供存 儲(chǔ)芯片。
依據(jù)本發(fā)明，提供在設(shè)計(jì)和制造方面同普通的電路基板需要一 樣開銷的電路基板，并且在易于設(shè)計(jì)和制造而且相對(duì)不需要開銷的底 座端子側(cè)上提供與多個(gè)存儲(chǔ)芯片對(duì)應(yīng)的共用的或單獨(dú)的布線圖。因此 可以提供能降低生產(chǎn)成本的半導(dǎo)體器件。


圖1A到ID是示出依據(jù)本發(fā)明的第一實(shí)施例的存儲(chǔ)芯片安裝例 子的說明性示圖2A到2D是示出依據(jù)第一實(shí)施例的存儲(chǔ)芯片的另一安裝例子 的說明性示圖3A到3D是示出依據(jù)第一實(shí)施例的存儲(chǔ)芯片的另一安裝例子
的說明性示圖4是依據(jù)第一實(shí)施例的電路基板的說明性示圖5A到5D是依據(jù)本發(fā)明的第二實(shí)施例的存儲(chǔ)芯片的說明性示
圖6是依據(jù)第二實(shí)施例的電路基板的說明性示圖7是依據(jù)第二實(shí)施例的底座端子芯片的說明性示圖8是依據(jù)第二實(shí)施例的半導(dǎo)體器件的俯視圖9是依據(jù)第二實(shí)施例的半導(dǎo)體器件的前視圖IO是依據(jù)本發(fā)明的第三實(shí)施例的存儲(chǔ)芯片的說明性示圖11是依據(jù)第三實(shí)施例的電路基板的說明性示圖12是依據(jù)第三實(shí)施例的底座端子芯片的說明性示圖13是依據(jù)第三實(shí)施例的半導(dǎo)體器件的俯視圖14是依據(jù)第三實(shí)施例的半導(dǎo)體器件的前視圖15A到15D是示出依據(jù)現(xiàn)有技術(shù)的半導(dǎo)體器件的存儲(chǔ)芯片的 安裝例子的說明性示圖16A到16D是示出依據(jù)現(xiàn)有技術(shù)的半導(dǎo)體器件的存儲(chǔ)芯片的 另一安裝例子的說明性示圖17A到17D是示出依據(jù)現(xiàn)有技術(shù)的半導(dǎo)體器件的存儲(chǔ)芯片的 另一安裝例子的說明性示圖；和
圖18A到18D是示出依據(jù)現(xiàn)有技術(shù)的半導(dǎo)體器件的存儲(chǔ)芯片的 另一安裝例子的說明性示圖。
具體實(shí)施例方式
接下來，參考后面的附圖詳細(xì)地描述示范性實(shí)施例。
第一實(shí)施例
圖1A到圖3D示出了第一實(shí)施例。本實(shí)施例示出了把三種類型 的存儲(chǔ)芯片21、 22和23安裝在一種類型的ASIC芯片20上的例子。 在各個(gè)存儲(chǔ)芯片21、 22和23上移動(dòng)端子21a、 22a和23a的位置。 即在此例子中，存儲(chǔ)芯片21上的端子21a相對(duì)于存儲(chǔ)芯片22上的端 子22a被向左移動(dòng)，存儲(chǔ)芯片23上的端子23a相對(duì)于存儲(chǔ)芯片22上的端子22a被向右移動(dòng)。
在這種情況下，在現(xiàn)有技術(shù)中，端子位置被設(shè)計(jì)成與每個(gè)存儲(chǔ) 芯片相對(duì)應(yīng)的電路基板需要單獨(dú)制備。
然而，在本實(shí)施例中，采用了一個(gè)共用的電路基板25，此電路 基板端子25a的位置被設(shè)置為共用的(見圖4)。
而且，在本實(shí)施例中，如圖1B、圖2B和圖3B所示，為每個(gè)存 儲(chǔ)芯片制備了底座端子芯片29、 30和31 (在不同底座端子芯片上分 別安裝不同的存儲(chǔ)芯片21、22和23并且在不同底座端子芯片上分別 形成布線圖26、 27和28)。布線圖26、 27和28具有經(jīng)由導(dǎo)線分別 連接存儲(chǔ)芯片21、 22和23的端子21a、 22a和23a的存儲(chǔ)芯片端子 26a、 27a和28a和具有經(jīng)由導(dǎo)線分別連接電路基板25的端子25a的 外部連接端子26b、 27b和28b。
在將被安裝的存儲(chǔ)芯片21、 22和23的端子21a、 22a和23a經(jīng) 由導(dǎo)線分別易于連接的位置，提供底座端子芯片29、 30和31的存儲(chǔ) 芯片端子26a、 27a和28a，例如，其中把兩組端子設(shè)置為彼此最靠 近。相似地，在電路基板25的端子25a經(jīng)由導(dǎo)線分別易于連接的位 置提供底座端子芯片29、 30和31的外部連接端子26b、 27b和28b， 例如其中把兩組端子設(shè)置為彼此最靠近。
在底座端子芯片29、 30和31上分別形成布線圖26、 27和28， 從而這些布線圖分別連接端子26a和26b、端子27a和27b、以及端 子28a和28b。
在底座端子芯片29、 30和31上只形成具有各個(gè)端子的布線圖 26、 27和28。因此，易于實(shí)現(xiàn)底座端子芯片29、 30和31的設(shè)計(jì)和 制造，而且降低成本。即，底座端子芯片29、 30和31的設(shè)計(jì)和制造 比分別形成多層電路基板25的情況更容易實(shí)現(xiàn)，而且使成本更低。 可以使用硅片制造底座端子芯片29、 30和31。
如上所述，電路基板25是共用的，但是用于在其上安裝存儲(chǔ)芯 片21、 22和23的底座端子芯片29、 30和31是分別制備的。
隨后，ASIC芯片20被以倒裝片方式結(jié)合到電路基板25，三套 ASIC芯片20和單獨(dú)的存儲(chǔ)芯片21、 22和23分別共用此電路基板。隨后，使用粘合劑分別將底座端子芯片29、 30和31固定在ASIC芯片20上。隨后，使用粘合劑分別將對(duì)應(yīng)的存儲(chǔ)芯片21、 22和23固 定在底座端子芯片29、 30和31上。
接下來，存儲(chǔ)芯片21、 22和23的端子21a、 22a和23a分別電 連接到底座端子芯片29、 30和31的對(duì)應(yīng)存儲(chǔ)芯片端子26a、 27a和 28a。隨后，底座端子芯片29、 30和31的外部連接端子26b、 27b 和28b分別電連接到電路基板25的端子25a。如此提供了半導(dǎo)體器 件37 (見圖1C和1D、圖2C和2D、圖3C和3D)。在這里，封裝樹 脂(沒有示出)可以封裝ASIC芯片20、存儲(chǔ)芯片和導(dǎo)線33及35。
第二實(shí)施例
圖5到圖9示出了第二實(shí)施例。本實(shí)施例示出了一個(gè)例子其 中安裝多個(gè)(例如多達(dá)四個(gè))尺寸小于ASIC芯片20的存儲(chǔ)芯片。在 現(xiàn)有技術(shù)中，當(dāng)一個(gè)、二個(gè)、三個(gè)和四個(gè)存儲(chǔ)芯片將被單獨(dú)安裝時(shí)， 分開設(shè)計(jì)和制造用于一個(gè)、二個(gè)、三個(gè)和四個(gè)存儲(chǔ)芯片的各自的電路基板。
在本實(shí)施例中，當(dāng)預(yù)先知道將要安裝的存儲(chǔ)芯片的數(shù)目時(shí)，提 前設(shè)計(jì)和制造具有多個(gè)端子25a的布置的共用的電路基板25,所述 多個(gè)端子25a的布置能從最小數(shù)目到最大數(shù)目適應(yīng)各個(gè)存儲(chǔ)芯片(見圖6)。
在這個(gè)例子中，制備了能響應(yīng)多至四個(gè)存儲(chǔ)芯片40、 41、 42和 43 (圖5)的電路基板25。在這種情況下，對(duì)于存儲(chǔ)芯片40、 41、 42和43，可以使用同類型的或者不同類型的存儲(chǔ)芯片。
進(jìn)一步地，在本實(shí)施例中，制備了在其上可以安裝多個(gè)(例如 多至四個(gè))存儲(chǔ)芯片40、 41、 42和43的共用的底座端子芯片45 (圖 7)。而且，在底座端子芯片45上形成了電連接到將被安裝的多至四 個(gè)存儲(chǔ)芯片的布線圖46。
例如，存儲(chǔ)芯片40、 41、 42和43分別被安裝在圖7中的區(qū)域A、 B、 C和D上。在預(yù)定的布置中，在這些區(qū)域周圍形成存儲(chǔ)芯片端子46a，存儲(chǔ)芯片40、 41、 42和43的端子40a、 41a、 42a和43a分別經(jīng)由導(dǎo)線33電連接到存儲(chǔ)芯片端子46a。
而且，在預(yù)定的布置中，在底座端子芯片45的外圍區(qū)域形成連
接到各個(gè)存儲(chǔ)芯片端子46a的外部連接端子46b。在預(yù)定的布置中， 可以在期望的位置通過在其中對(duì)布局圖46進(jìn)行引線來形成兩種端子 46a禾口 46b。
外部連接端子46b被排成一行，因此這些端子可以經(jīng)由導(dǎo)線35 與電路基板25的端子25a連接。
可以通過使用總線等來共享幾個(gè)鄰近的存儲(chǔ)芯片。因此，在底 座端子芯片45上，在共用的導(dǎo)線(如46c)上形成兩個(gè)存儲(chǔ)芯片端 子46a和46a，鄰近的存儲(chǔ)芯片的共用端子經(jīng)由導(dǎo)線33連接到這兩 個(gè)存儲(chǔ)芯片端子，隨后這些存儲(chǔ)芯片端子46a和46a連接到一個(gè)外部 連接端子46b。如此形成布線圖46。在圖7的例子中，在鄰近的存儲(chǔ) 芯片之間形成三個(gè)共用的導(dǎo)線46c。還可通過使用半導(dǎo)體晶片來容易 地制造底座端子芯片45。
如上所述，制備了電路基板25和底座端子芯片45。首先，ASIC 芯片20被以倒裝片方式結(jié)合到并安裝在電路基板25上。隨后，使用 粘合劑將底座端子芯片45固定在ASIC芯片20上。隨后，使用粘合 劑將預(yù)定數(shù)目(所述例子中是四個(gè))的存儲(chǔ)芯片固定在底座端子芯片 的預(yù)定位置上。隨后，經(jīng)由導(dǎo)線33對(duì)存儲(chǔ)芯片上的端子和底座端子 芯片45的存儲(chǔ)芯片端子46a進(jìn)行互相電連接。隨后，經(jīng)由導(dǎo)線35 對(duì)底座端子芯片45的外部連接端子46b和電路基板25的端子25a 進(jìn)行互相電連接。因此，關(guān)于各個(gè)存儲(chǔ)芯片，完成了半導(dǎo)體器件37 (見圖8和圖9)。在這里，封裝樹脂(沒有示出)可以封裝ASIC 芯片20、存儲(chǔ)芯片和導(dǎo)線33及35。
第三實(shí)施例
圖10到圖14示出了第三實(shí)施例。本實(shí)施例示出了一個(gè)例子 其中在一種類型的ASIC芯片20上安裝多個(gè)相同的存儲(chǔ)芯片50 (圖 10)。由于采用了相同的存儲(chǔ)芯片50，因此它們的端子50a的位置 和功能是完全相同的。在這個(gè)例子中，下文將描述這種情況其中， 將安裝多至兩片存儲(chǔ)芯片50。
在本實(shí)施例中，制備具有共用端子25a的電路基板25(圖11)。在這種情況下，可以采用與安裝一個(gè)存儲(chǔ)芯片50時(shí)所采用布置相同 的布置作為端子25a的布置。
而且，在本實(shí)施例中，制備了在其上安裝多個(gè)存儲(chǔ)芯片的共用底座端子芯片52。隨后，多個(gè)存儲(chǔ)芯片50經(jīng)由隔離物51被堆疊安 裝在底座端子芯片52上。
圖12示出了在其上可以安裝兩個(gè)存儲(chǔ)芯片50的共用底座端子 芯片52。在底座端子芯片52上形成布線圖54。隨后，在布線圖54 上形成存儲(chǔ)芯片端子54a，該存儲(chǔ)芯片端子54a經(jīng)由導(dǎo)線33與將被 安裝的存儲(chǔ)芯片50的端子50a連接。隨后，形成外部連接端子54b， 從而連接存儲(chǔ)芯片端子54a，并且還經(jīng)由導(dǎo)線35連接電路基板25的 端子25a。在底座端子芯片52的外圍區(qū)域形成外部連接端子54b,從 而具有與電路基板25的端子25a相同的布置。
在本實(shí)施例中，相同的存儲(chǔ)芯片50被堆疊兩層安裝在電路基板 25上。在堆疊兩個(gè)存儲(chǔ)芯片50的情況下，具有相同功能的端子50a 在上面的和下面的存儲(chǔ)芯片50中被放置在相同位置。因此，如圖12 所示，在底座端子芯片52的共用導(dǎo)線(例如54c)上形成兩個(gè)存儲(chǔ) 芯片端子54a，上面的和下面的存儲(chǔ)芯片50的共用端子50a經(jīng)由導(dǎo) 線33連接到存儲(chǔ)芯片端子54a，而且這些存儲(chǔ)芯片端子連接到一個(gè) 外部連接端子54b。如此，形成布線圖54。
如上所述，制備了電路基板25和底座端子芯片52。首先，ASIC 芯片20被以倒裝片方式結(jié)合到并安裝在電路基板25上。隨后，采用 粘合劑把底座端子芯片52固定到ASIC芯片20上。
隨后，采用粘合劑在底座端子芯片52上固定處于第一層的存儲(chǔ) 芯片50。隨后，經(jīng)由導(dǎo)線33對(duì)存儲(chǔ)芯片50的端子50a和底座端子 芯片52的存儲(chǔ)芯片端子54a進(jìn)行互相電連接。
隨后，采用粘合劑將處于第二層的存儲(chǔ)芯片50經(jīng)由隔離物51 固定在處于第一層的存儲(chǔ)芯片50上。隨后，經(jīng)由導(dǎo)線33對(duì)處于第二 層的存儲(chǔ)芯片50的端子50a和底座端子芯片52的存儲(chǔ)芯片端子54a 進(jìn)行互相電連接。
隨后，經(jīng)由導(dǎo)線35對(duì)底座端子芯片52的外部連接端子54b和電路基板25的端子25a進(jìn)行互相電連接。如此，關(guān)于各個(gè)存儲(chǔ)芯片， 完成了半導(dǎo)體器件37 (見圖13和14)。在這里，封裝樹脂(沒有示 出)可以封裝ASIC芯片20、存儲(chǔ)芯片和導(dǎo)線33及35。
當(dāng)然，在采用一個(gè)存儲(chǔ)芯片50的情況下，只安裝位于第一層的 存儲(chǔ)芯片50。
在上面的實(shí)施例中，雖然相同的存儲(chǔ)芯片50被堆疊兩層安裝， 但是三個(gè)存儲(chǔ)芯片50或更多存儲(chǔ)芯片也可以經(jīng)由隔離物被堆疊并如 此安裝。在這種情況下，在共用的導(dǎo)線54c上形成經(jīng)由導(dǎo)線33可以 與多個(gè)存儲(chǔ)芯片50上的端子50a連接的多個(gè)存儲(chǔ)芯片端子54a。
在這里，堆疊并安裝的存儲(chǔ)芯片不是總相同的，而且可以交替 堆疊并安裝多個(gè)不同的存儲(chǔ)芯片。在這種情況下，當(dāng)然需要在底座端 子芯片52上形成可以安裝所有存儲(chǔ)芯片的布線圖(沒有示出)。
雖然結(jié)合了示范性實(shí)施例描述了本發(fā)明，但是對(duì)所屬領(lǐng)域的技 術(shù)人員明顯的是，在不偏離本發(fā)明的前提下，可以進(jìn)行多種變化和修 改。因此，意圖是覆蓋所附權(quán)利要求內(nèi)包含的所有處于本發(fā)明的真正 精神和范圍內(nèi)的變化和修改。
權(quán)利要求
1.一種制造半導(dǎo)體器件的方法，此方法包含步驟a)制備一種類型的ASIC芯片；b)制備彼此不同的存儲(chǔ)芯片；c)制備共用的電路基板；d)制備包括布線圖的底座端子芯片，所述布線圖具有存儲(chǔ)芯片端子和外部連接端子；e)通過倒裝片結(jié)合的方式把所述ASIC芯片安裝到所述共用的電路基板上；f)把所述底座端子芯片固定在所述ASIC芯片上；g)把存儲(chǔ)芯片之一安裝在所述底座端子芯片上；h)使用第一導(dǎo)線把所述存儲(chǔ)芯片之一上的端子電連接到所述存儲(chǔ)芯片端子；以及i)使用第二導(dǎo)線把所述外部連接端子電連接到所述共用的電路基板上的端子。
2. —種制造半導(dǎo)體器件的方法，此方法包含步驟a) 制備一種類型的ASIC芯片；b) 制備多個(gè)存儲(chǔ)芯片； C)制備共用的電路基板；d) 制備包括布線圖的底座端子芯片，所述布線圖具有存儲(chǔ)芯片 端子和外部連接端子；e) 通過倒裝片結(jié)合的方式把所述ASIC芯片安裝到所述共用的 電路基板上；f) 把所述底座端子芯片固定在所述ASIC芯片上；g) 把所述多個(gè)存儲(chǔ)芯片安裝在所述底座端子芯片上；h) 使用第一導(dǎo)線把所述多個(gè)存儲(chǔ)芯片上的端子電連接到所述存 儲(chǔ)芯片端子；以及i) 使用第二導(dǎo)線把所述外部連接端子電連接到所述共用的電路.基板上的端子。
3. 如權(quán)利要求2所述的制造半導(dǎo)體器件的方法，其中步驟g)包含經(jīng)由隔離物堆疊存儲(chǔ)芯片。
4. 如權(quán)利要求2所述的制造半導(dǎo)體器件的方法，其中步驟g)包含以組合方式提供存儲(chǔ)芯片。
全文摘要
在制造半導(dǎo)體器件的一種方法中，此方法包括a)制備一種類型的ASIC芯片；b)制備不同的存儲(chǔ)芯片；c)制備共用的電路基板；d)制備包括布線圖的底座端子芯片，所述布線圖具有存儲(chǔ)芯片端子和外部連接端子；e)通過倒裝片結(jié)合的方式把一個(gè)ASIC芯片安裝在共用的電路基板上；f)把所述底座端子芯片固定在此ASIC芯片上；g)把存儲(chǔ)芯片之一安裝在底座端子芯片上；h)使用第一導(dǎo)線把所述存儲(chǔ)芯片之一上的端子電連接到存儲(chǔ)芯片端子；并且i)使用第二導(dǎo)線把外部連接端子電連接到共用的電路基板上的端子。
文檔編號(hào)H01L21/60GK101207053SQ20071030068
公開日2008年6月25日 申請(qǐng)日期2007年12月21日 優(yōu)先權(quán)日2006年12月22日
發(fā)明者井上英俊, 佐藤仁志 申請(qǐng)人:新光電氣工業(yè)株式會(huì)社