專利名稱：半導(dǎo)體元件、超薄晶粒封裝體與半導(dǎo)體晶粒封裝體的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及晶片級芯片尺寸封裝，且特別涉及在晶片級芯片尺寸封裝中 使用的超薄接觸柵格陣列。
背景技術(shù)：
過去數(shù)十年間已經(jīng)見到許多電子技術(shù)與半導(dǎo)體封裝的發(fā)展，其影響了整
個電子產(chǎn)業(yè)。表面粘著技術(shù)(surface mount technology, SMT)、球柵陣列(ball grid array, BGA)與基板柵格陣列(land grid array, LGA)封裝對于多種集成電 路的高產(chǎn)能裝配為重要步驟，且同時允許減少印刷電路板上的連接墊間距。 一般經(jīng)封裝的集成電路是通過細金線來連結(jié)在晶粒上的金屬墊與分布在鑄 模樹脂封裝體外的電極。雙列直插式封裝(dual inline package, DIP)或四面扁 平封裝(quad flat package, QFP)為現(xiàn)今集成電路封裝的基本結(jié)構(gòu)。然而增加封 裝體外圍的針腳數(shù)通常會導(dǎo)致鉛線間距太短，而在封裝芯片的基板架設(shè)中產(chǎn) 生限制。
芯片級或芯片尺寸封裝(chip-size packaging, CSP)、球柵陣列與基板柵格 陣列正好是使電極密集而不需增加封裝尺寸的一些方法。芯片級封裝提供了 在芯片尺寸上的晶片封裝。芯片級封裝通常產(chǎn)生1.2倍晶粒尺寸內(nèi)的封裝體， 其大幅減低了元件潛在的尺寸。雖然這些發(fā)展巳使電子元件縮小化，但永遠 要求朝向更小、更輕與更薄的消耗產(chǎn)品促使封裝需要更加縮小化。
為了滿足朝向縮小化與功能性的市場需求，近幾年引進晶片級芯片尺寸 封裝以增加密度、性能與成本效益，而減少了電子封裝產(chǎn)業(yè)中元件的重量與 尺寸。在晶片級芯片尺寸封裝中， 一般直接在晶粒上產(chǎn)生封裝，并由球柵陣 列或基板柵格陣列提供接點。近來所發(fā)展的電子元件，例如移動電話、移動 電腦、攝錄像機、個人電子助理(personal digital assistants, PDAs)等使用小型、 輕、薄與非常密集的封裝集成電路。使用晶片級芯片尺寸封裝可封裝針腳數(shù) 目較少的較小晶粒，可增加同一晶片上的芯片數(shù)目，因此通常較具有優(yōu)勢與
經(jīng)濟效益。然而，相對而言第二層連接器，即在半導(dǎo)體封裝與印刷電路板間
的連接器仍然相當高一介于0.2與0.3mm之間。
目前晶片級芯片尺寸封裝接觸技術(shù)的一個缺點為封裝尺寸與晶粒尺寸 越來越小，但連接器的高度卻維持不變。圖1為晶粒封裝體10的剖面圖。 晶粒封裝體10包括半導(dǎo)體元件100與焊球101，位于凸塊底層金屬 (under-bump metallurgy, UBM)層102之上，其沉積于晶粒封裝體IO之上以 幫助設(shè)置。焊球的傳統(tǒng)封裝高度為0.2-0.3mm。不論可以制造多小的晶粒封 裝體10，焊球101的高度仍維持在0.2-0.3mm。
目前晶片級芯片尺寸封裝接觸技術(shù)的第二個缺點為在焊球陣列中所產(chǎn) 生的應(yīng)力。在傳統(tǒng)引腳封裝中，通過鷗翼型的引線來釋放應(yīng)力。在面陣列 (area-array)焊球封裝中，應(yīng)力一般集中在焊接點(solderjoint)中。于封裝壽命 周期中，接觸應(yīng)力常使焊接點失敗。在晶片級芯片尺寸封裝技術(shù)中，與應(yīng)力 /可靠度相關(guān)的重要機械性參數(shù)為(a)相距中性點的球距(distance from neutral point, DNP)，其為通過芯片尺寸與凸塊間距來決定；(b)凸塊均衡(bump standoff); (c)凸塊的數(shù)目。相距中性點的球距越大(即凸塊離中性點越遠)， 在焊接凸塊中與下層表面上所產(chǎn)生的應(yīng)力就越大。因此離晶粒中性點最遠的 悍接凸塊，其焊接點失敗的問題最嚴重。現(xiàn)今用來降低或釋放面陣列接觸封 裝的應(yīng)力的方法包括，維持較大的焊球或沉積材料層包圍著凸塊，其熱膨脹 系數(shù)與下層的封裝相似。較相配的熱膨脹系數(shù)會減少在焊接點上的應(yīng)力。然 而，增加包圍層會增加晶粒制造的材料與工藝步驟。

發(fā)明內(nèi)容
通過本發(fā)明的實施例可解決或防止上述或其他的問題，且通常可達到技 術(shù)性優(yōu)勢，而本發(fā)明的實施例提供低高度突出物或連結(jié)器的陣列，其各高于 晶粒封裝體表面10pm或比lOpm小。為了補償在此種晶片級芯片尺寸封裝 結(jié)構(gòu)所發(fā)生的可靠度問題，在晶粒角落放置一系列的焊接棒或角落棒狀物。 這些焊接棒為在晶粒上離中性點最遠的焊接點提供額外的鄰近表面區(qū)域，因 此增加了所有晶粒連接的可靠度。
本發(fā)明提供一種半導(dǎo)體元件，包括半導(dǎo)體晶粒，其具有多個突出物，在 印刷電路板與該半導(dǎo)體晶粒間提供電性連接，其中各突出物不高于該半導(dǎo)體 晶粒的表面10pm以上。本元件也具有多個焊棒，設(shè)置在該晶粒的角落，其 中各焊棒不高于該半導(dǎo)體晶粒的表面10pm以上。
如上所述的半導(dǎo)體元件，其中該每一個突出物與該每一個焊棒具有下述 剖面形狀之一蕈狀；以及柱狀。如上所述的半導(dǎo)體元件，還包括焊接增強薄膜，設(shè)置在該多個突出物與多個焊棒之上。如上所述的半導(dǎo)體元件，其中該焊接增強薄膜是由選自由下列所組成的群組之一的材料所形成金；鉑；以及金鉑合金。如上所述的半導(dǎo)體元件，還包括重分布層，其在該多個突出物與該多個 焊棒間提供連接。如上所述的半導(dǎo)體元件，其中該每一個焊棒具有下述平面形狀之一L 形；矩形；以及幾何圖形，其長度大于其寬度。本發(fā)明還提供一種超薄晶粒 封裝體，包括多個突出物，設(shè)置在該超薄晶粒封裝體的連接表面上，其中各 突出物延伸出該連接表面小于或等于10pm。該晶粒封裝體也包括角落棒狀 物，設(shè)置在該超薄晶粒封裝體的各角落，其中該角落棒狀物的表面區(qū)域大于 該多個突出物之一，且延伸出該連接表面的距離約等于該多個突出物。如上所述的超薄晶粒封裝體，還包括增強薄膜，沉積于該多個突出物 的每一個突出物與該角落棒狀物上。如上所述的超薄晶粒封裝體，該增強薄膜選自由下列所組成的群組之 一金；鉑；以及金鉑合金如上所述的超薄晶粒封裝體，其中該多個突出物與該角落棒狀物具有下 述剖面形狀之一蘑菇狀；以及柱狀。
如上所述的超薄晶粒封裝體，其中該角落棒狀物具有下述平面形狀之 一L形；矩形；以及幾何圖形，其長度大于其寬度。本發(fā)明還提供一種半導(dǎo)體晶粒封裝體，包括多層晶粒，具有從該多層晶 粒的表面延伸的連接器陣列，其中各連接器延伸出該表面的距離小于或等于 10pm。多個焊棒，設(shè)置在該半導(dǎo)體晶粒封裝體的各角落，其中該多個焊棒從 該表面延伸的高度約等于該連接器的延伸距離。如上所述的半導(dǎo)體晶粒封裝體，還包括焊接增強薄膜在該連接器陣列與 該多個焊棒上，其中該焊接增強薄膜為無鉛材料。
如上所述的半導(dǎo)體晶粒封裝體，其中該連接器陣列的每一個連接器與該 多個焊棒的每一個焊棒具有下述剖面形狀之一蘑菇狀；以及柱狀。如上所述的半導(dǎo)體晶粒封裝體，其中該多個焊棒的每一個焊棒具有下述 平面形狀之一L形；矩形；以及幾何圖形，其長度大于其寬度。
本發(fā)明較佳實施例的優(yōu)點為其為半導(dǎo)體元件提供了超薄封裝高度。本發(fā)明較佳實施例的更進一步優(yōu)點為在晶粒角落，額外的焊接棒增強 了焊接點的可靠度。為了讓本發(fā)明的上述和其他目的、特征、和優(yōu)點能更明顯易懂，下文特 舉較佳實施例，并配合附圖，作詳細說明如下。


圖1顯示傳統(tǒng)晶粒封裝體的剖面圖。圖2顯示本發(fā)明一個實施例的晶片級芯片尺寸封裝結(jié)構(gòu)的剖面圖。圖3顯示本發(fā)明一個實施例的晶片級芯片尺寸封裝結(jié)構(gòu)的剖面圖。圖4A顯示本發(fā)明一個實施例的晶粒封裝體的平面圖，其使用晶片級芯 片尺寸封裝結(jié)構(gòu)來配置。圖4B顯示本發(fā)明一個實施例的晶粒封裝體的剖面圖，其使用晶片級芯 片尺寸封裝結(jié)構(gòu)來配置。圖5顯示本發(fā)明一個實施例的超薄晶粒封裝體的平面圖，其使用晶片級 芯片尺寸封裝結(jié)構(gòu)來配置。其中，附圖標記說明如下
10 晶粒封裝體
100 半導(dǎo)體元件
101 焊球
102 凸塊底層金屬層
20、 30 晶片級芯片尺寸封裝結(jié)構(gòu)
200、 300、 40 晶粒封裝體
201、 301 重分布層
202、 302、 401 低高度突出物 303 增強薄膜
40 晶粒封裝體 400 晶粒表面 402 角落棒狀物 403 晶粒
50 超薄晶粒封裝體 500 晶粒晶片 501 焊接突出物 502 焊接棒
具體實施例方式
圖2顯示本發(fā)明一個實施例的晶片級芯片尺寸封裝結(jié)構(gòu)20的剖面圖。 晶片級芯片尺寸封裝結(jié)構(gòu)20包括低高度突出物202，其形成于晶粒封裝體 200之上。晶粒封裝體200為常見的晶粒，具有多層半導(dǎo)體材料，包括重分 布層201，其提供低高度突出物202與晶粒封裝體200的有源部分的連接。 低高度突出物202連接至印刷電路板(未顯示)，以提供印刷電路板至晶粒 封裝體200的有源部分的電性連接。
在本發(fā)明的一個較佳實施例中，低高度突出物202比晶粒封裝體200的 表面高出10pm。需注意的是在本發(fā)明的額外及/或替代實施例中，低高度突 出物202的高度可小于10pm,且仍然高于晶粒封裝體200的表面。
需注意的是，敘述與示出于圖2的本發(fā)明實施例只顯示單一陣列的連接 器/突出物。為了簡明，只顯示單一連接器。實際上，根據(jù)本發(fā)明實施例，晶 粒封裝體可配置數(shù)十或數(shù)百個陣列連接器。因此，此處的附圖只示出一個或 者少數(shù)陣列連接器是為了簡單說明，并不限制本發(fā)明只具有特定數(shù)目的突出 物或連接器。
圖3顯示本發(fā)明一個實施例的晶片級芯片尺寸封裝結(jié)構(gòu)30的剖面圖。 晶片級芯片尺寸封裝結(jié)構(gòu)30包括低高度突出物302，其形成于晶粒封裝體 300之上。晶粒封裝體300包括多層半導(dǎo)體材料，包括重分布層301。圖3 中的晶片級芯片尺寸封裝結(jié)構(gòu)30的實施例顯示，低高度突出物302的形狀 為蕈狀，其包括塊狀物延伸于晶粒封裝體300的頂部上。此外，在低高度突 出物302的頂部上沉積增強薄膜303，以增強晶片級芯片尺寸封裝結(jié)構(gòu)30的焊接能力與可靠度。需注意的是在本發(fā)明一個較佳實施例中，連接器與重分布層所使用的材 料于制造時不使用鉛。使用無鉛材料可制造與環(huán)境更相容的元件。可使用來 當作增強薄膜303的無鉛材料的例子為金、鉬、金鉑合金或上述的類似物。圖4A顯示本發(fā)明一個實施例的晶粒封裝體40的平面圖，其使用晶片級 芯片尺寸封裝結(jié)構(gòu)來配置。晶粒封裝體40包括低高度突出物401，其沉積于 晶粒表面400上的面陣列中。在晶片級芯片尺寸封裝技術(shù)中，與中性點的距 離讓傳統(tǒng)焊接凸塊與焊球的焊接點可靠度降低。當凸塊的高度降低時，自然 發(fā)生于焊接點中的壓力或應(yīng)力就不會散布于較小的結(jié)構(gòu)上。然而，為了增強 焊接點的可靠度，可在晶粒封裝體40的角落設(shè)置角落棒狀物402。通過角落 棒狀物來增加覆蓋的區(qū)域，其位于在晶粒封裝體40上相距中性點的最大距 離處，增加了晶粒封裝體40全部焊接點的可靠度。圖4B顯示本發(fā)明一個實施例的晶粒封裝體40的剖面圖，其使用晶片級 芯片尺寸封裝結(jié)構(gòu)來配置。角落棒狀物402約與低高度突出物401相同高度， 且形成在晶粒403的晶粒表面400中。當之后將晶粒封裝體40連接至終點 位置，焊接點區(qū)域不只發(fā)生在低高度突出物401的接點，還包括角落棒狀物 402的較大相鄰區(qū)域。此增加的焊接點區(qū)域增加與增強了晶粒封裝體40的整 體連接的可靠度。需注意的是在本發(fā)明的額外及/或替代實施例中，焊接棒，例如角落棒狀 物402的剖面形狀可以是蕈狀，如圖4B所示，或者可以是簡單的筒狀或柱 狀。更需注意的是，雖然角落棒狀物402顯示為L形，但也可使用其他形狀 以利于增強晶粒封裝體的焊接能力與可靠度。此外，本發(fā)明的額外及/或替代 實施例可在角落棒狀物402的頂部上沉積焊接增強薄膜，例如增強薄膜303 (圖3)以增強實施例結(jié)構(gòu)的焊接能力與可靠度。圖5顯示本發(fā)明一個實施例的超薄晶粒封裝體50的平面圖，其使用晶 片級芯片尺寸封裝結(jié)構(gòu)來配置。顯示于圖5的實施例通過增加焊接棒502至 晶粒封裝體50的角落來增強焊接點的可靠度。以焊接棒502所覆蓋的增加 的區(qū)域，其位于在晶粒晶片500上相距中性點的最大距離，增加了焊接突出 物501的所有焊接點的可靠度。雖然本發(fā)明已以較佳實施例揭示如上，然其并非用以限定本發(fā)明，任何
本領(lǐng)域普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作些許的更動 與潤飾，因此本發(fā)明的保護范圍當視隨附的權(quán)利要求所界定的范圍為準。
權(quán)利要求
1.一種半導(dǎo)體元件，包括半導(dǎo)體晶粒；多個突出物，在印刷電路板與該半導(dǎo)體晶粒間提供電性連接，其中該多個突出物的每一個突出物不高于該半導(dǎo)體晶粒的表面10μm以上；以及多個焊棒，設(shè)置在該晶粒的角落，其中該多個焊棒的每一個焊棒不高于該半導(dǎo)體晶粒的表面10μm以上。
2. 如權(quán)利要求1所述的半導(dǎo)體元件，其中該每一個突出物與該每一個焊 棒具有下述剖面形狀之一蕈狀；以及 柱狀。
3. 如權(quán)利要求1所述的半導(dǎo)體元件，還包括焊接增強薄膜，設(shè)置在該多個突出物與多個焊棒之上。
4. 如權(quán)利要求3所述的半導(dǎo)體元件，其中該焊接增強薄膜是由選自由下 列所組成的群組之一的材料所形成金；鉑；以及金鉑合金。
5. 如權(quán)利要求1所述的半導(dǎo)體元件，還包括重分布層，其在該多個突出 物與該多個焊棒間提供連接。
6. 如權(quán)利要求1所述的半導(dǎo)體元件，其中該每一個焊棒具有下述平面形 狀之一L形；矩形；以及幾何圖形，其長度大于其寬度。
7. —種超薄晶粒封裝體，包括多個突出物，設(shè)置在該超薄晶粒封裝體的連接表面上，其中該多個突出物的每一個突出物延伸出該連接表面小于或等于10^im;以及角落棒狀物，設(shè)置在該超薄晶粒封裝體的各角落，其中該角落棒狀物的 表面區(qū)域大于該多個突出物之一，且延伸出該連接表面的距離約等于該多個 突出物。
8. 如權(quán)利要求7所述的超薄晶粒封裝體，還包括增強薄膜，沉積于該 多個突出物的每一個突出物與該角落棒狀物上。
9. 如權(quán)利要求8所述的超薄晶粒封裝體，其中該增強薄膜選自由下列所 組成的群組之一金；鉑；以及金鉑合金。
10. 如權(quán)利要求7所述的超薄晶粒封裝體，其中該多個突出物與各角落 棒狀物具有下述剖面形狀之一蕈狀；以及 柱狀。
11. 如權(quán)利要求7所述的超薄晶粒封裝體，其中各該角落棒狀物具有下 述平面形狀之一L形；矩形；以及幾何圖形，其長度大于其寬度。
12. —種半導(dǎo)體晶粒封裝體，包括 多層晶粒；連接器陣列，從該多層晶粒的表面延伸，其中各該連接器延伸出該表面 小于或等于10pm;以及多個焊棒，設(shè)置在該半導(dǎo)體晶粒封裝體的各角落，其中該多個焊棒從該 表面延伸的高度約等于該連接器。
13. 如權(quán)利要求12所述的半導(dǎo)體晶粒封裝體，還包括焊接增強薄膜，設(shè)置在該連接器陣列與該多個焊棒上，其中該焊接增強薄膜為無鉛。
14. 如權(quán)利要求12所述的半導(dǎo)體晶粒封裝體，其中各該連接器與該多個 焊棒的每一個焊棒具有下述剖面形狀之一蕈狀；以及 柱狀。
15.如權(quán)利要求12所述的半導(dǎo)體晶粒封裝體，其中該多個焊棒的每一4 焊棒具有下述平面形狀之一 L形；矩形；以及幾何圖形，其長度大于其寬度。
全文摘要
本發(fā)明為一種半導(dǎo)體元件、超薄晶粒封裝體與半導(dǎo)體晶粒封裝體，該半導(dǎo)體元件為晶片級芯片尺寸封裝(wafer level chip size packaging，WLCSP)結(jié)構(gòu)，包括半導(dǎo)體晶粒，其具有多個突出物在該半導(dǎo)體晶粒的表面，用以與有源層間提供電性連接。各突出物不高于該半導(dǎo)體晶粒的表面10μm以上。本元件也具有多個焊棒設(shè)置在該晶粒的角落，其中各焊棒不高于該半導(dǎo)體晶粒的表面10μm以上。本發(fā)明還提供一種超薄晶粒封裝體與一種半導(dǎo)體晶粒封裝體。本發(fā)明為半導(dǎo)體元件提供了超薄封裝高度。更進一步，在晶粒角落額外設(shè)置的焊接棒還增強了焊接點的可靠度。
文檔編號H01L23/485GK101339929SQ20071019399
公開日2009年1月7日 申請日期2007年11月29日 優(yōu)先權(quán)日2007年7月2日
發(fā)明者李新輝, 李明機 申請人:臺灣積體電路制造股份有限公司