專利名稱：半導(dǎo)體存儲器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及閃存器件，尤其涉及具有存儲單元晶體管陣列和選沖奪晶體管、通過位線和源纟及線(source line)尋址的NAND存儲器件。
背景技術(shù)：
US 6,936,884 B2公開了 NAND型閃存器件及其制造方法。通 過絕緣區(qū)的平行條來圖樣化半導(dǎo)體襯底的表面，從而限定器件的有 源區(qū)域。與條狀有源區(qū)域橫向并與絕緣區(qū)相交地排列字線。通過選 擇晶體管在兩端限制串聯(lián)連接的多行存儲單元晶體管，這些選擇晶 體管分別連4妄至源才及線和漏才及4妄觸"t翁孑L ( drain contact plug )。 一夸漏極^接觸插孔施加到漏才及區(qū)上并連4妾至在存Y諸單元陣列上良好位置 排列的位線。在所描述的方法的一種變型中，在串選擇線圖案、多 個字線圖案、以及4妾地選擇線圖案的側(cè)壁上形成了隔離層(spacer )。 在所得到結(jié)構(gòu)的整個表面上順序形成蝕刻停止層和第一層間絕緣 層，然后繼續(xù)對其進(jìn)行圖樣化以形成狹縫式共源極線接觸孔。同時， 形成暴露了各個串(string)的漏極區(qū)的漏極接觸孔。在共源極線接 觸孔和漏才及*接觸孔的側(cè)壁上形成勢壘絕纟彖層(barrier insulating layer)和相似的勢壘金屬層。還要將金屬層施加到底部上。在所得 到的結(jié)構(gòu)的整個表面上形成用于填充共源線《接觸孔和漏核j妾觸 孔的金屬層，然后蝕刻金屬層和勢壘金屬層以形成用于填充共源招^ 線接觸孔和漏極接觸孔的平面金屬圖案。在所得到的結(jié)構(gòu)的整個表 面上形成第二層間絕緣層并對其進(jìn)行圖樣化，從而形成暴露各個漏 極接觸插孔的位線接觸孔和暴露共源極線的預(yù)定區(qū)域的源極接觸孔。發(fā)明內(nèi)容本發(fā)明公開了一種半導(dǎo)體存儲器件的制造方法，其中，在載體(carrier)上方形成存儲單元陣列和多個選擇晶體管的4冊疊層(gate stack)。在4冊疊層之間形成隔離層，并且在為源才及線i殳置的區(qū)域中 的隔離層之間形成開口。施加犧牲層，從而填充開口。圖樣化犧牲 層以形成填充開口的至少一個剩余部分。施加介電材^牛的平坦化 層。去除犧牲層的剩余部分，并施加導(dǎo)電材料以形成源極線。在本方法的另 一個實(shí)施例中，形成位線觸點(diǎn)的開口連同為源極 線才是供的開口。用犧牲層填充位線觸點(diǎn)的開口。在圖樣化犧牲層之 后，具有空隙的剩余部分i真充了開口。施加導(dǎo)電材沖+以形成源4及線 和至少一個4立線通孑L。在另 一個實(shí)施例中，圖樣化犧牲層以形成用于填充開口并覆蓋 存儲單元陣列的剩余部分。施加導(dǎo)電材料以形成源極線和防護(hù)層。上述半導(dǎo)體存儲器件具有在載體上方的存儲單元陣列和多個 選擇晶體管、至少一條源極線、以及排列在存儲單元陣列上的導(dǎo)電材料的防護(hù)層。從以下的附圖i兌明具體實(shí)施方式
、以及附力。的4又利要求和附 圖將顯而易見本發(fā)明的這些和其他特征。


為了更全面了解本發(fā)明及本發(fā)明的優(yōu)點(diǎn)，現(xiàn)在將結(jié)合附圖作出對以下描述的參考，附圖中圖1示出了在表示有源區(qū)、位線觸點(diǎn)和源極線的結(jié)構(gòu)的載體表 面上的平面圖；圖2示出了在施加犧4生層后的第一實(shí)施例的半成品的^黃截面；圖3示出了根據(jù)圖2的在施加平坦化層后的另一個半成品的橫 截面；圖4示出了才艮據(jù)圖3的在去除犧牲層后的4黃截面；圖5示出了根據(jù)圖4的在施加源極線和位線通孔后的橫截面；圖6示出了才艮據(jù)圖5的在施加接觸連接位線通孔的金屬層后的 橫截面；圖7示出了根據(jù)圖5的在施加介電層、通孔、和用于接觸連接 位線通孔的金屬層后的橫截面；圖8示出了根據(jù)圖6的在存儲單元陣列上圍繞防護(hù)層的實(shí)施例 的橫截面；圖9示出了根據(jù)圖8的在位線通孔的區(qū)域中具有介電填料的另 一個實(shí)施例的4黃截面；圖10示出了根據(jù)圖9的在施加與源極和防護(hù)層的連接后的橫 截面5 圖11示出了根據(jù)圖8的在施加硬掩模后的橫截面；以及 圖12示出了根據(jù)圖11的在施加金屬層后的橫截面。
具體實(shí)施方式
圖l示出了載體(例如，半導(dǎo)體襯底)表面上的平面圖。通過 可以通過淺槽絕緣材料形成的絕緣區(qū)來遮斷(interrupt)有源區(qū)域 AA。位線觸點(diǎn)BL被提供在有源區(qū)域內(nèi)圖解示出的圖案中。平行于 位線觸點(diǎn)的排列，在載體表面上方提供源極線SL。這是NAND結(jié) 構(gòu)中的存儲器件的基本圖案。圖2示出了本方法的第一種變型的半成品的才黃截面。載體1可 以是設(shè)置有半導(dǎo)體材一+層或?qū)有?layer sequence )的半導(dǎo)體襯底或 半導(dǎo)體主體。主表面可以設(shè)置有薄氧化層2。存儲單元晶體管5的 存儲單元陣列3排列在載體表面上方。在存儲單元晶體管5的陣列 邊界處提供選擇晶體管4。每個晶體管都具有柵疊層6,其通?？?以包圍作為柵電極提供的多晶硅層7和為了減小跡線電阻而提供的 金屬層8。在存儲單元晶體管5的柵疊層中，可以將柵電極分成控 制柵電才及、中間介電層、和作為存儲裝置提供的浮動4冊電極。通過 頂部沖冊疊層9(例力口，可以是氮^f匕石圭)和側(cè)壁絕全彖層10 (例如，可 以通過氮化物的側(cè)壁隔離層形成)來電絕緣柵疊層。例如，柵疊層 的金屬層可以是鎢。將一層隔離物材料(例如，氮化物或氧化物) 沉積在表面上。這可以通過LPVCD (低壓化學(xué)汽相沉積)來實(shí)現(xiàn)， 以沉積厚度通常為35nm的氮化物層。優(yōu)選地，同樣使該層沉積在 表面上，接著對其進(jìn)行各向異性蝕刻以形成柵疊層的側(cè)壁隔離層。 在圖2的實(shí)例中，隔離層11完全填滿了存儲晶體管5之間的空隙。 在可能的標(biāo)準(zhǔn)濕式清潔步驟和在尋址外圍i殳備中還可能在存儲單 元陣列的區(qū)域中可選地植入源極/漏才及區(qū)之后，例如，通過TEOS(四 乙基原石圭酸鹽)來沉積輔助層12。
然后，在整個表面上方施加犧對生層13,以》真充隔離層11之間 的開口。犧牲層13可以是多晶硅，尤其是無摻雜的多晶硅。隨后 的CMP步驟(化學(xué)機(jī)械拋光)得到一個平坦的表面。然后，施加 為硬掩才莫14 l是供的層，尤其可以是通過化學(xué)汽相沉積而沉積的氮 化物。構(gòu)成硬掩模14以使其剩余部分覆蓋由圖2中的垂直虛線表 示的犧牲層13的區(qū)域。這些區(qū)域設(shè)置有源極線的虛設(shè)部(dummy ) 15和位線通孔的虛設(shè)部16。雖然圖2的才黃截面^f又示出了源才及線和 位線通孔的一個位置，^旦是可以設(shè)置多個源才及線和位線通孔。圖3示出了根據(jù)圖2的在將犧牲層13圖樣化成源極線的虛設(shè) 部15和J立線通孔的虛i殳部16的4黃截面。如果^更掩才莫14是氮4匕物 以及犧牲層13是多晶硅，則可以使用通常用于蝕刻多晶硅的標(biāo)準(zhǔn) 蝕刻劑來蝕刻犧牲層13。 4妄著，去除^更掩才莫的殘留部分。然后，可 以再次施加四乙基原硅酸鹽來形成另一個輔助層17。施加覆蓋層 18(例如，可以是氮化物并可以通過LPCVD來進(jìn)行再次沉積)。接 著，利用平坦化層 19 (例如，可以是硼磷硅玻璃 (boro叩hosphorussilicate glass))來使表面平坦化。然而，其他介 電材并牛也是可以的。可以通過CMP來實(shí)現(xiàn)平坦化步驟，在另一個 輔助層17處停止該平坦化步驟，/人而4吏犧4生層的剩余部分的上表 面暴露。用圖3中的水平虛線表示相應(yīng)的水平面。圖4示出了在去除虛i殳部15、 16 (現(xiàn)在用相應(yīng)的開口代替)之 后獲得的結(jié)構(gòu)的一黃截面?，F(xiàn)在可以扭j于注入步艱《來形成作為源才及/ 漏極區(qū)提供的摻雜區(qū)域20。這可以是砷的標(biāo)準(zhǔn)離子注入過程。從圖 4可以看出，優(yōu)選地，在進(jìn)行注入之前，從開口的側(cè)壁和底部中去 除第一輔助層12和另一輔助層17。同樣可以去除薄氧化層2，或 者可以維持薄氧化層以在注入期間提供擴(kuò)散。上面已提到，在根據(jù) 圖2 4吏犧4生層13沉積之前可能已扭J亍了這個注入過禾呈。
圖5示出了根據(jù)圖4的橫截面的另一個半成品。在注入之后， 優(yōu)選地，將薄襯墊(liner) 21濺鍍到表面上。然后，將為源極線22 和位線通孔23才是供的導(dǎo)電材坤牛施加到開口中。導(dǎo)電材料可以是鴒， 例如，這可以通過MCVD (金屬4匕學(xué)汽相沉積)來施加。然后，佳: 所施加的材料平坦化以形成圖5中的平坦層。如果施加的是諸如鵠 的金屬，則可以通過CMP (在襯墊21上停止)或通過返回原位蝕 刻金屬來實(shí)現(xiàn)平坦化?，F(xiàn)在，可以與源4及線22分離地來連4妄位線 it孑匕23。圖6示出了根據(jù)圖5的在源極線22中形成了凹槽后的橫截面。 將介電層24 (例如，氧化物)填入凹槽中?？梢詻_丸行另一個CMP 步驟，在襯墊21上停止，乂人而再次獲得平坦表面。然后，優(yōu)選地， 通過蝕刻步驟從上表面去除襯板。在施加金屬層25之前，優(yōu)選地， 將薄阻擋層(圖中未示出)濺鍍到表面上。然后施加金屬層25 (例 如，由鵠形成并構(gòu)成為凈皮4是供給位線的形狀)。這個過程本身可以 通過在蝕刻之前的光刻步驟以已知的方式來進(jìn)行。圖7示出了根據(jù)圖6的橫截面的又一個實(shí)施例。在本實(shí)施例中， 將介電層26施加到表面上，而不是源4及線中的凹槽中。在位線通 孔23上方的介電層26中形成導(dǎo)電材料的通孔27,從而4妄觸連4妄位 線通孔23。然后，在介電層26上方施加金屬層28 (例如，由鎢形 成)，以通過金屬層28電連接通孔27。介電層26使金屬層28與源 極線22電絕緣。本實(shí)施例的其他結(jié)構(gòu)元件與根據(jù)圖6的實(shí)施例類 似。圖8示出了根據(jù)圖6橫截面的橫截面中的另一個實(shí)施例。根據(jù) 圖6和圖8的實(shí)施例的結(jié)構(gòu)是相似的，^旦是才艮據(jù)圖8的另一個實(shí)施 例另外設(shè)置有由導(dǎo)電材料形成的防護(hù)層29。通過圖2所示的犧牲層 13的另一虛"i殳部產(chǎn)生防護(hù)層。除了源才及線和位線通孔的虛i殳部，還 要將犧牲層13的一部分維持在覆蓋存儲單元陣列3的區(qū)域中。其他的制造步驟與已描述的步驟類似。當(dāng)已施加平坦化層19并去除 犧4生層時，A^平坦化層19中去除在存々者單元陣列3上方為防護(hù)層 提供的區(qū)域。優(yōu)選地，在相同的制造步驟中，施加為源極線和位線 通孔提供的導(dǎo)電材料，以同樣形成防護(hù)層29。圖8所示的實(shí)施例與 根據(jù)圖6的實(shí)施例類似，其中，使源極線22凹進(jìn)去，以能夠施加 使源極線22與金屬層25絕緣的介電層24。如圖8所示，在防護(hù)層 的材料中形成相應(yīng)的凹槽，從而介電層24也使防護(hù)層29與金屬層 25纟色緣。圖9示出了另一個實(shí)施例，其中，對防護(hù)層29提供觸點(diǎn)，但 是位線通孔的開口#皮介電填并+31填充?？梢杂昧硪粋€輔助層17和 覆蓋層18完全覆蓋開口 。通過導(dǎo)電材料的插孔30形成與防護(hù)層29 的電連4妄。圖10示出了源極線22通過接線32與源極的電連接和防護(hù)層 通過接線33經(jīng)由插孔與防護(hù)層的電連4妄。圖11示出了與才艮據(jù)圖8的實(shí)施例類似的又一個實(shí)施例，其中， 使用了硬掩模34(例如，可以是氮化物)。優(yōu)選地，在施加形成了 源才及線22、位線通孔23和防護(hù)層29的導(dǎo)電材沖+之后，形成^更掩才莫 34,然后將其圖樣化以在源極線22、位線通孑L23、和防護(hù)層29的 區(qū)域中得到開口。在圖樣化硬掩模34之后，使源極線22和防護(hù)層 29凹進(jìn)去，然后以圖11所示的方式施加介電層24。介電層24可 以是通過硬掩模34的開口沉積到導(dǎo)電材料上方的凹陷區(qū)域中的氧 化物。平坦化步驟(優(yōu)選地，通過CMP進(jìn)行)停止在硬掩模34上， 接著可以使介電層24凹陷到圖11所示的水平面下。然后，施加金 屬層25。
圖12示出了根據(jù)圖11的在施加金屬層25之后的橫截面。金 屬層25可以是鴒，其^皮施加到預(yù)先濺鍍的阻擋層上。阻擋層才及其 薄，并且在圖12中未被示出。然后，將金屬層25構(gòu)造成多條位線。盡管已詳細(xì)描述了本發(fā)明及其優(yōu)點(diǎn)，但是應(yīng)了解，在本文中， 在不脫離由附加權(quán)利要求限定的本發(fā)明的精神和范圍的情況下，可 以進(jìn)行各種修改、替換、和變換。
權(quán)利要求
1.半導(dǎo)體存儲器件的制造方法，包括在載體上方形成存儲單元陣列和多個選擇晶體管的柵疊層；在所述柵疊層之間形成隔離層；在為源極線和位線觸點(diǎn)提供的區(qū)域中的所述隔離層之間形成開口；施加犧牲層并使用所述犧牲層填充所述開口；圖樣化所述犧牲層以形成具有空隙的剩余部分，所述剩余部分填充所述開口；使用介電材料的平坦化層填充所述空隙；去除所述犧牲層的所述剩余部分；以及施加導(dǎo)電材料以形成源極線和位線通孔。
2. 根據(jù)權(quán)利要求1所述的制造方法，其中，所述犧牲層由多晶硅 形成。
3. 根據(jù)權(quán)利要求1或2所述的制造方法，還包括在去除所述犧牲層的剩余部分之后、并且在施加所述導(dǎo) 電材料以形成所述源極線和所述位線通孔之前，執(zhí)行摻雜物的 注入。
4. 根據(jù)權(quán)利要求1或2所述的制造方法，還包括在所述源才及線中形成凹槽；將介電材料施加到所述凹槽中；以及 施加用于4妄觸連接所述位線通孔的金屬層。
5. 根據(jù)權(quán)利要求1或2所述的制造方法，還包括將介電層施加到所述源極線和所述位線通孔上； 在所述^立線通孔上形成另一個通孔；以及 施加用于接觸連接所述另 一個通孔的金屬層。
6. 半導(dǎo)體存儲器件的制造方法，包括在載體上方形成存儲單元陣列和多個選擇晶體管的柵疊層；在所述柵疊層之間形成隔離層；在為源才及線提供的區(qū)纟或中的所述隔離層之間形成開口 ； 施加犧牲層并使用所述犧牲層填充所述開口 ；圖樣化所述犧牲層以形成具有空隙的剩余部分，所述剩 余部分填充所述開口并覆蓋所述存儲單元陣列；使用介電材料的平坦化層填充所述空隙；去除所述犧4生層的所述剩余部分；以及施加導(dǎo)電材^+以形成源纟及線和防護(hù)層。
7. 根據(jù)權(quán)利要求6所述的制造方法，其中，所述犧牲層由多晶硅 形成。
8. 根據(jù)權(quán)利要求6或7所述的制造方法，還包括在所述隔離層之間形成另外的開口； 圖樣化所述犧牲層以形成具有使所述另外的開口空著的間隙的剩余部分；以及使用介電材料的所述平坦化層填充所述空隙。
9. 根據(jù)權(quán)利要求6或7所述的制造方法，還包括在為所述源極線和位線觸點(diǎn)提供的區(qū)域中的所述隔離層 之間形成開口；圖樣化所述犧牲層以形成用于填充所述開口的剩余部 分；以及施加所述導(dǎo)電才才并牛以形成所述源才及線、所述防護(hù)層、和 位線通孑L。
10. 根據(jù)權(quán)利要求6或7所述的制造方法，還包括在所述源極線和所述防護(hù)層中形成凹槽； 將介電材料施加到所述凹槽中；以及 施加用于4妻觸連4妻所述位線通孔的金屬層。
11. 根據(jù)權(quán)利要求6或7所述的制造方法，還包括將介電層施加到所述源:恢線、所述防護(hù)層、和所迷4立線 通孑L上；在所述4立線通3L上形成另一個通3U以及 施加用于4妻觸連4矣所述另 一個通孔的金屬層。
12. 根據(jù)權(quán)利要求6或7所述的制造方法，還包括在所述源才及線和所述防護(hù)層中形成凹才曹； 將介電材沖牛施加到所述凹槽中； 孑L，所述插孔4妾觸連4妄所述防護(hù)層；以及 施加用于接觸連接所述插孔的金屬層。
13. 根據(jù)權(quán)利要求l、 2、 6或7所述的制造方法，還包括在施加所述犧牲層之前，施加四乙基原娃酸鹽以形成輔 助層。
14. 根據(jù)權(quán)利要求l、 2、 6或7所述的制造方法，還包括在圖樣化所述犧牲層之后，施加四乙基原硅S臾鹽以形成 另一個輔助層。
15. 根據(jù)權(quán)利要求l、 2、 6或7所述的制造方法，還包括用硼《粦石圭3皮璃形成所述平坦4b層。
16. 根據(jù)權(quán)利要求l、 2、 6或7所述的制造方法，還包括在施加所述導(dǎo)電材料以形成所述源極線之后，在所述平 坦化層上施加硬掩模，所述硬掩模具有水平面平坦的上表面；在所述導(dǎo)電材料中形成一個凹槽；用介電層填充所述凹槽；將所述介電層平坦化成所述硬掩模的水平面；以及 施加金屬層。
17. 半導(dǎo)體存儲器件，包括在載體上方的存儲單元陣列和多個選^^晶體管； 至少一條源4及線；以及排列在所述存儲單元陣列上方的導(dǎo)電材料的防護(hù)層。
18. 根據(jù)權(quán)利要求17所述的半導(dǎo)體存儲器件，還包括多條位線以及將所述位線與所述載體中的摻雜區(qū)的位線 進(jìn)行連接的通孔。
19. 根據(jù)權(quán)利要求17或18所述的半導(dǎo)體存儲器件，還包括與所述源極線的電連接和與通過圖樣化后的金屬層的一 部分提供的所述防護(hù)層的電連接，所述電連接彼此電絕緣。
20. 根據(jù)權(quán)利要求17或18所述的半導(dǎo)體存儲器件，還包括形成NAND型閃存器件的所述存4諸單元陣列和所述多個 選擇晶體管。
全文摘要
在載體上方形成存儲單元陣列和多個選擇晶體管的柵疊層，這些柵疊層被隔離層分隔開。在設(shè)置有源極線的區(qū)域中的隔離層之間形成開口。施加犧牲層以填充開口，接著將其圖樣化。使用介電材料的平坦化層填充空隙。去除犧牲層的剩余部分，然后施加導(dǎo)電材料以形成源極線。
文檔編號H01L21/8247GK101154634SQ20071015202
公開日2008年4月2日 申請日期2007年9月26日 優(yōu)先權(quán)日2006年9月29日
發(fā)明者弗朗茨·霍夫曼恩, 約瑟夫·威勒 申請人:奇夢達(dá)股份公司