專利名稱：穿透硅通道芯片堆疊封裝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種穿透硅通道芯片堆疊封裝，且特別涉及利于芯片選擇的 穿透硅通道芯片堆疊封裝。
背景技術(shù)：
針對半導(dǎo)體集成器件的封裝技術(shù)已經(jīng)持續(xù)發(fā)展以滿足安裝效率和小型
化的要求。由于在最近電器/電子設(shè)備的發(fā)展趨勢中要求小型化和高性能，所 以已發(fā)展了多種半導(dǎo)體堆疊技術(shù)。
在半導(dǎo)體工業(yè)中涉及的"堆疊"為至少兩個(gè)半導(dǎo)體芯片或封裝在垂直方
向疊加起來的技術(shù)。例如，當(dāng)這種堆疊技術(shù)應(yīng)用在存儲(chǔ)器件的領(lǐng)域中，可以 實(shí)現(xiàn)封裝的產(chǎn)品具有的存儲(chǔ)容量是沒封裝的芯片的存儲(chǔ)容量的兩倍多，且因 此可以提高安裝領(lǐng)域使用的效率。
圖1為說明傳統(tǒng)芯片堆疊封裝的截面示意圖。如圖所示，芯片IIO通過 媒介粘合劑130堆疊在基板120上且每個(gè)芯片IIO通過線140導(dǎo)電連接到基 板120。包括堆疊的芯片110和線140的基板120的上表面由密封劑150如 環(huán)氧成型混合物(EMC)密封，且基板120的下表面粘附焊料球160作為至 外電路的安裝裝置。
圖1中，參考數(shù)字112表示墊，122表示電極終端，124表示球焊盤， 和126表示電路布線。
然而，傳統(tǒng)芯片堆疊封裝具有如下幾個(gè)缺點(diǎn):由于使用金屬線來使信號(hào) 連接到每個(gè)芯片致使運(yùn)行速度相對慢；由于基板上需要額外的區(qū)域給引線鍵 合致使封裝的尺寸不能更緊湊；以及由于在每個(gè)芯片的焊盤上需要用于引線 鍵合的間隙致使封裝的高度不能更低。
為了克服上面描述的與傳統(tǒng)芯片堆疊封裝相關(guān)的問題，已經(jīng)提出了采用 穿透硅通道(在下文稱TSV)的芯片堆疊封裝。圖2為說明TSV芯片堆疊封裝的截面圖。如圖所示，在TSV芯片堆疊 封裝200中，通過在每個(gè)芯片210中形成孔洞且用導(dǎo)電層填充該孔洞來形成 TSV270，且此后由TSV270在芯片210之間形成導(dǎo)電連接。在圖2中，參考數(shù)字212表示墊，220表示基板，222表示電極終端， 224表示3求焊盤，226表示電路布線和260表示焊料王求。如圖1所示，TSV芯片堆疊封裝200將不需要基板上的額外的區(qū)域來提 供給引線鍵合的導(dǎo)電連接和不需要芯片之間存在間隙來提供給芯片和基板 之間的引線鍵合。因此，當(dāng)與圖1所示的傳統(tǒng)封裝IOO比較時(shí)，因?yàn)榛搴?芯片之間的信號(hào)連接長度縮短，TSV芯片堆疊封裝200減小了尺寸和高度， 以及因此可提高其中封裝的芯片的運(yùn)行速度。如圖l所示，在堆疊與非快速存儲(chǔ)芯片的情況下，采用引線鍵合來實(shí)現(xiàn) 這種芯片堆疊封裝，現(xiàn)參考圖3，通過對芯片310a、 310b的芯片選擇墊進(jìn)行 彼此不同的引線鍵合使得電極終端322a、 322b (也就是Vcc端和Vss端) 引線鍵合到芯片310a、 310b如圖3所示，從而在封裝的器件運(yùn)行期間能夠 進(jìn)行芯片選擇。然而，在TSV芯片堆疊封裝的情況下，在器件的運(yùn)行期間選擇特定的 芯片是不可能，因?yàn)樵赥SV芯片堆疊封裝中沒有形成引線4定合如圖3所示。 因此，為了芯片選擇，TSV芯片堆疊封裝需要新穎的連接結(jié)構(gòu)。此外，在傳統(tǒng)芯片堆疊封裝中，芯片選擇需要隨堆疊的芯片的數(shù)量增加 而增加芯片選擇墊的數(shù)量。然而，如果芯片選擇墊的數(shù)量增加，由于提供給個(gè)體芯片的墊片數(shù)量增 加使得芯片尺寸不可避免地增加了 ，且這會(huì)阻止該封裝自身以及應(yīng)用該封裝 的產(chǎn)品的理想的最小化。發(fā)明內(nèi)容本發(fā)明的實(shí)施例涉及一種TSV芯片堆疊封裝，其在器件運(yùn)行期間有利 于芯片選擇。同樣，本發(fā)明的實(shí)施例涉及一種TSV芯片堆疊封裝，其能夠?qū)崿F(xiàn)大量 芯片堆疊而不增加芯片尺寸。在一實(shí)施例中，TSV芯片堆疊封裝可包括基板；多個(gè)堆疊在基板上的 芯片，其具有芯片選擇墊、穿透硅通道和分別連接芯片選"t奪墊和穿透硅通道的重布線，穿透硅通道各自相連；以及貼裝在基板的下表面的外部連接終端，其中每個(gè)堆疊的芯片中形成重布線以作為芯片選擇墊和穿透硅通道之間的 連接結(jié)構(gòu)，其在每個(gè)芯片中都與其他的不同。 在該實(shí)施例中，可堆疊四個(gè)芯片。每個(gè)堆疊的芯片具有第 一和第二芯片選擇墊、第 一至第三穿透硅通道和 以各不相同的結(jié)構(gòu)連接第一和第二芯片選擇墊與第一至第三穿透硅通道的 兩個(gè)重布線。第一穿透硅通道安置在第一和第二芯片選擇墊之間，且第二和第三穿透 硅通道分別安置在第 一和第二芯片選擇墊外部。第一至第三穿透硅通道被施加Vss或Vcc信號(hào)。在該實(shí)施例中，可堆疊八個(gè)芯片。每個(gè)堆疊的芯片具有第一至第三芯片選擇墊、第一至第四穿透硅通道和 以各不相同的結(jié)構(gòu)連接第一至第三芯片選擇墊和第一至第四穿透硅通道的 三個(gè)重布線。第一和第二穿透硅通道安置在第一和第二芯片選^f奪墊之間，且第三和第 四穿透硅通道安置在第二和第三芯片選擇墊之間。第一至第四穿透硅通道被施加Vss或Vcc信號(hào)。該外部連接終端為焊料球。


圖1為說明傳統(tǒng)芯片堆疊封裝的截面圖。圖2為說明穿透硅通道芯片堆疊封裝的截面圖。圖3為說明在傳統(tǒng)芯片堆疊封裝中芯片選擇的附圖。圖4為說明與本發(fā)明的一實(shí)施例一致的穿透硅通道芯片堆疊封裝的截面圖。圖5為圖4中A部分的放大圖，該圖說明與本發(fā)明的一實(shí)施例一致的穿 透硅通道芯片堆疊封裝中的芯片選擇。圖6為說明與本發(fā)明的另 一實(shí)施例一致的穿透硅通道芯片堆疊封裝的截面圖。圖7為說明與本發(fā)明的另 一實(shí)施例一致的穿透硅通道芯片堆疊封裝中的 芯片選擇的表格。
具體實(shí)施方式
本發(fā)明的優(yōu)選示范例是指一種芯片堆疊封裝，在其中TSV形成于具有至少兩個(gè)芯片選擇墊和至少兩個(gè)用于連接TSV和芯片選擇墊的重布線的每 一芯片中。芯片采用TSV堆疊。這時(shí)，在每個(gè)芯片中形成重布線以使得堆 疊的芯片在TSV和芯片選擇墊之間具有連接結(jié)構(gòu)，這些結(jié)構(gòu)各不相同。通過這些操作，由于堆疊的芯片在TSV和芯片選擇墊之間具有各不相 同的連接結(jié)構(gòu)，通過使所加信號(hào)到達(dá)TSV，包括各芯片中不同重布線，這可 以有利于甚至器件運(yùn)行期間的芯片選擇。因此，在本發(fā)明的一實(shí)施例中，由于具有利于芯片選擇的優(yōu)點(diǎn)和通過使 用TSV芯片堆疊封裝結(jié)構(gòu)而減小封裝的尺寸和高度以及提高運(yùn)行速度的優(yōu) 點(diǎn)，可實(shí)現(xiàn)高性能產(chǎn)品。同樣，在本發(fā)明的一實(shí)施例中，由于堆疊芯片具有 TSV和芯片選擇墊之間各不相同的連接結(jié)構(gòu)，所以沒必要增加芯片選擇塾的 數(shù)量且因而阻止因芯片選擇墊的數(shù)量增加而增加的芯片尺寸。在下文中，將參考隨后的附圖描述與本發(fā)明的 一 實(shí)施例 一 致的芯片堆疊 封裝。圖4為說明與本發(fā)明一實(shí)施例一致的TSV芯片堆疊封裝的截面圖，和 圖5為圖4中所示的A部分的放大圖，該圖說明與本發(fā)明一實(shí)施例一致的 TSV芯片堆疊封裝的芯片選擇。TSV芯片堆疊封裝400具有四個(gè)芯片410a至410d堆疊在基板420上， 盡管可堆疊的芯片數(shù)量不僅限于4個(gè)。提供給芯片410a至410d中的每個(gè)芯 片的TSV 470a、470b和470c都安排得相互接觸。焊料球460貼裝到基板420 的下表面作為外部連接終端。在這里，基板420設(shè)有電路布線426，其包括安置在基板420上表面的 電極終端422和安置在基板420下表面的球焊盤424?？啥询B2n (n為大于2的整數(shù)如4、 8、 16、 32等)數(shù)量的芯片，且因 而在一實(shí)施例中堆疊四個(gè)芯片410a至410d如圖4-5所示。此外，堆疊的芯 片410a至410d中每個(gè)芯片都設(shè)有第一芯片選擇墊(CS1) 412和第二芯片 選才奪墊(CS2 ) 414。在TSV 470a、 470b和470c中，第一 TSV 470a安置在芯片410a至410d 的每個(gè)芯片中的第一芯片選擇墊412和第二芯片選擇墊414之間，且第二TSV 470b和第三TSV 470c分別安置在芯片410a至410d的每個(gè)芯片中的第 一芯片選擇墊412和第二芯片選擇墊414的外面。形成堆疊的芯片410a至410d的每個(gè)芯片都具有重布線480來相互連接 第一和第二芯片選擇墊(CSl )412和(CS2)414與TSV470a、 470b和470c。 形成重布線480使得三個(gè)TSV 470a、 470b和470c中只有兩個(gè)連接到第 一和 第二芯片選擇墊412和414,且特別地使得對一個(gè)芯片的第 一和第二芯片選 ^r墊412和414的連接結(jié)構(gòu)不同于至少臨近堆疊的芯片或所有其他堆疊的芯 片410a至410d。例如，形成安置在最下面的第一芯片410a使得它的重布線480連接第 一 TSV 470a到第 一和第二芯片選擇墊412和414。形成安置在第 一芯片41 Oa 上面的第二芯片410b使得它的重布線480連接第一 TSV 470a到第一芯片選 擇墊412和連接第三TSV 470c到第二芯片選擇墊414。形成安置在第二芯 片410b上面的第三芯片410c使得它的重布線480連接第一 TSV 470a到第 二芯片選擇墊414和連接第二TSV 470b到第一芯片選擇墊412。形成安置 在最上面的第四芯片41 Od使得它的重布線480連接第二 TSV 470b到第 一芯 片選擇墊412和連接第三TSV 470c到第二芯片選擇墊414。在與本發(fā)明一實(shí)施例一致的TSV芯片堆疊封裝400中，在芯片410a至 410d的每個(gè)芯片中第一和第二芯片選擇墊412和414通過第一至第三TVS 470a至470c以及在芯片410a至410d的每個(gè)芯片中不同形成的重布線480 來連接基板420的Vcc和Vss終端，且芯片選擇由Vcc和Vss信號(hào)的不同變 化來形成，所述Vcc和Vss信號(hào)通過Vcc和Vss終端提供給芯片。例如，如圖5所示，在只提供Vcc信號(hào)給第一 TSV 470a的情況下選擇 第一芯片410a;在分別提供Vcc信號(hào)和Vss信號(hào)給第一 TSV 470a和第二 TSV 470b的情況下選擇第三芯片410c;在分別提供Vcc信號(hào)和Vss信號(hào)給第一 TSV 470a和第三TSV 470c的情況下選擇第二芯片410b;以及在分別提供 Vcc信號(hào)和Vss信號(hào)給第二 TSV 470b和第三TSV 470c的情況下選才奪第四芯 片410d。如上面所描述，如圖4-5所示TSV芯片堆疊封裝能有利于在器件運(yùn)行期 間的芯片選擇，通過使信號(hào)提供給TSV包括在每個(gè)堆疊的芯片中不同的重 布線，該芯片選擇在形式上與采用引線鍵合堆疊的傳統(tǒng)芯片中的選擇相似如 圖1和3所示。因此，依照本發(fā)明的一實(shí)施例的所述結(jié)構(gòu)提供了采用TSV堆疊芯片而 允許甚至在器件運(yùn)行期間都有利于芯片選擇。圖6和7為說明與本發(fā)明的另一實(shí)施例一致的TSV芯片堆疊封裝及其 芯片選擇的截面圖。參考圖6，與本發(fā)明的另一實(shí)施例一致的TSV芯片堆疊封裝600具有一 種結(jié)構(gòu)，在該結(jié)構(gòu)中八個(gè)芯片610a至610h堆疊在具有電路布線626的基板 620上，該電路布線626包括電極終端622和球焊盤624，使得提供給芯片 610a至610h中的每個(gè)芯片的TSV 670a至670d為相互接觸，且焊料球660 貼裝到基板620的下表面的球焊盤624，作為外部連接終端。堆疊的芯片610a至610h中每個(gè)都設(shè)有第一芯片選擇墊(CS1 ) 612、第 二芯片選擇墊(CS2) 614和第三芯片選擇墊(CS3) 616。同時(shí)，堆疊的芯 片610a至610h中每個(gè)芯片都設(shè)有在第一和第二芯片選^^墊612和614之間 形成的第 一和第二 TSV 670a和670b,以及在第二和第三芯片選擇墊614和 616之間形成的第三和第四TSV 670c和670d。此外，堆疊的芯片610a至610h中每個(gè)芯片都設(shè)有重布線680用于連接 第一至第三芯片選擇墊612、 614和616與第一至第四TSV 670a至670d。 形成重布線680使得利用堆疊的芯片610a至610h中的每個(gè)芯片中各不相同 的連接結(jié)構(gòu)來連接第一至第三芯片選擇墊612、614和616與第一至第四TSV 670a至670d。例如，形成第一芯片610a的重布線680使得連接第二 TSV 670b到第一 芯片選擇塾612，連接第四TSV 670d到第二芯片選擇墊614,和連接第三 TSV 670c到第三芯片選"^墊616。形成第二芯片610b的重布線68(H吏得連 接第二 TSV 670b到第 一芯片選擇墊612,連接第四TSV 670d到第二芯片選 擇墊614，和連接第四TSV670d到第三芯片選擇墊616。形成第三芯片610c 的重布線680使得連接第二 TSV 670b到第一芯片選擇墊612，連接第三TSV 670c到第二芯片選擇墊614，和連接第三TSV670c到第三芯片選擇墊616。 形成第四芯片61 Od的重布線680使得連接第二 TSV 670b到第 一 芯片選擇墊 612，連接第三TSV 670c到第二芯片選擇墊614,和連接第四TSV 670d到 第三芯片選擇墊616。形成第五芯片610e的重布線680使得連接第一 TSV 670a到第 一芯片選 擇墊612，連接第四TSV670d到第二芯片選擇墊614，和連接第三TSV670c到第三芯片選擇墊616。形成第六芯片61 Of的重布線680使得連接第一 TSV 670a到第一芯片選擇墊612，連接第四TSV 670d到第二芯片選擇墊614, 和連接第四TSV670d到第三芯片選擇墊616。形成第七芯片610g的重布線 680使得連接第一 TSV 670a到第一芯片選擇墊612,連接第三TSV 670c到 第二芯片選擇墊614,和連接第三TSV670c到第三芯片選擇墊616。最后， 形成第八芯片610h的重布線680使得連接第一 TSV 670a到第 一芯片選擇墊 612，連接第三TSV 670c到第二芯片選擇墊614,和連接第四TSV 670d到 第三芯片選擇墊616。在與本發(fā)明的另 一 實(shí)施例 一致的TSV芯片堆疊封裝600中，在芯片61 Oa 至610h中的每個(gè)芯片中第一至第三芯片選擇墊612、 614和616通過第一至 第四TSV 670a至670d和在芯片61 Oa至61 Oh中的每個(gè)芯片中不同形成的重 布線680來連接到基板620的Vcc和Vss終端。通過Vcc和Vss終端提供 Vcc和Vss信號(hào)的不同變化來形成芯片選擇。例如，如圖7所示，在提供Vcc信號(hào)給第一芯片選擇墊612、提供Vcc 信號(hào)給第二芯片選擇墊614和提供Vss信號(hào)給第三芯片選擇墊616的情況下 選擇第一芯片610a;在提供Vcc信號(hào)給第一芯片選擇墊612、提供Vcc信號(hào) 給第二芯片選擇墊614和也提供Vcc信號(hào)給第三芯片選擇墊616的情況下選 擇第二芯片610b;在提供Vcc信號(hào)給第一芯片選擇墊612、提供Vss信號(hào)給 第二芯片選擇墊614和提供Vss信號(hào)給第三芯片選擇墊616的情況下選擇第 三芯片610c;以及在提供Vcc信號(hào)給第一芯片選擇墊612、提供Vss信號(hào)給 第二芯片選擇墊614和提供Vcc信號(hào)給第三芯片選擇墊616的情況下選擇第 四芯片610d。此外，在提供Vss信號(hào)給第一芯片選擇墊612、提供Vcc信號(hào)給第二芯 片選擇墊614和提供Vss信號(hào)給第三芯片選擇墊616的情況下選擇第五芯片 610e;在提供Vss信號(hào)給第一芯片選擇墊612、提供Vcc信號(hào)給第二芯片選 擇墊614和也提供Vcc信號(hào)給第三芯片選擇墊616的情況下選擇第六芯片 610f;在提供Vss信號(hào)給第一芯片選擇墊612、提供Vss信號(hào)給第二芯片選 擇墊614和也提供Vss信號(hào)給第三芯片選擇墊616的情況下選擇第七芯片 610g;以及在提供Vss信號(hào)給第一芯片選擇墊612、提供Vss信號(hào)給第二芯 片選擇墊614和提供Vcc信號(hào)給第三芯片選擇墊616的情況下選擇第八芯片 610h。通過提供信號(hào)給包括在每個(gè)堆疊的芯片中不同的重布線的TSV,如圖6-7所示的TSV芯片堆疊封裝在運(yùn)行器件期間同樣可有利于芯片選擇。特別 地，由于如圖6-7所示(也如圖4-5所示)的TSV芯片堆疊封裝不通過增加 芯片選擇墊的數(shù)量來構(gòu)建，而通過在芯片選擇墊之間安置兩個(gè)TSV和使得 采用重布線的連接結(jié)構(gòu)在每個(gè)芯片中不同，所以不必增加芯片選擇墊的數(shù) 量，且因而能夠阻止芯片尺寸增加。從上面的描述已很明白，依照本發(fā)明的一實(shí)施例，因?yàn)樵诿總€(gè)堆疊的芯 片中形成不同的用來連接芯片選擇墊和TSV的重布線，所以可以實(shí)現(xiàn)一種 TSV芯片堆疊封裝，其在器件運(yùn)行期間有利于芯片選擇。因此，通過使用與 本發(fā)明一實(shí)施例一致的TSV芯片堆疊封裝結(jié)構(gòu)，在器件運(yùn)行期間可有利于 芯片選擇且封裝的尺寸和高度相對縮小而運(yùn)行速度相對提高，因此可以實(shí)現(xiàn) 高性能產(chǎn)品。同時(shí)，由于通過在TSV和芯片選"t奪墊之間建立彼此不同的連接結(jié)構(gòu)來 形成芯片選擇，所以不必增加芯片選擇墊的數(shù)量，能阻止源于芯片選擇墊的 數(shù)量增加而增加的芯片尺寸，這與本發(fā)明的 一 實(shí)施例一致。盡管已經(jīng)描述了本發(fā)明的一具體實(shí)施例來舉例說明，本領(lǐng)域的技術(shù)人員 將可以理解在不脫離由權(quán)利要求所界定的本發(fā)明的精神和范圍的情況下，可 以做出各種改變、添加和代替。本申請要求優(yōu)先于2007年6月20日申請的韓國專利申請?zhí)?10-2007-0060260,它在此處別全文引用作為參考。
權(quán)利要求
1.一種穿透硅通道芯片堆疊封裝，包括基板；多個(gè)堆疊在該基板上的芯片，每個(gè)芯片具有芯片選擇墊、穿透硅通道和分別連接該芯片選擇墊和該穿透硅通道的重布線，其中每個(gè)芯片的該穿透硅通道都相應(yīng)地與臨近堆疊的芯片的該穿透硅通道連接；和外部連接終端，其貼裝在基板的下表面，其中形成在每個(gè)堆疊的芯片中的該重布線，以在該芯片選擇墊和該穿透硅通道之間建立連接，使得連接該芯片選擇墊和該穿透硅通道的圖案對于每個(gè)堆疊的芯片不相同。
2. 如權(quán)利要求1所述的穿透硅通道芯片堆疊封裝，其中堆疊在基板上的 芯片的總數(shù)為2 n為大于等于2的整數(shù)。
3. 如權(quán)利要求2所述的穿透硅通道芯片堆疊封裝，其中堆疊在該基板上 的芯片總數(shù)為4個(gè)。
4. 如權(quán)利要求3所述的穿透硅通道芯片堆疊封裝，其中每個(gè)所述堆疊的 芯片設(shè)有第一和第二芯片選擇墊、第一到第三穿透硅通道和兩個(gè)重布線，使 得第 一和第二芯片選擇墊與第 一至第三穿透硅通道之間的連接對每個(gè)芯片都不同。
5. 如權(quán)利要求4所述的穿透硅通道芯片堆疊封裝，其中第一穿透硅通道 安置在第一和第二芯片選擇墊之間，以及第二和第三穿透硅通道分別安置在 第一和第二芯片選擇墊外面。
6. 如權(quán)利要求5所述的穿透硅通道芯片堆疊，其中第一至第三穿透硅通 道3皮施加Vss或Vcc信號(hào)。
7. 如權(quán)利要求2所述的穿透硅通道芯片堆疊封裝，其中堆疊在基板上的 所述芯片的總數(shù)為8個(gè)。
8. 如權(quán)利要求7所述的穿透硅通道芯片堆疊封裝，其中每個(gè)所述堆疊的 芯片設(shè)有第一至第三芯片選擇墊、第一至第四穿透硅通道和三個(gè)重布線，使 得第 一至第三芯片選擇墊與第 一至第四穿透硅通道之間的連接對每個(gè)芯片 都不同。
9. 如權(quán)利要求8所述的穿透硅通道芯片堆疊封裝，其中第一和第二穿透硅通道安置在第一和第二芯片選擇墊之間，且第三和第四穿透硅通道安置在 第二和第三芯片選擇墊之間。
10. 如權(quán)利要求9所述的穿透硅通道芯片堆疊封裝，其中第一至第四穿 透石圭通道一皮施力口 Vss或Vcc信號(hào)。
11. 如權(quán)利要求1所述的穿透硅通道芯片堆疊封裝，其中外部連接終端 為焊料球。
全文摘要
本發(fā)明公開了一種穿透硅通道芯片堆疊封裝，在器件運(yùn)行期間能夠利于芯片選擇。該穿透硅通道芯片堆疊封裝包括基板；多個(gè)堆疊在基板上的芯片，其具有芯片選擇墊、穿透硅通道和分別連接該芯片選擇墊和該穿透硅通道的重布線，該穿透硅通道各自相連；以及貼裝在該基板的下表面的外部連接終端，其中形成每個(gè)堆疊的芯片中的重布線以作為該芯片選擇墊和該穿透硅通道之間的連接結(jié)構(gòu)，其在每個(gè)芯片中都與其他的不同。
文檔編號(hào)H01L25/00GK101330076SQ20071014073
公開日2008年12月24日 申請日期2007年8月9日 優(yōu)先權(quán)日2007年6月20日
發(fā)明者金鐘薰 申請人:海力士半導(dǎo)體有限公司